專利名稱：存儲器設備以及更新調整方法
技術領域：
本發(fā)明涉及具有存儲器單元的更新功能的諸如DRAM或SDRAM的 存儲器設備，以及更新調整方法，以及特別地，涉及能夠對更新周期動態(tài) 地進行改變的更新調整方法以及存儲器設備。
背景技術：
傳統(tǒng)上，DRAM和SDRAM已知是需要更新操作的存儲器，其被安 裝在諸如圖7所示的存儲器板上，以及，被合并于以及用于各種信息處理 設備。
圖7所示的傳統(tǒng)的存儲器板100包括存儲器102、存儲器控制部件 104、外部對接部件106、 ECC電路108、更新請求生成部件IIO、以及巡 檢控制部件112。
存儲器102包括DRAM、 SDRAM,等等；因此，需要周期性地來執(zhí) 行用于保留存儲器內容的更新操作。
存儲器控制部件104在由所使用的設備所確定的時刻來輸出控制信 號，以及對針對存儲器102的數(shù)據(jù)的寫入和讀取進行控制。外部對接部件 106與處理器或更高級別的控制設備對接。
ECC電路108根據(jù)來自存儲器控制部件104的控制、對被寫入存儲
器102的數(shù)據(jù)生成4m檢測校正碼(檢查比特)，把所述碼添加到所述數(shù)
據(jù)，以及把所述數(shù)據(jù)寫入到存儲器102;以及，當M儲器102讀取數(shù)據(jù) 時，ECC電路通過使用所讀取的數(shù)據(jù)的4m檢測校正碼來對所述數(shù)據(jù)的 正常性進行檢查，如果檢測到可校正的4m，則對所述數(shù)據(jù)的g進行校 正。例如，把單錯校正雙錯檢測碼用作用于在ECC電路108中生成a 檢測校正碼的算法。
更新請求生成部件110按照由存儲器102的規(guī)格所定義的更新間隔被 激活，把觸發(fā)提供給存儲器控制部件104用以發(fā)出更新命令，以及使得存 儲器控制部件104把所述更新命令發(fā)給存儲器102以使得存儲器102進行
5更新操作。
iSL^控制部件112以恒定的周期>^存儲器102讀取數(shù)據(jù)，通過使用 ECC電路108 iMt數(shù)據(jù)的正常性進行檢測，以及，如果檢測到可校正的 錯誤，則對數(shù)據(jù)進行校正并將其寫回存儲器102。
這種存儲器板100的操作如下?；谕ㄟ^外部對接部件106所接收的 輸7W輸出請求(寫入命令或讀取命令)，存儲器控制部件104輸出存儲器 102的控制信號并進行數(shù)據(jù)的寫入或讀取。
在數(shù)據(jù)的寫入時，同時對ECC電路108進行控制；4^校正碼從所 述數(shù)據(jù)被生成，被添加到所述數(shù)據(jù)，以及被寫入存儲器102。在數(shù)據(jù)的讀 取時，存儲器控制部件104對ECC電路108進行控制，根據(jù)所讀取的數(shù) 據(jù)以及其4^校正碼來進行#^檢測，對錯誤比特進行校正，以及把數(shù)據(jù) 輸出。
在單錯校正雙錯檢測碼被用作4^檢查碼時，單錯能夠被校正；然而，
雙錯不能被校正。對于不能被校正的雙錯的檢測，4m檢測被通知給處理
器，以及，接收到了通知的處理器發(fā)出校正寫入請求。
外部對接部件106與外部處理器或更高級別的控制設備進行通信，并 且請求存儲器控制部件104向或M儲器102寫入或讀取數(shù)據(jù)。例如，當 ECC電路108檢測到不能被校正的雙錯時，外部對接部件106把#^檢 測的通知傳遞給處理器或更高級別的控制設備。處理器或更高級別的控制 設備請求進行針對此錯誤通知的校正寫入，從而對存儲器102的#^進行 恢復。
更新請求生成部件110以預先設置的周期把更新請求提供給存儲器 控制部件104。當存儲器控制部件104從更新請求生成部件110接收到更 新請求時，所述存儲器控制部件104向存儲器102發(fā)出更新命令。接收到 了更新命令的存儲器102通過順序地指定行地址來使由行地址和列地址 所確定的存儲器陣列經(jīng)受一個更新^Mt。
iE^r控制部件112周期性地對存儲器102進行讀取并通過ECC電路 108來對數(shù)據(jù)的正常性進行檢查。當ECC電路108檢測到單錯時，被校 正的數(shù)據(jù)被寫回存儲器。對存儲器102的整個地址區(qū)域來進行這種對數(shù)據(jù) 的正常性進行檢查的iSL^r。
專利文獻1:日本專利申請公開No. 2002-25299專利文獻2:日本專利申請公開No. S56-165989 專利文獻3:日本專利申請公開No. S55-163685 專利文獻4:日本專利申請z〉開No. S56-019599

發(fā)明內容
本發(fā)明所要解決的問題
然而，在這種傳統(tǒng)的存儲器設備中，隨著諸如DRAM或SDRAM的 存儲器設備的集成度的提高，針對諸如電壓和溫度的環(huán)境條件來確保裕度 (margin)正在變得困難。
這是因為，由于存儲器設備中的存儲器元件的各個特性會變化，在包 含裕度小的存儲器元件時，所述存儲器元件的特定裕度在由于例如操作開 始之后的溫度上升所引起的 一些情形中被暫時地降低。
當存儲器元件的裕度^il樣被暫時降低時，有時引起單錯；然而，單 錯由ECC電路進行校正，且不會立刻引起系統(tǒng)故障。然而，在長時間不 處理單錯的出錯狀態(tài)時，所述4m會經(jīng)歷到雙錯的轉變。
當雙錯被生成時，存儲器設備的系統(tǒng)故障會出現(xiàn)；存在進行以下過程 的需要把雙錯的生成通知給諸如外部處理器，從所述處理器接收校正寫 入請求，以及，對出現(xiàn)雙錯的存儲器的數(shù)據(jù)進行校正；以及，校正寫入所 使用的時間增加，這是導致原始的處理性能惡化的原因。
本發(fā)明的目的在于提供在ECC電路檢測到可校正的餘溪時，通過 動態(tài)地改變更新周期來防止轉變到不可校正的錯誤以及對可靠性進行改 進的存儲器設備和更新調整方法。
解決問題的手段 "殳備)
本發(fā)明提供了需要存儲器元件的更新操作的存儲器設備。 本發(fā)明的存儲器設備特征在于具有 外部對接部件，用于與包含處理器的更高級別的設備對接； 存儲器，用于存儲數(shù)據(jù)；存儲器控制部件，用于對針對存儲器的數(shù)據(jù)的寫入和讀取進行控制；
ECC電路，用于生成4m檢測校正碼以^L^數(shù)據(jù)要被寫入到存儲器 時把所述碼添加到所述數(shù)據(jù)，以及，當從所述存儲器讀取所述數(shù)據(jù)時，如 果檢測到錯誤，則基于所述M檢測校正碼對所述數(shù)據(jù)進行校正；
更新請求生成部件，用于以每個預定的更新周期發(fā)出更新請求以;W 存儲器進行更新；
巡檢控制部件，用于周期性地讀取存儲器的數(shù)據(jù)，通過ECC電路對 數(shù)據(jù)的正常性進行檢查，以及，如果檢測到餘溪，則把^L校正的數(shù)據(jù)寫回 所述存儲器；以及
周期調整部件，用于在ECC電#測到數(shù)據(jù)的餘溪時，縮短更新請 此處，周期調整部件具有
更新周期縮短部件，用于在接收到來自ECC電路的4m檢測通知時， 指示更新請求生成部件把更新周期Tl縮短為更短的更新周期T2;
4m^t求發(fā)出部件，用于保留從ECC電i^收的4m出現(xiàn)地址， 以及按照比被改變的更新周期T2稍微更長的周期T3來把用于對所述錯
誤出現(xiàn)地址進行i2M^的4m巡M求發(fā)給巡檢控制部件； 、日4miC^fr求，,消部件，用于在4m巡;^t求被發(fā)出之后、在預定的
知時，停止所述4m巡M求的發(fā)出；以及
更新周期縮短取消部件，用于在g巡檢請求的發(fā)出被停止之后、在 預定的時間段或更長的時間沒有從ECC電#收到4^檢測通知時，取 消對更新周期的縮短以及把所述周期返回到原始的更新周期Tl。
在巡^r控制部件從周期調整部件接收到4^g清求時，所述巡檢控檢。
當ECC電路基于所讀取的存儲器的數(shù)據(jù)的檢查比特而檢測到單錯 時，所述ECC電路對所述單錯進行校正以及把包含lt^出現(xiàn)地址的4^ 檢測通知傳輸給周期調整部件。存儲器包含用于與從外部被供給的時鐘信號相同步地來讀取和寫入
數(shù)據(jù)的同步動態(tài)隨機訪問存儲器(sdram)以及隨機訪問存儲器 (dram )。
(方法)
本發(fā)明提供了一種存儲器設備的更新調整方法。本發(fā)明是一種存儲器 設備的更新調整方法，具有
外部對接部件，用于與包含處理器的更高級別的設備對接；
存儲器，用于存儲數(shù)據(jù)；
存儲器控制部件，用于對存儲器的寫入和讀取進行控制；
ecc電路，用于生成^m檢測校正碼以;Mt數(shù)據(jù)要被寫入到存儲器
時把所i^添加到所述數(shù)據(jù)，以及，當從所述存儲器讀取所述數(shù)據(jù)時，如 果檢測到錯誤，則基于所述4m檢測校正碼對所述數(shù)據(jù)進行校正；
更新請求生成部件，用于以每個預定的更新周期把更新請求發(fā)給存儲 器；以及
巡檢控制部件，用于周期性地讀取存儲器的數(shù)據(jù)，通過ecc電路對 數(shù)據(jù)的正常性進行檢查，以及，如&險測到錯誤，則M校正的數(shù)據(jù)寫回 所述存儲器；
所述存儲器設備的更新調整方法特征在于，
在ecc電膝險測到數(shù)據(jù)的餘溪時，縮短更新請求生成部件的更新周 期以及使得^r控制部件對錯誤出現(xiàn)地址進行密集的 。
本發(fā)明的效果
根據(jù)本發(fā)明，例如，當ecc電路檢測到能夠被校正的數(shù)據(jù)的單錯時， 更新周期被縮短，并以稍微長于被改變的更新周期的周期來密集地進行錯
誤出現(xiàn)地址的^m^。因此，即使在諸如操作開始之后的溫度上升的操
作條件發(fā)生變化的環(huán)境下在裕度小的元件中出現(xiàn)單錯，也防止轉變到由單 錯的持續(xù)而引起的不可校正的雙錯，使得單錯由于按照被改變的短周期的 更新操作而不再持續(xù)，并抑制了針對引起系統(tǒng)故障的雙錯的校正寫入的出
9現(xiàn)頻率。因此，存儲器設備的可靠性能夠被改進，同時最低限度地抑制了 系統(tǒng)性能的惡化。
在縮短了更新周期的狀態(tài)中，對檢測到單錯的錯誤出現(xiàn)地址密集地進 行存儲器巡檢，從而通過縮短更新周期來測量調整的效果。在確認了調整 效果時，把更新周期返回到原始的周期，使得通過更新周期的縮短所進行 的調整狀態(tài)的持續(xù)不超出所必需的，并且防止了存儲器設備的電量消耗和 處理負荷的增加。


圖l是示出了根據(jù)本發(fā)明的存儲器設備的一個實施例的方框圖2是示出了圖1的存儲器的實施例的方框圖3A至3D是示出了根據(jù)本實施例的更新調整過程的時間圖4A至4E是示出了跟隨圖3A至3D之后的更新調整過程的時間圖5是示出了圖1的更新調整部件的處理流程的流程圖6是示出了根據(jù)本發(fā)明的存儲器設備的另一實施例的方框圖；以及
圖7是示出了傳統(tǒng)存儲器設備的方框圖。
具體實施例方式
圖1是示出了根據(jù)本發(fā)明的存儲器設備的一個實施例的方框圖。在圖 l中，本實施例的存儲器設備以存儲器板10來實現(xiàn)。在存儲器板10中， 提供了存儲器12、存儲器控制部件14、外部對接部件16、 ECC電路18、 更新請求生成部件20、 ^2*控制部件22、以及周期調整部件24。
在周期調整部件24中，按照其處理功能，提供了更新周期縮短部件 26、 4 巡#^求發(fā)出部件28、 ^it^fr求取消部件30、以及更新周 期縮短取消部件32。
存儲器12是諸如DRAM或SDRAM的存儲器設備，以及例如使用 MICRON Technology Inc.(美光科技有限公司)的DDR2 SDRAM。存儲 器控制部件14在由被用作存儲器12的存儲器設備所確定的時刻來輸出控
制命令信號，以;sjit針對存儲器12的巡檢操作、更新操作、以及數(shù)據(jù)的寫入和讀取進行控制。
外部對接部件16對與結合有存儲器板10的信息設備或者包含另 一控 制設備的更高級別的設備的處理器的對接進行控制。例如，由外部對接部 件16所進行的對接控制包括從處理器接收讀取命令或寫入命令，把所 讀取的數(shù)據(jù)回應給所述處理器，以及把存儲器狀態(tài)信息傳輸給處理器。
當通過存儲器控制部件14的控制而要把數(shù)據(jù)寫入存儲器12時,ECC 電路18從寫入數(shù)據(jù)來生成4m檢測校正碼(檢查比特)，把所述碼添加到 所述數(shù)據(jù)，并把所述數(shù)據(jù)寫入到存儲器12。
當通過存儲器控制電路14的控制M儲器12讀取數(shù)據(jù)時，ECC ，
檢查，以及，如果檢測到可校正的錯誤，則對所述數(shù)據(jù)的^進行校正。
在本實施例的ECC電路18中，例如，以單錯校正雙錯檢測碼被用 作4^檢測校正碼的情形為例。因此，當從所讀取的數(shù)據(jù)檢測到單錯(單 個的錯誤)時，ECC電路18對此進行校正。另一方面，在檢測到雙錯或 更大錯誤的錯誤時，不能進行4^:校正；因此，將其作為系統(tǒng)故障通過外 部對接部件16通知給作為更高級別的設備的處理器，以及，響應于來自 所述處理器的校正請求，對出現(xiàn)了雙錯的數(shù)據(jù)進行校正寫入過程。
更新請求生成部件20以由存儲器12的規(guī)格所定義的更新周期Tl被 激活，并把用于生成更新命令的觸發(fā)信號輸出給存儲器控制部件14。響 應于觸發(fā)信號，存儲器控制部件14把更新命令發(fā)給存儲器12，以使得所 述存儲器進行更新操作。
巡檢控制部件22以恒定的周期T4來從存儲器12讀取數(shù)據(jù)，通過使 用ECC電路18;M"數(shù)據(jù)的正常性進行檢查，以及，如果檢測到作為可校 正的餘溪的單錯，則對數(shù)據(jù)進行校正并將其寫回所述存儲器12。
這種存儲器12、存儲器控制部件14、外部對接部件16、 ECC電路 18、更新請求生成部件20、以及巡檢控制部件22基本上與圖7所示的傳 統(tǒng)的存儲器板100的情形中的那些是一樣的。然而，除了它們之外，在本 發(fā)明中，還新提供了周期調整部件24。
當ECC電路18檢測到數(shù)據(jù)的可校正的4^時，具體地，當檢測到 數(shù)據(jù)的單錯時，周期調整部件24把更新請求生成部件20的更新周期從正 常的更新周期Tl縮短為更短的更新周期T2，以及使得it^r控制部件22除了正常的巡檢控制之外還對檢測到單錯的錯誤出現(xiàn)地址進行密集的巡 檢。
周期調整部件24的這些功能以更新周期縮短部件26、 4^巡檢清求 發(fā)出部件28、 4m^請求取消部件30、以及更新周期縮短取消部件32 的功能來實現(xiàn)。
當接收到來自ECC電路18的單錯的檢測通知時，更新周期縮短部 件26指示更新請求生成部件20把更新周期從正常的周期Tl縮短為更短 的周期T2。
4m^M"求發(fā)出部件28對從ECC電路18接收的4m出現(xiàn)地址進 行保留，以及，把用于以周期T3對鐐溪出現(xiàn)地址進行i^的4m^^fr 求發(fā)給i2L^控制部件22，所述周期T3稍微長于更新周期縮短部件26所 進行的改變之后的更新周期T2。
當在錯誤巡檢請求被發(fā)出之后的預定的時間或更長的時間沒有從 ECC電路18接收到錯誤出現(xiàn)地址的單錯的檢測通知時，4^巡M求取 消部件30停止^JL給iiM^控制部件22的4m巡檢請求。
當在停止發(fā)出錯誤巡M求之后的預定的時間或更長的時間沒有從 ECC電路18接收到4^檢測通知時，更新周期縮短取消部件32取消針 對更新請求生成部件20的對于更新周期的縮短，并把周期返回到原始的 周期T1。
對應于周期調整部件24的這種4i^JSM^fr求功能以及更新周期縮短 功能，更新請求生成部件20具有對縮短請求情形的更新周期進行從正常 的周期Tl到周期T2的"^殳置改變的功能。除了正常所進行的周期T4的巡 檢之外， ^控制部件22具有在從周期調整部件24接收到4^^^t求 時以周期T3對餘溪出現(xiàn)地址進行密集的巡檢的功能，所述周期T3稍微 長于改變后的更新周期T2。
此處，周期調整部件24中所提供的更新周期縮短部件26、 請求發(fā)出部件28、 4m^請求取消部件30、以及更新周期縮短取消部 件32的功能可以通過硬件以控制邏輯來進行構建，或者也可以通過周期 調整部件24中所提供的處理器所執(zhí)行的固件的程序執(zhí)行來實現(xiàn)。
圖2是示出了圖1的存儲器板10上所提供的存儲器12的實施例的方 框圖。在圖2中，把具有4存儲體配置的存儲器單元陣列作為存儲器12的實例，以及，拔_供了存儲器單元陣列34-1、 34-2、 34-3以及34-4。
針對存儲器單元陣列34-1至34-4，分別地，提供了行解碼器36-l至 36-4、列解碼器38-1至38-4、以及讀出放大器(sense amplifier) 40-1至 40-4。
針對行解碼器36-1至36-4以及列解碼器38-1至38-4提供了地址緩 存42，所述地址緩存42對來自圖1的存儲器控制部件14的地址總線50 所指定的行地址和列地址進行解碼，例如，以字(8比特)為最小單位對 相應的存儲器存在之處的數(shù)據(jù)進行訪問，以及進行寫入操作或讀取操作。
因此，針對讀出放大器40-1至40-4提供了 IO緩存44，以及，來自 圖1的外部對接部件16的數(shù)據(jù)總線52經(jīng)由ECC電路18被連接到所述 IO緩存44。
此外，在存儲器12中，提供了控制邏輯46以及更新計數(shù)器48。來 自存儲器控制部件14的控制命令線54以及地址總線50被引入到控制邏 輯46，以及，所述控制邏輯46根據(jù)基于控制命令線54的控制命令信號 對存儲器12進行控制驅動。作為控制邏輯46對存儲器12所進行的控制 驅動，寫入操作、讀取操作、更新操作、以及iSL^r操作是主要的控制操作。
在存儲器12中還提供了更新計數(shù)器48。當控制邏輯46接收到來自 圖1的存儲器控制部件14的更新命令時，對更新計數(shù)器48所確定的存儲 器單元陣列34-1至34-4的列地址順序地進行指定，并執(zhí)行一個更新操作。
此處，例如，4存儲體的存儲器單元陣列34-1至34-4中的每個中的 行數(shù)為8192，以及，四f存儲體在更新執(zhí)行時同時被更新。因此，當更 新計數(shù)器48接收到一次更新命令時，更新計數(shù)器順序地生成對應于8192 個行的行地址，以及，對存儲器單元陣列34-1至34-4中所有的存儲器元 件(單元)來執(zhí)行更新操作。
例如，通過順序地生成8192個行地址所進行的更新^Mt的周期為64 ms;因此，每一個行地址的更新周期為7.8125網(wǎng)。
針對存儲器單元陣列34-1至34-4中所提供的存儲器元件的更新操作 具有與讀取操作同樣的操作流程，除了省去了數(shù)據(jù)輸出，以及，所述流程如下。
(l)接通預充電開關，以及，使得內部數(shù)據(jù)線具有與預充電電源線 的電壓(讀出放大器的閾值電壓)同樣的電壓。
13(2) 關斷預充電開關。在這點上，由寄生電容來^L預充電的電壓 保留在內部數(shù)據(jù)線中。
(3) 選擇字線(wordline)，并向其供應電壓。結果是，存儲器元件 的FET的源極和漏極被導通，以及，電容器的信息出現(xiàn)在內部數(shù)據(jù)線中。 在這點上，內部數(shù)據(jù)線是處于預充電電壓(閾值電壓)。因此，在電容器 中出現(xiàn)電荷的數(shù)據(jù)l的情形中，電壓值超過閾值電壓；以及，在沒有電荷 的數(shù)據(jù)0的情形中，電壓值低于閾值電壓。
(4) 對讀出放大器進行操作，以及，內部數(shù)據(jù)線的電壓通過把閾值 電壓用作參考而被轉換成對應于0或1的電壓并被輸出。在這點上，在存 儲器元件的電容器中對同樣的數(shù)據(jù)再次進行存儲。
接下來，參考圖3A至3D以及圖4A至4E的時間圖，將對圖1的實 施例中的更新調整操作進行解釋。
圖3A示出了 ECC電路18的躲檢測通知，圖3B示出了iE^r控制 部件22的it^r操作，圖3C示出了針對從周期調整部件24到巡^r控制部 件22的^i^請求、根據(jù)ECC電路18的正常性的次數(shù)；以及，圖3D 示出了來自更新請求生成部件20的更新請求。
在圖3A至3D中，在正常的情形中，如圖3B所示，巡檢控制部件 22以周期T4來輸出iSL^r觸發(fā)信號60-l、 60-2、 60-3、以及60-4。響應于 ^觸發(fā)信號60-1和60-2，存儲器控制部件14把it^r命令發(fā)給存儲器 12并使得所述存儲器進行it^r操作。
同時，更新請求生成部件20在正常情形中以周期Tl把更新觸發(fā)信 號62-1和62-2輸出給存儲器控制部件14。當接收到更新觸發(fā)信號62-1 或62-2時，存儲器控制部件14把更新命令發(fā)給存儲器12，以及，例如， 使得所述存儲器在周期Tl期間對應于8192行來進行更新操作。
在此情形中，例如，如果ECC電路18在時刻tl從所讀取的存儲器 12的數(shù)據(jù)檢測到可校正的單錯，則周期調整部件24接收到圖3A的M 檢測通知64,同時，檢測到單錯的im出現(xiàn)地址被接收到并被保留。
當在時刻tl接收到單錯的^m檢測通知64時，周期調整部件24的 更新周期縮短部件26進行^M乍，并向更新請求生成部件20請求對更新周 期進行從之前的周期Tl到更短的周期T2的設置改變。
因此，在時刻tl之后，更新請求生成部件20在設置改變之后以短的更新周期T2來生成更新觸發(fā)信號62-3、 62-4、 62-5、…，以及，根據(jù)來 自存儲器控制部件14的更新命令，存儲器12以周期T2進行更新操作， 所述周期T2比之前的周期Tl短。因此，可以以短的時間間隔來對檢測 到單錯的存儲器12進行更新操作，以及，可以在短的時間段內把存儲器 元件的電容器的電壓(其是引起所述單錯的原因)恢復到適當?shù)碾妷骸?br> 此外，當在時刻tl接收到單錯的a檢測通知時，周期調整部件24 的4mi2M^f求發(fā)出部件28把針對4m出現(xiàn)地址的4m^t求發(fā)給巡 檢控制部件22。
響應于此，如圖3B所示，除了以周期T4所實施的正常的逃險觸發(fā) 信號60-l、 60-2、 60-3、 60-4、…之外，巡檢控制部件22以周期T3來生 成對應于^:i^^清求的額外的巡檢觸發(fā)信號66-l、 66-2、 66-3、…，所 述周期T3稍微長于被改變的更新周期T2，其中，在時刻tl之后，額外 的^觸發(fā)信號被同步于所述改變之后的第一個更新觸發(fā)信號62-3。
接收了額外的巡檢觸發(fā)信號66-l、 66-2、 66-3、…的存儲器控制部件 14通過指定4m出現(xiàn)地址把^r命令發(fā)給存儲器12。作為結果，在進行 了更新操作之后立即對4m檢測地址執(zhí)行額外的巡檢操作，以及，對伴隨
的影響進行測量。
在時刻tl之后按照被縮短的更新周期T2進行的更新操作被執(zhí)行，直 到根據(jù)ECC電路18，錯誤出現(xiàn)地址的正常性持續(xù)了一定的時間段或更長 的時間。
具體地，對于在基于針對iSL^r控制部件22的4^^2**求、根據(jù)周 期T3的額外的it^觸發(fā)信號66-1、 66-2、 66-3、…、進行巡檢操作時所 讀取的4^檢測地址的數(shù)據(jù)，周期調整部件24中所提供的4m^L^fr求 取消部件30對ECC電路18所進行的正常性檢測的次數(shù)進行計數(shù)；以及， 當其達到預先確定的預定的次數(shù)N時，針對巡檢控制部件22的*^€^: 請求被取消。
更具體地，如圖4C的正常性的次數(shù)所示，4fi^M^請求取消部件30 在通過ECC電路18進行的a檢測的正常性的次數(shù)在伴隨著額外的巡檢 觸發(fā)信號66-N的巡檢操作中達到N之后、在周期T3過去之后、在時間 t2的時刻把針對i^控制部件22的4m巡M求取消。因此，來自巡檢 控制部件22的逸險觸發(fā)信號返回到周期T4的正常狀態(tài)。
15此夕卜，在4m旨清求在時刻t2被取消之后的預定的時間段T5沒有 從ECC電路18獲得單錯的4m檢測通知時，周期調整部件24中所提供 的更新周期縮短取消部件32在時刻t3把針對更新請求生成部件20的設 置改變取消，并把周期返回到原始的周期T1。
具體地，如圖4D中所示，對^^^請求在時刻t2被取消之后的更 新觸發(fā)信號進行計數(shù)，當計數(shù)了三次更新時，在時間t3的時刻把更新周 期的縮短取消，以及，周期被返回到正常的周期T1。
圖5A和5B是示出了圖1的周期調整部件24的處理流程的流程圖， 以及同時，示出了通過執(zhí)fr漆如固件的程序來實現(xiàn)周期調整部件24的功 能的情形的程序內容。
在圖5A和5B中，在周期調整過程中，首先，當在步驟S1，接收到 來自ECC電路18的單錯的檢測通知時，在步驟S2，對錯誤出現(xiàn)地址進 行記錄，以及隨后，在步驟S3，更新周期縮短部件26指示更新請求生成 部件20進行從之前的周期Tl到更短的周期T2的設置改變。
然后，在步驟S4， 4^iiM^請求發(fā)出部件28把請求以周期T3實施 對#^出現(xiàn)地址進行^的#^巡#^求發(fā)給 ^控制部件22，所述周 期T3稍微長于更新周期T2。
然后，在步驟S5，對來自ECC電路18的、與通過伴隨著4^^
街
的出現(xiàn)進行檢查。當在步驟S6,沒有單錯的4^檢測通知的狀態(tài)持續(xù)一 定的時間段時，過程前往步驟S8，其中，4m^請求取消部件30把針 對iS^控制部件22的4m巡檢請求的發(fā)出取消，并使得所述部件停止額 外的巡檢。
另一方面，當在步驟S5，在一定的時間段過去之前存在來自ECC電 路18的單錯的#^檢測通知時，在步驟S7，對在步驟S6中對一定的時 間段的過去進行計數(shù)的定時器計數(shù)器進行復位，以及，再次重復從步驟 S5的過程。
當針對i^控制部件22的4^巡;j^求在步驟S8被停止時，在步驟 S9再次對來自ECC電路18的單錯的檢測通知進行監(jiān)控。當在步驟SIO， 確定單錯的檢測通知沒有持續(xù)一定的時間段時，過程前往步驟Sll,其中， 指示更新請求生成部件20把更新周期T2的設置取消，并返回到正常的更新周期T1。注意，如果在步驟S9，在一定的時間段過去之前存在來自ECC電路18的單錯的檢測通知，則過程返回步驟S2，并開始針對新的單錯的周期調整過程。
對步驟Sl至Sll的這些過程進行重復，直到在步驟S12存在停止指示。
圖6是示出了才艮據(jù)本發(fā)明的存儲器設備的另一實施例的方框圖，以及，此實施例特征在于復數(shù)個存儲器12-1至12-4被裝配在存儲器板10上。
在圖6中，在存儲器板10上，以及在圖l的實施例中，提供了存儲器控制部件14、外部對接部件16、 ECC電路18、更新請求生成部件20、巡檢控制部件22、以及周期調整部件24;在周期調整單元24中，提供了更新周期縮短部件26、 4m^M"求發(fā)出部件28、 ^miC^fr求取消部件30、以及更新周期縮短取消部件32的功能；以及，從這一點，配置和操作與圖1的實施例的配置和操作一樣。
另一方面，作為存儲器板10的存儲器，在本實施例中，提供了四個存儲器12-1至12-4，以使得存儲器容量成為四倍。存儲器12-1至12-4中的每個存儲器具有與圖2所示的存儲器12同樣的配置。
在以此方式提供了復數(shù)個存儲器12-1至12-4的情形中，當接收到來自更新請求發(fā)出部件20的更新觸發(fā)信號時，存儲器控制部件14把更新命令并行地發(fā)給四個存儲器12-1至12-4，以及，對于存儲器12-1至12-4并行地重復更新操作，在所述更新操作中，例如，如圖2所示在每個更新操作中順序地指定8192個行地址。
針對這一點，當從i^^控制部件22接收到^觸發(fā)信號時，存儲器控制部件14以存儲器12-1、 12-2、 12-3、以及12-4的順序來指定存儲器地址，以進行巡檢操作。因此，與提供了一個存儲器12的圖1的情形相比， 一個iC^^Mt的周期需要四倍的^周期，因為圖6的實施例中提供了四個存儲器12-1至12-4。
在提供了存儲器12-1至12-4時，由于存儲器12-1至12-4可以分別以及并行地經(jīng)受更新操作，周期調整部件24所進行的對更新周期的縮短可以僅對檢測到單錯的存儲器來進行，或者可以對全部的四個存儲器12-1至12-4來進行。例如，當在存儲器12-1至12-4中的兩個存儲器中重疊i^測到單錯時，對4m出現(xiàn)地址中的每個4f^出現(xiàn)地址，進行用于伴隨著更新周期的縮短來檢查更新周期調整效果的額外的i^。
在上述實施例中，作為需要更新操作的存儲器，以DRAM和SDRAM為例；然而，本發(fā)明不限與此，而是無需被修改即可被應用于需要更新操作的任意的存儲器設備。
在上述實施例中，作為ECC電路，以使用單錯校正雙錯碼的情形為例；然而，所述碼不限于此，且可以使用具有任意的檢測校正能力的4f^
檢測校正碼。
上述實施例中在進行單錯檢測時更新周期的縮短的程度可以為任意
的縮短率，使得周期T2短于正常的更新周期T1，以及，更新周期T2的可縮短的程度由存儲器12所使用的被使用的存儲器設備來確定。
在上述實施例中，通過由計數(shù)器對觸發(fā)信號進行計數(shù)來確定在一定的時間或更長的時間而沒有獲得4^檢測通知的狀態(tài)；然而，可以使用定時器來確定時間的過去。
本發(fā)明包括不破壞其目的和益處的任意的修改，以及，上述實施例中所示的附圖標記不對本發(fā)明構成限制。
權利要求
1.一種存儲器設備，包括外部對接部件，用于與更高級別的設備對接；存儲器，用于存儲數(shù)據(jù)；存儲器控制部件，用于對針對存儲器的數(shù)據(jù)的寫入和讀取進行控制；ECC電路，用于生成錯誤檢測校正碼以及在數(shù)據(jù)要被寫入到存儲器時把所述碼添加到所述數(shù)據(jù)，以及，當從所述存儲器讀取所述數(shù)據(jù)時，如果檢測到錯誤，則基于所述錯誤檢測校正碼對所述數(shù)據(jù)進行校正；更新請求生成部件，用于以每個預定的更新周期發(fā)出更新請求以及對存儲器進行更新；巡檢控制部件，用于周期性地讀取存儲器的數(shù)據(jù)，通過ECC電路對數(shù)據(jù)的正常性進行檢查，以及，如果檢測到錯誤，則把被校正的數(shù)據(jù)寫回所述存儲器；以及周期調整部件，用于在ECC電路檢測到數(shù)據(jù)的錯誤時，縮短更新請求生成部件的更新周期以及使得巡檢控制部件對錯誤出現(xiàn)地址進行密集的巡檢。
2. 如權利要求1所述的存儲器設備，包括更新周期縮短部件，用于在接收到來自ecc電路的4m檢測通知時， 指示更新請求生成部件把更新周期縮短；4m巡M求發(fā)出部件，用于保留從ecc電#收的4^出現(xiàn)地址，地址進行巡檢的H^iSM^求發(fā)給it^r控制部件；4m^請求部件，用于在4m^請求被發(fā)出之后、在預定的時間 段或更長的時間沒有從ecc電路接收到錯誤出現(xiàn)地址的錯誤檢測通知 時，停止4^巡M求的發(fā)出；以及更新周期縮短取消部件，用于在^^巡M求的發(fā)出被停止之后、在 預定的時間段或更長的時間沒有從ecc電珞接收到4^檢測通知時，取消對更新周期的縮短以及把所述周期返回到原始的周期。
3.如權利要求2所述的存儲器設備，其中在^控制部件從周期調整部件接收到^m巡儉清求時，所述iSi^控
4. 如權利要求1所述的存儲器設備，其中當ECC電路基于所讀取的存儲器的數(shù)據(jù)的4m檢測校正碼而檢測到 單錯時，所述ECC電路對所述單錯進行校正以及把包含錯誤出現(xiàn)地址的4m檢測通知傳輸給周期調整部件。
5. 如權利要求1所述的存儲器設備，其中存儲器包含用于與從外部被供給的時鐘信號相同步地來讀取和寫入 數(shù)據(jù)的同步動態(tài)隨機訪問存儲器(sdram)以及隨機訪問存儲器 (dram )。
6. —種存儲器設備的更新調整方法，包括 外部對接部件，用于與包含處理器的更高級別的設備對接； 存儲器，用于存儲數(shù)據(jù)；存儲器控制部件，用于對針對存儲器的數(shù)據(jù)的寫入和讀取進行控制；ECC電路，用于生成M檢測校正碼以;Mt數(shù)據(jù)要被寫入到存儲器時把所述碼添加到所述數(shù)據(jù)，以及，當從所述存儲器讀取所述數(shù)據(jù)時，如 果檢測到錯誤，則基于所述4m檢測校正碼對所述數(shù)據(jù)進行校正；更新請求生成部件，用于以每個預定的更新周期發(fā)出更新請求以^UJ" 存儲器進行更新；以及i2M^r控制部件，用于周期性地讀M儲器的lt據(jù)，通過ECC電路對 數(shù)據(jù)的正常性進行檢查，以及，如果檢測到鐐溪，則把^Jt校正的數(shù)據(jù)寫回 所述存儲器；其中在ECC電路檢測到數(shù)據(jù)的錯誤時，縮短更新請求生成部件的更新周 期以及使得iSL^控制部件對4m出現(xiàn)地址進行密集的 。
7. 如權利要求6所述的存儲器設備的更新調整方法，其中在接收到來自ecc電路的im檢測通知時，指示更新請求生成部件把更新周期縮短；保留從ECC電珞接收的餘溪出現(xiàn)地址，以及按照比被改變的更新周在4m巡檢請求被發(fā)出之后、在預定的時間段或更長的時間沒有從 ECC電5^收到4m出現(xiàn)地址的4^檢測通知時，停止4m巡,求的 發(fā)出；以及在^it^清求的發(fā)出被停止之后、在預定的時間段或更長的時間沒 有從ECC電路接收到錯誤出現(xiàn)地址的#^檢測通知時，取消對更新周期 的縮短以及把所述周期返回到原始的周期。
8. 如權利要求7所述的存儲器設備的更新調整方法，其中在接收到4^^清求時，使得所述巡檢控制部件除了正常進行的周 期性的i^^操作之外還進行^出現(xiàn)地址的i^。
9. 如權利要求6所述的存儲器設備的更新調整方法，其中當ECC電路基于所讀取的存儲器的數(shù)據(jù)的4m檢測校正碼而檢測到 單錯時，使得所述ECC電路對所述單錯進行校正以及對包含錯誤出現(xiàn)地 址的4m檢測通知進行傳輸。
10. 如權利要求6所述的存儲器設備的更新調整方法，其中存儲器包含用于與從外部被供給的時鐘信號相同步地來讀取和寫入 數(shù)據(jù)的同步動態(tài)隨機訪問存儲器(SDRAM)以及隨機訪問存儲器 (DRAM )。
全文摘要
當ECC電路檢測到數(shù)據(jù)的單錯時，存儲器板上所提供的周期調整部件把更新請求生成部件的更新周期(T1)縮短為更新周期(T2)以及使得巡檢控制部件以周期(T3)來密集地進行錯誤出現(xiàn)地址的錯誤巡檢，所述周期(T3)稍微長于被改變的更新周期(T2)。如果在錯誤巡檢開始之后、在預定的時間段或更長的時間沒有檢測到錯誤，則停止錯誤巡檢。此外，如果在錯誤巡檢被停止之后、在預定的時間段或更長的時間沒有檢測到單錯，則被縮短的更新周期被取消并被返回到原始的周期。
文檔編號G06F12/16GK101529396SQ200680056129
公開日2009年9月9日 申請日期2006年10月20日 優(yōu)先權日2006年10月20日
發(fā)明者佐佐木崇諭 申請人:富士通株式會社