專利名稱：先進先出系統(tǒng)和先進先出系統(tǒng)運作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于先進先出系統(tǒng)，尤其是有關(guān)于復(fù)制數(shù)據(jù)時的先進先出緩沖器共享機制。
背景技術(shù)：
圖1為一公知的先進先出(First In First Out；FIFO)系統(tǒng)100耦接至一第一裝置115和一第二裝置125。在先進先出系統(tǒng)100中包含一存儲器控制器120，一第一FIFO裝置140和一第二FIFO裝置150。該存儲器控制器120受到處理器130的控制，對存儲器裝置110進行存取控制。該第一FIFO裝置140是指令進出第一裝置115的緩沖界面，而第二FIFO裝置150是對應(yīng)第二裝置125的緩沖界面。進出第一FIFO裝置140和第二FIFO裝置150的指令，有兩種類型，狀態(tài)指令和數(shù)據(jù)指令。從第一裝置115或第二裝置125傳送出來的狀態(tài)指令被處理器130解譯與執(zhí)行，而數(shù)據(jù)指令則通過存儲器控制器120被送至存儲器裝置儲存起來。因此，每個第一裝置115和第二裝置125都各自耦接至存儲器控制器120和處理器130，并包含偵測機制用來判斷發(fā)出的指令屬于何種類型，并對應(yīng)的傳送至存儲器控制器120或處理器130。
圖2a為公知數(shù)據(jù)讀取程序的流程圖。在步驟202中，當先進先出系統(tǒng)100從第一裝置115要求數(shù)據(jù)，處理器130發(fā)出一狀態(tài)指令至第一FIFO裝置140以初始化讀取步驟。該第一裝置115接著從第一FIFO裝置140中讀取并執(zhí)行該狀態(tài)指令，以判斷被要求的數(shù)據(jù)是否存在。在步驟204中，從該第一裝置115中發(fā)出一狀態(tài)指令至該第一FIFO裝置140，用以指出被要求的數(shù)據(jù)是存在的。接著，該處理器130從該第一FIFO裝置140中讀取該狀態(tài)指令。在步驟206中，該第一裝置115隨后將攜帶著數(shù)據(jù)值的至少一數(shù)據(jù)指令傳送至該第一FIFO裝置140。在確認數(shù)據(jù)是可讀取的之后，該處理器130命令該存儲器控制器120讀取第一FIFO裝置140中的數(shù)據(jù)指令并送至存儲器裝置儲存。
圖2b為公知數(shù)據(jù)寫入程序的流程圖。在步驟212中，如果該先進先出系統(tǒng)100發(fā)出一要求欲從存儲器裝置將數(shù)據(jù)寫入第二裝置125，該處理器130發(fā)出一狀態(tài)指令至該第二FIFO裝置150以初始化該寫入程序。該第二裝置125接著從該第二FIFO裝置150中讀取該狀態(tài)指令并執(zhí)行，判斷該第二裝置125是否有能力接收該數(shù)據(jù)。在步驟214中，該第二裝置125響應(yīng)一狀態(tài)指令至該第二FIFO裝置150，以表示是否接收數(shù)據(jù)。該處理器130讀取第二FIFO裝置150中該回復(fù)的狀態(tài)指令，以確認寫入程序可以進行。在步驟216中，在確認寫入程序可以進行后，該處理器130命令存儲器控制器120從存儲器裝置中將數(shù)據(jù)傳送至該第二FIFO裝置150。在步驟218中，當該第二裝置125通過第二FIFO裝置150獲取數(shù)據(jù)指令后，回傳另一狀態(tài)指令至第二FIFO裝置150以表示數(shù)據(jù)確收。而該處理器130從該第二FIFO裝置150中讀取該狀態(tài)指令，以確認數(shù)據(jù)寫入程序完成。
該先進先出系統(tǒng)100可以是卡片閱讀機，而第一裝置115和第二裝置125可以是SD卡或CF卡之類的存儲卡。當有數(shù)據(jù)要從第一裝置115拷貝到第二裝置125時，或反之亦然，圖2a和圖2b的程序就要跑一遍。存儲器裝置和處理器130都要耗費大量的系統(tǒng)資源和時間。此外，判斷指令的類型也需要耗用處理器130的計算能力。因此一個改進的架構(gòu)是有待研發(fā)的。

發(fā)明內(nèi)容
本發(fā)明實施例之一提供一先進先出系統(tǒng)，用以在一第一裝置和一第二裝置之間傳送數(shù)據(jù)。其中一處理器處理狀態(tài)指令以控制數(shù)據(jù)的傳輸。一第一數(shù)據(jù)FIFO裝置緩沖輸出入該第一裝置的數(shù)據(jù)指令。一第一狀態(tài)FIFO裝置耦接該第一裝置和該處理器，緩沖在該第一裝置和該處理器之間傳送的狀態(tài)指令。一第二數(shù)據(jù)FIFO裝置緩沖輸出入該第二裝置的數(shù)據(jù)指令。一第二狀態(tài)FIFO裝置耦接該第二裝置和該處理器，緩沖在該第二裝置和該處理器之間傳送的狀態(tài)指令。一FIFO控制器包含一存儲器控制器以控制一存儲器裝置，以及一數(shù)據(jù)控制器連接該第一和第二數(shù)據(jù)FIFO裝置，使該第一和第二數(shù)據(jù)FIFO裝置之間的數(shù)據(jù)直接互相傳送。本發(fā)明另提供先進先出系統(tǒng)運作方法，用以通過上述先進先出系統(tǒng)，在一第一裝置和一第二裝置之間傳送數(shù)據(jù)。該處理器個別通過該第一狀態(tài)FIFO裝置和該第二狀態(tài)FIFO裝置傳送狀態(tài)指令至該第一裝置和該第二裝置，以初始化一復(fù)制程序。接著該第一和第二裝置個別通過該第一狀態(tài)FIFO裝置和該第二狀態(tài)FIFO裝置，回復(fù)對應(yīng)的狀態(tài)指令至該處理器以表示初始化已確認。隨后該第一裝置傳送數(shù)據(jù)指令至該第一數(shù)據(jù)FIFO裝置，并將該數(shù)據(jù)指令從該第一數(shù)據(jù)FIFO裝置拷貝到該第二數(shù)據(jù)FIFO裝置中。最后該第二裝置讀取該第二數(shù)據(jù)FIFO裝置中的數(shù)據(jù)指令。
本發(fā)明另一實施例提供一先進先出系統(tǒng)。其中一存儲器控制器是用以做為存取一存儲器裝置的接口。一處理器處理狀態(tài)指令以控制數(shù)據(jù)的傳輸。一第一狀態(tài)FIFO裝置耦接該第一裝置和該處理器，緩沖在該第一裝置和該處理器之間傳送的狀態(tài)指令。一第二狀態(tài)FIFO裝置耦接該第二裝置和該處理器，緩沖在該第二裝置和該處理器之間傳送的狀態(tài)指令。一數(shù)據(jù)FIFO裝置，緩沖輸出入該第一裝置和該第二裝置的數(shù)據(jù)指令。一FIFO控制器耦接該第一狀態(tài)FIFO裝置，該第二狀態(tài)FIFO裝置和該數(shù)據(jù)FIFO裝置，控制該第一裝置和該第二裝置之間的狀態(tài)指令和數(shù)據(jù)指令的傳輸。本發(fā)明另提供先進先出系統(tǒng)運作方法，用以通過上述先進先出系統(tǒng)，在一第一裝置和一第二裝置之間傳送數(shù)據(jù)。首先，該處理器個別通過該第一狀態(tài)FIFO裝置和該第一選擇器傳送狀態(tài)指令至該第一裝置和該第二裝置，以初始化一復(fù)制程序。該第一和第二裝置個別通過該第一狀態(tài)FIFO裝置和該第二狀態(tài)FIFO裝置，回復(fù)對應(yīng)的狀態(tài)指令至該處理器以表示初始化已確認。最后該第一裝置傳送數(shù)據(jù)指令至該數(shù)據(jù)FIFO裝置，而該第二裝置讀取該數(shù)據(jù)FIFO裝置中的數(shù)據(jù)指令。
在另一實施例中，一先進先出系統(tǒng)只包含一個數(shù)據(jù)FIFO裝置和一個狀態(tài)FIFO裝置。該數(shù)據(jù)FIFO裝置耦接該存儲器控制器，用以緩沖輸出入該存儲器控制器，該第一裝置和該第二裝置的數(shù)據(jù)指令。該狀態(tài)FIFO裝置耦接該處理器，緩沖在該第一裝置，該第二裝置和該處理器之間傳送的狀態(tài)指令。該FIFO裝置控制器耦接該數(shù)據(jù)FIFO裝置和該狀態(tài)FIFO裝置，控制該第一裝置和該第二裝置之間的狀態(tài)指令和數(shù)據(jù)指令的傳輸。基于本實施例的先進先出系統(tǒng)運作方法包含下列步驟。該處理器個別通過該狀態(tài)FIFO裝置傳送狀態(tài)指令至該第一裝置和該第二裝置，以初始化一復(fù)制程序。該第一和第二裝置個別通過該狀態(tài)FIFO裝置，回復(fù)對應(yīng)的狀態(tài)指令至該處理器以表示初始化已確認，接著該第一裝置傳送數(shù)據(jù)指令至該數(shù)據(jù)FIFO裝置。最后該第二裝置讀取該數(shù)據(jù)FIFO裝置中的數(shù)據(jù)指令。
在上述先進先出系統(tǒng)中，該第一裝置和該第二裝置為遵守IEEE 1394或USB標準的同型裝置或不同型裝置。


圖1為一公知的先進先出系統(tǒng)100耦接至一第一裝置115和一第二裝置125；圖2a為公知數(shù)據(jù)讀取程序的流程圖；圖2b為公知數(shù)據(jù)寫入程序的流程圖；圖3a為本發(fā)明實施例之一的先進先出系統(tǒng)300，耦接至第一裝置115和第二裝置125；圖3b為圖3a中的先進先出系統(tǒng)300中的FIFO控制器330；圖3c為根據(jù)圖3a而實施的數(shù)據(jù)復(fù)制程序的流程圖；圖4a為本發(fā)明實施例之一的先進先出系統(tǒng)400，耦接至第一裝置115和第二裝置125；圖4b為圖4a中的先進先出系統(tǒng)400中的FIFO控制器450；圖4c為根據(jù)圖4a而實施的數(shù)據(jù)復(fù)制程序的流程圖；
圖5a為本發(fā)明實施例之一的先進先出系統(tǒng)500，耦接至第一裝置115和第二裝置125；以及圖5b為圖5a中的先進先出系統(tǒng)500中的FIFO控制器550。
符號說明100～先進先出系統(tǒng)；110～存儲器裝置；120～存儲器控制器；130～處理器；140～第一FIFO裝置；150～第二FIFO裝置；115～第一裝置；125～第二裝置；300～先進先出系統(tǒng)；310～第一數(shù)據(jù)FIFO裝置；320～第二數(shù)據(jù)FIFO裝置；330～FIFO控制器； 315～第一狀態(tài)FIFO裝置；325～第二狀態(tài)FIFO裝置；314～裁決器； 324～裁決器；312～第一選擇器； 322～第二選擇器；400～先進先出系統(tǒng)；410～第一狀態(tài)FIFO裝置；420～第二狀態(tài)FIFO裝置；430～數(shù)據(jù)FIFO裝置；450～FIFO控制器；414～第一裁決器； 424～第二裁決器；412～第一選擇器； 422～第二選擇器；432～第三選擇器； 500～先進先出系統(tǒng)；502～數(shù)據(jù)FIFO裝置；504～狀態(tài)FIFO裝置；550～FIFO控制器； 512～第一裁決器；522～第二裁決器； 514～第一選擇器；524～第二選擇器。
具體實施例方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明如下圖3a為本發(fā)明實施例之一的先進先出系統(tǒng)300，耦接至第一裝置115和第二裝置125。該先進先出系統(tǒng)300包含一FIFO控制器330，一處理器130，一第一數(shù)據(jù)FIFO裝置310，一第一狀態(tài)FIFO裝置315，一第二數(shù)據(jù)FIFO裝置320，以及一第二狀態(tài)FIFO裝置325。該第一數(shù)據(jù)FIFO裝置310和該第一狀態(tài)FIFO裝置315為第一裝置115的緩沖界面，各別負責狀態(tài)和數(shù)據(jù)指令的傳送。而該第二數(shù)據(jù)FIFO裝置320和第二狀態(tài)FIFO裝置325則是對應(yīng)第二裝置125的緩沖界面。這兩組電路界面是相同的，所以本實施例只以第一裝置115為例。從該第一裝置115中送出的指令，在裁決器(arbitrator)314中判別類型，使數(shù)據(jù)指令送至第一數(shù)據(jù)FIFO裝置310，而狀態(tài)指令送至第一狀態(tài)FIFO裝置315。所述的FIFO裝置可以是雙向的，因此欲傳給第一裝置115的指令亦是通過該第一數(shù)據(jù)FIFO裝置310和第一狀態(tài)FIFO裝置315，使該第一裝置115通過裁決器314讀取它們。該裁決器314耦接第一數(shù)據(jù)FIFO裝置310和第一狀態(tài)FIFO裝置315，對應(yīng)的將從第一裝置115傳來的數(shù)據(jù)和狀態(tài)指令轉(zhuǎn)送至第一數(shù)據(jù)FIFO裝置310和第一狀態(tài)FIFO裝置315，或反過來將第一數(shù)據(jù)FIFO裝置310和第一狀態(tài)FIFO裝置315傳來的數(shù)據(jù)和狀態(tài)指令轉(zhuǎn)送至該第一裝置115。該裁決器324則是對第二數(shù)據(jù)FIFO裝置320，第二狀態(tài)FIFO裝置325和第二裝置125執(zhí)行同樣的功能。由于狀態(tài)指令基本上是代表特定功能函數(shù)的機械碼，專門提供給處理器130執(zhí)行，因此第一裝置115和第二裝置125之間不需要互相傳送狀態(tài)指令。在處理器130的控制下，狀態(tài)指令在第一裝置115和第一狀態(tài)FIFO裝置315間，以及第二裝置125和第二狀態(tài)FIFO裝置325之間來往傳送。在FIFO控制器330中，則由一數(shù)據(jù)控制器350主控數(shù)據(jù)指令的傳送。更確切的說，數(shù)據(jù)控制器350掌控了第一數(shù)據(jù)FIFO裝置310，第二數(shù)據(jù)FIFO裝置320和存儲器控制器120之中任兩者之間的數(shù)據(jù)指令傳輸。該FIFO控制器330亦包含了一存儲器控制器120，在處理器130的指揮之下控制存儲器裝置110的存取。
圖3b為圖3a中的先進先出系統(tǒng)300中的FIFO控制器330。該數(shù)據(jù)控制器350中包含一第一選擇器312和一第二選擇器322。該第一選擇器312耦接第二數(shù)據(jù)FIFO裝置320和存儲器控制器120的輸出端，選擇其中一個做為第一數(shù)據(jù)FIFO裝置310的輸入值。同樣的，第二選擇器322耦接至第一數(shù)據(jù)FIFO裝置310和存儲器控制器120，并選擇其中一者做為第二數(shù)據(jù)FIFO裝置320的輸入值。
圖3c為根據(jù)圖3a而實施的數(shù)據(jù)復(fù)制程序的流程圖。當有數(shù)據(jù)欲從第一裝置115拷貝到第二裝置125時，該數(shù)據(jù)控制器350提供一直接數(shù)據(jù)信道，不需要經(jīng)由存儲器控制器120和存儲器裝置110的存取而達成。在步驟301中，當先進先出系統(tǒng)300要進行復(fù)制程序時，該處理器130發(fā)出狀態(tài)指令#St1和#St2通過對應(yīng)的第一狀態(tài)FIFO裝置315，裁決器314，第二狀態(tài)FIFO裝置325和裁決器324傳送至該第一裝置115和第二裝置125，以初始化該復(fù)制程序。該狀態(tài)指令是遵守IEEE 1394規(guī)格的格式。舉例來說，處理器130以SET_RW_REG_ADRS，WRITE_REG和SET_CMD指令對第一裝置115發(fā)動一讀取程序。同時處理器130也藉由CMD0，ACMD41，CMD2，CMD3和CMD7等指令對第二裝置125發(fā)動一寫入程序。在步驟302中，該第一裝置115和第二裝置125通過裁決器314，第一狀態(tài)FIFO裝置315，裁決器324和第二狀態(tài)FIFO裝置325回以對應(yīng)的狀態(tài)指令#St1和#St2至處理器130，以確認啟動程序。在步驟303中，當該處理器130收到初始化被確認的消息，則開始進行數(shù)據(jù)的傳輸。該第一裝置115通過裁決器314寫入數(shù)據(jù)至該第一數(shù)據(jù)FIFO裝置310。而該數(shù)據(jù)控制器350從第一數(shù)據(jù)FIFO裝置310將數(shù)據(jù)拷貝至第二數(shù)據(jù)FIFO裝置320，如數(shù)據(jù)指令#D1所示。該第二裝置125接著通過裁決器324從第二數(shù)據(jù)FIFO裝置320讀取數(shù)據(jù)，如數(shù)據(jù)指令#D2所示。
圖4a為本發(fā)明實施例之一的先進先出系統(tǒng)400，耦接至第一裝置115和第二裝置125。在先進先出系統(tǒng)400中，第一狀態(tài)FIFO裝置410是供作第一裝置115和處理器130之間的緩沖界面，用以傳送狀態(tài)指令#St1。而第二狀態(tài)FIFO裝置420則是供#St2在第二裝置125和處理器130之間傳送的緩沖界面。數(shù)據(jù)FIFO裝置430是一種共享的數(shù)據(jù)緩沖器，供存儲器控制器120，第一裝置115和第二裝置125三者之間的#D傳輸。由于第一裝置115和第二裝置125存取數(shù)據(jù)是受到狀態(tài)指令的控制，所以兩者的數(shù)據(jù)指令可以同時儲存于同一個數(shù)據(jù)FIFO裝置430中而不致發(fā)生錯亂。一FIFO控制器450耦接該第一狀態(tài)FIFO裝置410，該第二狀態(tài)FIFO裝置420和該數(shù)據(jù)FIFO裝置430，對進出該第一裝置115和第二裝置125的數(shù)據(jù)進行多任務(wù)控管。該先進先出系統(tǒng)400對第一裝置115和第二裝置125是具有向下兼容性的，因此數(shù)據(jù)流#C1和#C2仍然是遵守公知的通訊協(xié)議。
圖4b為圖4a中的先進先出系統(tǒng)400中的FIFO控制器450。該FIFO控制器450中包含三個選擇器和兩個裁決器，用以處理數(shù)據(jù)流的切換。其中第一選擇器412耦接第一狀態(tài)FIFO裝置410和數(shù)據(jù)FIFO裝置430，轉(zhuǎn)送其傳送來的數(shù)據(jù)至第一裝置115，如Cin1所示。一第二選擇器422耦接該第二狀態(tài)FIFO裝置420和該數(shù)據(jù)FIFO裝置430，轉(zhuǎn)送其傳送來的數(shù)據(jù)至第二裝置125，如Cin2所示。一第三選擇器432耦接至該數(shù)據(jù)FIFO裝置430，用以轉(zhuǎn)送從第一裝置115和第二裝置125輸出的數(shù)據(jù)至該數(shù)據(jù)FIFO裝置430，如Din所示。該FIFO控制器450各別為第一狀態(tài)FIFO裝置410，第二狀態(tài)FIFO裝置420和數(shù)據(jù)FIFO裝置430提供數(shù)據(jù)信道以供第一裝置115和第二裝置125以公知方式運作，因此兼容性不成問題。更進一步的在FIFO控制器450中，該第一裁決器414耦接至第三選擇器432和第一狀態(tài)FIFO裝置410，將第一裝置115送出的狀態(tài)指令轉(zhuǎn)送至該第一狀態(tài)FIFO裝置410，將從第一裝置115傳出的數(shù)據(jù)指令轉(zhuǎn)送至第三選擇器432。一第二裁決器424耦接至第三選擇器432和第二狀態(tài)FIFO裝置420，為第二裝置125提供相同的功能。
圖4c為根據(jù)圖4a而實施的數(shù)據(jù)復(fù)制程序的流程圖。在步驟401中，當先進先出系統(tǒng)400準備進行復(fù)制程序從第一裝置115拷貝數(shù)據(jù)至第二裝置125時，該處理器130通過第一狀態(tài)FIFO裝置410和第二狀態(tài)FIFO裝置420傳送狀態(tài)指令至第一裝置115和第二裝置125以初始化該復(fù)制程序。在步驟402中，該第一裝置115和第二裝置125通過第一裁決器414，第二裁決器424，第一狀態(tài)FIFO裝置410和第二狀態(tài)FIFO裝置420回復(fù)對應(yīng)的狀態(tài)指令至處理器130，做為確認信號。在步驟403，當該處理器130收到確認信號，該第一裝置115通過第一裁決器414和第三選擇器432寫入一筆數(shù)據(jù)至數(shù)據(jù)FIFO裝置430。接著該第二裝置125通過第二選擇器422從數(shù)據(jù)FIFO裝置430讀取該筆數(shù)據(jù)。
圖5a為本發(fā)明實施例之一的先進先出系統(tǒng)500，耦接至第一裝置115和第二裝置125。在本實施例中，只提供了一數(shù)據(jù)FIFO裝置502和一狀態(tài)FIFO裝置504。該數(shù)據(jù)FIFO裝置502是做為所有裝置和存儲器控制器120之間所有數(shù)據(jù)傳輸#D的共享緩沖界面。狀態(tài)FIFO裝置504耦接處理器130，則是做為所有裝置和該處理器130之間的#St傳輸?shù)墓蚕砭彌_界面。為了對第一裝置115和第二裝置125維持兼容度和通透性，本發(fā)明提供了一FIFO控制器550。該FIFO控制器550耦接數(shù)據(jù)FIFO裝置502和狀態(tài)FIFO裝置504，對進出第一裝置115和第二裝置125的#C1和#C2進行多工管控。
圖5b為圖5a中的先進先出系統(tǒng)500中的FIFO控制器550。該FIFO控制器550包含兩個裁決器和兩個選擇器。一第一裁決器512耦接該數(shù)據(jù)FIFO裝置502，將從第一裝置115和第二裝置125輸出的指令Cout1和Cout2轉(zhuǎn)送至數(shù)據(jù)FIFO裝置502。一第一選擇器514耦接數(shù)據(jù)FIFO裝置502和狀態(tài)FIFO裝置504，將其中輸出的數(shù)據(jù)指令Dout和狀態(tài)指令Sout轉(zhuǎn)送至第一裝置115。一第二裁決器522耦接該狀態(tài)FIFO裝置504，將第一裝置115和第二裝置125輸出的狀態(tài)指令轉(zhuǎn)送至狀態(tài)FIFO裝置504。一第二選擇器524耦接至數(shù)據(jù)FIFO裝置502和狀態(tài)FIFO裝置504，將其中的輸出Dout和Sout轉(zhuǎn)送至第二裝置125。當先進先出系統(tǒng)500欲執(zhí)行數(shù)據(jù)復(fù)制程序?qū)?shù)據(jù)從第一裝置115復(fù)制到第二裝置125時，處理器130通過狀態(tài)FIFO裝置504，第一選擇器514和第二選擇器524發(fā)出狀態(tài)指令至第一裝置115和第二裝置125，以初始化該復(fù)制程序。該第一裝置115和第二裝置125通過第二裁決器522和狀態(tài)FIFO裝置504響應(yīng)狀態(tài)指令至處理器130以表示確認。當該處理器130收到確認的消息，第一裝置115通過第一裁決器512將一筆數(shù)據(jù)寫入數(shù)據(jù)FIFO裝置502。接著該第二裝置125通過第二選擇器524從數(shù)據(jù)FIFO裝置502讀取該筆數(shù)據(jù)。在本實施例中，一個數(shù)據(jù)FIFO裝置502被所有裝置共享，因此不需要為每一裝置準備一特定的FIFO裝置，大量的節(jié)省了成本。
在上述實施例中，第一裝置115和第二裝置125各別可以是一MS卡，SD卡，CF卡或任何遵守IEEE 1394和USB標準的裝置。先進先出系統(tǒng)也不限定于同時只使用兩個裝置。當一FIFO裝置被多個裝置分享時，其中必須以旗標值來辨別每一筆數(shù)據(jù)或狀態(tài)指令是屬于哪一個裝置。該選擇器可以是多任務(wù)電路，用以從一或二個輸入中選擇其中之一做為輸出。而該裁決器具有判斷指令類型的能力，以將對應(yīng)的指令轉(zhuǎn)送至對應(yīng)的地方。另一方面，所述的選擇器和裁決器也可以是由軟件實作，對進出先進先出系統(tǒng)的數(shù)據(jù)流進行控管。
權(quán)利要求
1.一種先進先出系統(tǒng)，用以在一第一裝置和一第二裝置之間傳送數(shù)據(jù)，包含一處理器，處理狀態(tài)指令，以控制數(shù)據(jù)的傳輸；一第一數(shù)據(jù)FIFO裝置，用以緩沖輸出入該第一裝置的數(shù)據(jù)指令；一第一狀態(tài)FIFO裝置，耦接該第一裝置和該處理器，用以緩沖在該第一裝置和該處理器之間傳送的狀態(tài)指令；一第二數(shù)據(jù)FIFO裝置，用以緩沖輸出入該第二裝置的數(shù)據(jù)指令；一第二狀態(tài)FIFO裝置，耦接該第二裝置和該處理器，用以緩沖在該第二裝置和該處理器之間傳送的狀態(tài)指令；以及一FIFO控制器，包含一存儲器控制器以控制一存儲器裝置，以及一數(shù)據(jù)控制器連接該第一和第二數(shù)據(jù)FIFO裝置，使該第一和第二數(shù)據(jù)FIFO裝置之間的數(shù)據(jù)直接互相傳送。
2.如權(quán)利要求1所述的先進先出系統(tǒng)，更進一步包含一第一裁決器，耦接該第一數(shù)據(jù)FIFO裝置和該第一狀態(tài)FIFO裝置，將該第一裝置發(fā)出的指令分類，使數(shù)據(jù)指令傳送至該第一數(shù)據(jù)FIFO裝置，狀態(tài)指令傳送至該第一狀態(tài)FIFO裝置，并相對的使從該第一數(shù)據(jù)FIFO裝置和該第一狀態(tài)FIFO裝置傳來的指令轉(zhuǎn)送至該第一裝置；以及一第二裁決器，耦接該第二數(shù)據(jù)FIFO裝置和該第二狀態(tài)FIFO裝置，將該第二裝置發(fā)出的指令分類，使數(shù)據(jù)指令傳送至該第二數(shù)據(jù)FIFO裝置，狀態(tài)指令傳送至該第二狀態(tài)FIFO裝置，并相對的使從該第二數(shù)據(jù)FIFO裝置和該第二狀態(tài)FIFO裝置傳來的指令轉(zhuǎn)送至該第二裝置。
3.如權(quán)利要求2所述的先進先出系統(tǒng)，其中該數(shù)據(jù)控制器包含一第一選擇器，耦接該第二數(shù)據(jù)FIFO裝置和該存儲器控制器的輸出端，選擇其中之一的輸出數(shù)據(jù)轉(zhuǎn)送至該第一數(shù)據(jù)FIFO裝置；以及一第二選擇器，耦接該第一數(shù)據(jù)FIFO裝置和該存儲器控制器的輸出端，選擇其中之一的輸出數(shù)據(jù)轉(zhuǎn)送至該第二數(shù)據(jù)FIFO裝置。
4.如權(quán)利要求3所述的先進先出系統(tǒng)，其中當該先進先出系統(tǒng)進行一復(fù)制程序?qū)?shù)據(jù)從該第一裝置拷貝到該第二裝置時該處理器通過該第一狀態(tài)FIFO裝置，該第一裁決器，該第二狀態(tài)FIFO裝置和該第二裁決器，傳送對應(yīng)的狀態(tài)指令至該第一和第二裝置，以初始化該復(fù)制程序；該第一和第二裝置個別通過該第一裁決器，該第一狀態(tài)FIFO裝置，該第二裁決器和該第二狀態(tài)FIFO裝置，回復(fù)對應(yīng)的狀態(tài)指令至該處理器以表示初始化已確認；該第一裝置通過該第一裁決器傳送數(shù)據(jù)指令至該第一數(shù)據(jù)FIFO裝置，而該數(shù)據(jù)控制器將該數(shù)據(jù)指令從該第一數(shù)據(jù)FIFO裝置拷貝到該第二數(shù)據(jù)FIFO裝置中；以及該第二裝置通過該第二裁決器讀取該第二數(shù)據(jù)FIFO裝置中的數(shù)據(jù)指令。
5.如權(quán)利要求1所述的先進先出系統(tǒng)，其中該第一裝置和該第二裝置為遵守IEEE 1394或USB標準的同型裝置。
6.如權(quán)利要求1所述的先進先出系統(tǒng)，其中該第一裝置和該第二裝置為遵守IEEE 1394或USB標準的不同型裝置。
7.一種先進先出系統(tǒng)，用以在一第一裝置和一第二裝置之間傳送數(shù)據(jù)，包含一存儲器控制器，用以做為存取一存儲器裝置的接口；一處理器，處理狀態(tài)指令，以控制數(shù)據(jù)的傳輸；一第一狀態(tài)FIFO裝置，耦接該第一裝置和該處理器，用以緩沖在該第一裝置和該處理器之間傳送的狀態(tài)指令；一第二狀態(tài)FIFO裝置，耦接該第二裝置和該處理器，用以緩沖在該第二裝置和該處理器之間傳送的狀態(tài)指令；一數(shù)據(jù)FIFO裝置，用以緩沖輸出入該第一裝置和該第二裝置的數(shù)據(jù)指令；以及一FIFO控制器，耦接該第一狀態(tài)FIFO裝置，該第二狀態(tài)FIFO裝置和該數(shù)據(jù)FIFO裝置，控制該第一裝置和該第二裝置之間的狀態(tài)指令和數(shù)據(jù)指令的傳輸。
8.如權(quán)利要求7所述的先進先出系統(tǒng)，其中該FIFO控制器包含一第一選擇器，耦接該第一狀態(tài)FIFO裝置和該數(shù)據(jù)FIFO裝置，將該第一狀態(tài)FIFO裝置和該數(shù)據(jù)FIFO裝置輸出的指令轉(zhuǎn)送至該第一裝置；一第二選擇器，耦接該第二狀態(tài)FIFO裝置和該數(shù)據(jù)FIFO裝置，將該第二狀態(tài)FIFO裝置和該數(shù)據(jù)FIFO裝置輸出的指令轉(zhuǎn)送至該第二裝置；以及一第三選擇器，耦接該數(shù)據(jù)FIFO裝置，將該第一裝置和該第二裝置輸出的數(shù)據(jù)指令轉(zhuǎn)送至該數(shù)據(jù)FIFO裝置。
9.如權(quán)利要求8所述的先進先出系統(tǒng)，其中該FIFO控制器更進一步包含一第一裁決器，耦接該第三選擇器和該第一狀態(tài)FIFO裝置，將從該第一裝置輸出的狀態(tài)指令轉(zhuǎn)送至該第一狀態(tài)FIFO裝置，并將該第一裝置輸出的數(shù)據(jù)指令轉(zhuǎn)送至該第三選擇器；以及一第二裁決器，耦接該第三選擇器和該第二狀態(tài)FIFO裝置，將從該第二裝置輸出的狀態(tài)指令轉(zhuǎn)送至該第二狀態(tài)FIFO裝置，并將該第二裝置輸出的數(shù)據(jù)指令轉(zhuǎn)送至該第三選擇器。
10.如權(quán)利要求9所述的先進先出系統(tǒng)，其中當該先進先出系統(tǒng)進行一復(fù)制程序?qū)?shù)據(jù)從該第一裝置拷貝到該第二裝置時該處理器通過該第一狀態(tài)FIFO裝置和該第二狀態(tài)FIFO裝置，傳送對應(yīng)的狀態(tài)指令至該第一和第二裝置，以初始化該復(fù)制程序；該第一和第二裝置個別通過該第一裁決器，該第二裁決器，該第一狀態(tài)FIFO裝置和該第二狀態(tài)FIFO裝置，回復(fù)對應(yīng)的狀態(tài)指令至該處理器以表示初始化已確認；該第一裝置通過該第一裁決器和該第三選擇器，傳送數(shù)據(jù)指令至該數(shù)據(jù)FIFO裝置；以及該第二裝置通過該第二選擇器讀取該數(shù)據(jù)FIFO裝置中的數(shù)據(jù)指令。
11.如權(quán)利要求7所述的先進先出系統(tǒng)，其中該第一裝置和該第二裝置為遵守IEEE 1394或USB標準的同型裝置。
12.如權(quán)利要求7所述的先進先出系統(tǒng)，其中該第一裝置和該第二裝置為遵守IEEE 1394或USB標準的不同型裝置。
13.一種先進先出系統(tǒng)，用以在一第一裝置和一第二裝置之間傳送數(shù)據(jù)，包含一存儲器控制器，用以做為存取一存儲器裝置的接口；一處理器，處理狀態(tài)指令，以控制數(shù)據(jù)的傳輸；一數(shù)據(jù)FIFO裝置，耦接該存儲器控制器，用以緩沖輸出入該存儲器控制器，該第一裝置和該第二裝置的數(shù)據(jù)指令；以及一狀態(tài)FIFO裝置，耦接該處理器，用以緩沖在該第一裝置，該第二裝置和該處理器之間傳送的狀態(tài)指令；一FIFO控制器，耦接該數(shù)據(jù)FIFO裝置和該狀態(tài)FIFO裝置，控制該第一裝置和該第二裝置之間的狀態(tài)指令和數(shù)據(jù)指令的傳輸。
14.如權(quán)利要求13所述的先進先出系統(tǒng)，其中該FIFO控制器包含一第一裁決器，耦接該數(shù)據(jù)FIFO裝置，將從該第一裝置和該第二裝置輸出的數(shù)據(jù)指令轉(zhuǎn)送至該數(shù)據(jù)FIFO裝置；一第一選擇器，耦接該數(shù)據(jù)FIFO裝置和該狀態(tài)FIFO裝置，將其中輸出的指令轉(zhuǎn)送至該第一裝置；一第二裁決器，耦接該狀態(tài)FIFO裝置，將該第一裝置和該第二裝置輸出的狀態(tài)指令轉(zhuǎn)送至該狀態(tài)FIFO裝置；一第二選擇器，耦接該數(shù)據(jù)FIFO裝置和該狀態(tài)FIFO裝置，將其中輸出的指令轉(zhuǎn)送至該第二裝置。
15.如權(quán)利要求14所述的先進先出系統(tǒng)，其中當該先進先出系統(tǒng)進行一復(fù)制程序?qū)?shù)據(jù)從該第一裝置拷貝到該第二裝置時該處理器通過該第狀態(tài)FIFO裝置，該第一選擇器和該第二選擇器，傳送對應(yīng)的狀態(tài)指令至該第一和第二裝置，以初始化該復(fù)制程序；該第一和第二裝置個別通過該第二裁決器和該第二狀態(tài)FIFO裝置，回復(fù)對應(yīng)的狀態(tài)指令至該處理器以表示初始化已確認；該第一裝置通過該第一裁決器，傳送數(shù)據(jù)指令至該數(shù)據(jù)FIFO裝置；以及該第二裝置通過該第二選擇器讀取該數(shù)據(jù)FIFO裝置中的數(shù)據(jù)指令。
16.如權(quán)利要求13所述的先進先出系統(tǒng)，其中該第一裝置和該第二裝置為遵守IEEE 1394或USB標準的同型裝置。
17.如權(quán)利要求13所述的先進先出系統(tǒng)，其中該第一裝置和該第二裝置為遵守IEEE 1394或USB標準的不同型裝置。
18.一種先進先出系統(tǒng)運作方法，用以通過如權(quán)利要求1所述的先進先出系統(tǒng)，在一第一裝置和一第二裝置之間傳送數(shù)據(jù)，包含下列步驟該處理器個別通過該第一狀態(tài)FIFO裝置和該第二狀態(tài)FIFO裝置傳送狀態(tài)指令至該第一裝置和該第二裝置，以初始化一復(fù)制程序；該第一和第二裝置個別通過該第一狀態(tài)FIFO裝置和該第二狀態(tài)FIFO裝置，回復(fù)對應(yīng)的狀態(tài)指令至該處理器以表示初始化已確認；該第一裝置傳送數(shù)據(jù)指令至該第一數(shù)據(jù)FIFO裝置，將該數(shù)據(jù)指令從該第一數(shù)據(jù)FIFO裝置拷貝到該第二數(shù)據(jù)FIFO裝置中；以及該第二裝置讀取該第二數(shù)據(jù)FIFO裝置中的數(shù)據(jù)指令。
19.一種先進先出系統(tǒng)運作方法，用以通過如權(quán)利要求7所述的先進先出系統(tǒng)，在一第一裝置和一第二裝置之間傳送數(shù)據(jù)，包含下列步驟該處理器個別通過該第一狀態(tài)FIFO裝置和該第一選擇器傳送狀態(tài)指令至該第一裝置和該第二裝置，以初始化一復(fù)制程序；該第一和第二裝置個別通過該第一狀態(tài)FIFO裝置和該第二狀態(tài)FIFO裝置，回復(fù)對應(yīng)的狀態(tài)指令至該處理器以表示初始化已確認；該第一裝置傳送數(shù)據(jù)指令至該數(shù)據(jù)FIFO裝置；以及該第二裝置讀取該數(shù)據(jù)FIFO裝置中的數(shù)據(jù)指令。
20.一種先進先出系統(tǒng)運作方法，用以通過如權(quán)利要求13所述的先進先出系統(tǒng)，在一第一裝置和一第二裝置之間傳送數(shù)據(jù)，包含下列步驟該處理器個別通過該狀態(tài)FIFO裝置傳送狀態(tài)指令至該第一裝置和該第二裝置，以初始化一復(fù)制程序；該第一和第二裝置個別通過該狀態(tài)FIFO裝置，回復(fù)對應(yīng)的狀態(tài)指令至該處理器以表示初始化已確認；該第一裝置傳送數(shù)據(jù)指令至該數(shù)據(jù)FIFO裝置；以及該第二裝置讀取該數(shù)據(jù)FIFO裝置中的數(shù)據(jù)指令。
全文摘要
本發(fā)明提供一先進先出(FIFO)系統(tǒng)，用以在一第一裝置和一第二裝置之間傳送數(shù)據(jù)。其中一處理器處理狀態(tài)指令以控制數(shù)據(jù)的傳輸。一第一數(shù)據(jù)FIFO裝置緩沖輸出入該第一裝置的數(shù)據(jù)指令。一第一狀態(tài)FIFO裝置耦接該第一裝置和該處理器，緩沖在該第一裝置和該處理器之間傳送的狀態(tài)指令。一第二數(shù)據(jù)FIFO裝置緩沖輸出入該第二裝置的數(shù)據(jù)指令。一第二狀態(tài)FIFO裝置耦接該第二裝置和該處理器，緩沖在該第二裝置和該處理器之間傳送的狀態(tài)指令。一FIFO控制器包含一存儲器控制器以控制一存儲器裝置，以及一數(shù)據(jù)控制器連接該第一和第二數(shù)據(jù)FIFO裝置，使該第一和第二數(shù)據(jù)FIFO裝置之間的數(shù)據(jù)直接互相傳送。
文檔編號G06F13/38GK101042636SQ20061014319
公開日2007年9月26日 申請日期2006年11月2日 優(yōu)先權(quán)日2006年3月21日
發(fā)明者吳俊曉 申請人:聯(lián)發(fā)科技股份有限公司