專利名稱：存儲器存取系統(tǒng)及方法
技術領域：
本發(fā)明涉及一種存儲器存取系統(tǒng)及方法，特別是涉及一種可正確存取具有重迭地址的存儲器區(qū)塊的系統(tǒng)及方法。
背景技術：
在開發(fā)微計算機系統(tǒng)的時候，常會遇到內(nèi)建存儲器應該設計成多大空間的問題。舉例來說，若在8051芯片中放置一64K字節(jié)的存儲器，而實際使用上，程序所需空間卻只需10K字節(jié)時，便浪費了剩下的54K字節(jié)的空間，也增加了芯片尺寸及工藝成本。
為了有效利用內(nèi)建的存儲器空間，便發(fā)展出一種數(shù)據(jù)與程序代碼共享存儲器的方法。這種方法使用軟件來規(guī)劃存儲器空間，使未被程序代碼占用的空間可用以儲存數(shù)據(jù)。因此，依儲存內(nèi)容的不同，內(nèi)建存儲器可分成程序存儲器及數(shù)據(jù)存儲器。
對8051來說，可支持至64K字節(jié)的數(shù)據(jù)存儲器，但若將這64K字節(jié)的數(shù)據(jù)存儲器都放進芯片內(nèi)，將占用相當大的空間，且如上述將可能不被完全使用。因此，除了放在芯片內(nèi)部的一部分存儲器，還有設置在芯片外部的存儲器。亦即，在設計芯片的時候，不要放進太大的存儲器，使用時若需要擴充，再由芯片外部外接一外部存儲器。然而，對8051的微處理器而言，不管是芯片內(nèi)部或是芯片外部的存儲器，其實都是包含在這64K字節(jié)的存儲器地址空間內(nèi)。
圖1示出了一已知的存儲器存取系統(tǒng)100，其包含一芯片110及一外部存儲器120。芯片110包含一微處理器130、一多任務器140、一存儲器總線150、一數(shù)據(jù)存儲器總線152、一程序存儲器總線154以及一內(nèi)部存儲器160。內(nèi)部存儲器160包含分別用以儲存程序代碼及指令的一程序空間162及一數(shù)據(jù)空間164。多任務器140將數(shù)據(jù)存儲器總線152及程序存儲器總線154整并為存儲器總線150。外部存儲器120用以儲存數(shù)據(jù)，其可區(qū)分為一第一重迭空間122、一第二重迭空間124及一未重迭空間126，其中第一重迭空間122與程序空間162具有相同的地址區(qū)域，且第二重迭空間124與數(shù)據(jù)空間164具有相同的地址區(qū)域。因此，若欲存取的數(shù)據(jù)位在數(shù)據(jù)空間164的地址區(qū)域中，只可選擇對數(shù)據(jù)空間164進行存取，重迭空間124因此被浪費掉。然而，因為程序空間162已經(jīng)用來儲存程序代碼，第一重迭空間122的地址被162占用，因此不能進行數(shù)據(jù)存取。
在圖1這種結構下，因為存取數(shù)據(jù)和程序空間的地址總線為共享，若因噪聲或干擾所產(chǎn)生一些錯誤指令，而將數(shù)據(jù)碼寫入程序空間162，則程序代碼將有被破壞的風險。由于第一重迭空間122與程序空間162具有相同的地址，而使微處理器130無法區(qū)分。因此，第一重迭空間122將無法用來存取數(shù)據(jù)。換句話說，若將數(shù)據(jù)儲存至第一重迭空間122，可能會改掉程序空間162中的程序代碼，而導致系統(tǒng)無法正常運作。在這種情況下，便浪費了第一重迭空間122所占用的空間。
因此，有必要提供一種可共享地址區(qū)域且儲存內(nèi)容不會互相干擾的存儲器存取系統(tǒng)及方法。

發(fā)明內(nèi)容
鑒于現(xiàn)有技術所存在的問題，本發(fā)明提供了一種存儲器存取系統(tǒng)及方法，用以避免數(shù)據(jù)誤存以及避免存儲器空間的浪費。
根據(jù)本發(fā)明的一方面，提供了一種存儲器存取系統(tǒng)。此存儲器存取系統(tǒng)包含一內(nèi)部存儲器、一外部存儲器、一微處理器以及一控制器。其中，內(nèi)部存儲器配置成具有一第一地址區(qū)域的一程序空間及具有一第二地址區(qū)域的一數(shù)據(jù)空間，而程序空間及數(shù)據(jù)空間分別用以儲存程序代碼及數(shù)據(jù)。外部存儲器配置成具有一第三地址區(qū)域的一外部數(shù)據(jù)空間，而外部數(shù)據(jù)空間用以儲存數(shù)據(jù)，其中第三地址區(qū)域包含第一及第二地址區(qū)域。微處理器用以處理程序代碼及數(shù)據(jù)?？刂破饔靡钥刂茖Τ绦蚩臻g、數(shù)據(jù)空間及外部數(shù)據(jù)空間的存取。
根據(jù)本發(fā)明的另一方面，提供了一種存儲器存取系統(tǒng)。此存儲器存取系統(tǒng)包含一內(nèi)部存儲器、一外部存儲器、一微處理器以及一控制器。其中，內(nèi)部存儲器配置成具有一第一地址區(qū)域的一程序空間，用以儲存程序代碼。外部存儲器配置成具有一第二地址區(qū)域的一外部數(shù)據(jù)空間，用以儲存數(shù)據(jù)，其中第二地址區(qū)域包含第一地址區(qū)域。微處理器用以處理程序代碼及數(shù)據(jù)?？刂破靼痪彺嫫?register)，用以控制對程序空間及外部數(shù)據(jù)空間的存取。
根據(jù)本發(fā)明的再一方面，提供了一種用以控制存儲器存取的控制器。此控制器設置于一微計算機系統(tǒng)中，而此微計算機系統(tǒng)包含一內(nèi)部存儲器、一外部存儲器及一微處理器。其中，內(nèi)部存儲器配置成具有一第一地址區(qū)域的一程序空間及具有一第二地址區(qū)域的一數(shù)據(jù)空間，分別用以儲存程序代碼及數(shù)據(jù)。外部存儲器配置成具有一第三地址區(qū)域的一外部數(shù)據(jù)空間以儲存數(shù)據(jù)，而第三地址區(qū)域包含第一及第二地址區(qū)域?？刂破骺刂茖Τ绦蚩臻g、數(shù)據(jù)空間及外部數(shù)據(jù)空間的存取。
根據(jù)本發(fā)明的又一方面，提供了一種存取一存儲器系統(tǒng)的方法，其中此存儲器系統(tǒng)包含一內(nèi)部存儲器及一外部存儲器，且內(nèi)部存儲器配置成具有用以儲存程序代碼的一第一地址區(qū)域以及具有用以儲存數(shù)據(jù)的一第二地址區(qū)域，外部存儲器配置成具有用以儲存數(shù)據(jù)的一第三地址區(qū)域，且第三地址區(qū)域包含第一及第二地址區(qū)域。此方法包含以下步驟微處理器傳送一數(shù)據(jù)存取指令至一控制器；以及若數(shù)據(jù)存取指令的地址在第一地址區(qū)域內(nèi)，控制器控制微處理器對外部存儲器進行存取。


圖1示出了一已知的存儲器存取系統(tǒng)；圖2根據(jù)本發(fā)明而示出了一存儲器存取系統(tǒng)；圖3示出了本發(fā)明一實施例的存儲器存取系統(tǒng)；圖4示出了本發(fā)明另一實施例的存儲器存取系統(tǒng)；圖5根據(jù)本發(fā)明而示出了一控制器；以及圖6根據(jù)本發(fā)明而示出了存取一存儲器系統(tǒng)的方法。
附圖符號說明100、200、300、400存儲器存取系統(tǒng)110、210、310、410芯片120、220、320、420外部存儲器122、222、322、422第一重迭空間124、224、324第二重迭空間126、226、326、426未重迭空間
130、230、330、430 CPU140、240、340、440多任務器150、250、350、450存儲器總線152、252、352、452數(shù)據(jù)存儲器總線154、254、354、454程序存儲器總線160、260、360、460內(nèi)部存儲器162、262、362程序空間164、264、364數(shù)據(jù)空間270、370、470、500控制器510緩存器520譯碼器530、532輸入端540輸出端具體實施方式
本發(fā)明披露一種存儲器存取系統(tǒng)及其方法。為了使本發(fā)明的敘述更加詳盡與完備，可參照下列描述并結合圖2至圖5的說明。然以下實施例中所述的裝置、系統(tǒng)及程序步驟，僅用以說明本發(fā)明，并非用以限制本發(fā)明的范圍。
參考圖2，示出了本發(fā)明一實施例的一存儲器存取系統(tǒng)200。系統(tǒng)200包含一芯片210及一外部存儲器220，其中芯片210可為各種已知的單芯片，而外部存儲器220可為用以儲存數(shù)據(jù)的各種儲存裝置。芯片210包含一微處理器230、一多任務器240、一存儲器總線250、一數(shù)據(jù)存儲器總線252、一程序存儲器總線254、一內(nèi)部存儲器260以及一控制器270。內(nèi)部存儲器260包含分別用以儲存程序代碼及指令的一程序空間262及一數(shù)據(jù)空間264，且程序空間262的地址區(qū)域為X1，數(shù)據(jù)空間264的地址區(qū)域為X2。多任務器240將數(shù)據(jù)存儲器總線252及程序存儲器總線254整并為存儲器總線250，通過此單一的存儲器總線250而連接至內(nèi)部存儲器260及外部存儲器220?？刂破?70用以控制數(shù)據(jù)或程序代碼存取的路徑。外部存儲器220可區(qū)分為一第一重迭空間222、一第二重迭空間224及一未重迭空間226，其中第一重迭空間222與程序空間262具有相同的地址區(qū)域X1，且第二重迭空間224與數(shù)據(jù)空間264具有相同的地址區(qū)域X2。
控制器270可區(qū)分內(nèi)部存儲器260中的程序空間262與數(shù)據(jù)空間264。一旦區(qū)分后，若要對程序空間262存取數(shù)據(jù)，控制器270將使微處理器230無法存取程序空間262。即使微處理器230產(chǎn)生一個錯誤的地址，控制器270也會使微處理器230無法對程序空間262進行數(shù)據(jù)的存取。同樣地，若要對數(shù)據(jù)空間264存取程序代碼，控制器270也將控制微處理器230無法存取數(shù)據(jù)空間264。
外部存儲器220具有與內(nèi)部存儲器260重迭的地址區(qū)域，當微處理器230對外部存儲器220與內(nèi)部存儲器260重迭的地址區(qū)域(X1，X2)進行存取時，控制器270可識別是對外部存儲器220還是內(nèi)部存儲器260進行存取。換言之，控制器270可區(qū)分圖2所示的5個不同的空間程序空間262、數(shù)據(jù)空間264、第一重迭空間222、第二重迭空間224及一未重迭空間226。
圖3為根據(jù)本發(fā)明一實施例所示出了的一存儲器存取系統(tǒng)300。系統(tǒng)300包含一芯片310及一外部存儲器320，其中外部存儲器320的地址區(qū)域是從0000h至ffffh。芯片310包含一微處理器330、一控制器370以及一內(nèi)部存儲器360，其中對內(nèi)部存儲器360及外部存儲器320的存取是通過一數(shù)據(jù)存儲器總線352、一程序存儲器總線354、一多任務器340以及一存儲器總線350而實現(xiàn)。內(nèi)部存儲器360包含地址區(qū)域是從0000h至1fffh的一程序空間362及地址區(qū)域是從2000h至3fffh一數(shù)據(jù)空間364。因此，外部存儲器320可區(qū)分為地址區(qū)域是從0000h至1fffh的一第一重迭空間322、地址區(qū)域是從2000h至3fffh的一第二重迭空間324及地址區(qū)域是從4000h至ffffh的一未重迭空間326。
由于控制器370可區(qū)分內(nèi)部存儲器360中的程序空間362及數(shù)據(jù)空間364，因此微處理器330可從程序空間362存取程序代碼，并且可從數(shù)據(jù)空間364、第一重迭空間322或未重迭空間326存取數(shù)據(jù)。舉例來說，若一個指令將一個數(shù)據(jù)搬到地址區(qū)域為0000h至1fffh這個空間，因為有控制器370的控制，數(shù)據(jù)將會被移至第一重迭空間322，而不會移至程序空間362。另一方面，若一個指令將一個數(shù)據(jù)搬到地址區(qū)域為2000h至3fffh這個空間，數(shù)據(jù)可選擇移至數(shù)據(jù)空間364，亦可選擇移至第二重迭空間324。換言之，本發(fā)明的特征之一，在于使地址區(qū)域重迭的兩個空間，不會產(chǎn)生互相干擾的情況。因此，可存取數(shù)據(jù)的全部地址區(qū)域是從0000h至ffffh，其中2000h至3fffh的地址區(qū)域包含在內(nèi)部存儲器360內(nèi)，其余的區(qū)域則包含在外部存儲器320內(nèi)。與已知技術相較，本發(fā)明可使用的數(shù)據(jù)空間多了8K字節(jié)，亦即多了地址區(qū)域0000h至1fffh的第一重迭空間322。
圖4為根據(jù)本發(fā)明一實施例所示出了的一存儲器存取系統(tǒng)400。系統(tǒng)400包含一芯片410及一外部存儲器420，其中外部存儲器420的地址區(qū)域是從0000h至ffffh。芯片310包含一微處理器430、一控制器470以及一內(nèi)部存儲器460，其中對內(nèi)部存儲器460及外部存儲器420的存取是通過一數(shù)據(jù)存儲器總線452、一程序存儲器總線454、一多任務器440以及一存儲器總線450而實現(xiàn)。在此實施例中，由于程序代碼所需空間較大，因此內(nèi)部存儲器460的地址區(qū)域0000h至3fffh全部配置成用以儲存程序代碼的程序空間。因此，外部存儲器420可分為地址區(qū)域從0000h至3fffh的一第一重迭空間422及地址區(qū)域從4000h至ffffh的一未重迭空間426。由于控制器470可識別地址區(qū)域0000h至3fffh的內(nèi)部存儲器460是用以儲存程序代碼，因此微處理器430若要存取地址區(qū)域在0000h至3fffh的數(shù)據(jù)時，在控制器470的控制下，將會對第一重迭空間422進行存取，而不會改掉內(nèi)部存儲器460中的程序代碼。換言之，內(nèi)部存儲器460與第一重迭空間422雖然具有重迭的地址區(qū)域，但不會互相干擾。因此，與已知技術相較，本發(fā)明可使用的空間多了16K字節(jié)，亦即多了地址區(qū)域0000h至3fffh的第一重迭空間422。
圖5根據(jù)本發(fā)明而示出了一控制器500?？刂破?00可包含一緩存器(registor)510及一譯碼器(decoder)520，而微處理器(如圖2的組件230、圖3的組件330及圖4的組件430)可通過指令對這個緩存器510進行讀取及寫入的操作?？刂破?00通過第一輸入端530及第二輸入端532分別接收微處理器的程序存儲器地址(Program Memory Address)和數(shù)據(jù)存儲器地址(DataMemory Address)。接著，由緩存器510中所儲存的值以及譯碼器520來編譯接收到的程序存儲器地址及數(shù)據(jù)存儲器地址，并產(chǎn)生用以控制程序存儲器總線及數(shù)據(jù)存儲器總線的相關控制訊號。最后，將這些控制訊號由輸出端540輸出，并藉由控制這些控制訊號達到控制硬件的操作。舉例來說，內(nèi)部存儲器從地址0000h開始往上放置程序代碼，假設需要8K字節(jié)來存放程序代碼，則緩存器在固件的控制下，便會在8K字節(jié)的地方將內(nèi)部存儲器分為兩部分。因此，硬件根據(jù)緩存器的值即可識別地址區(qū)域0000h至1fffh這8K字節(jié)的空間用以放置程序代碼，如圖3所示。通過此控制器500對硬件的控制，內(nèi)部存儲器和外部存儲器的存取控制被完全切開，因此也不會有誤讀寫的情況發(fā)生。
圖6是根據(jù)本發(fā)明所示的存取一存儲器系統(tǒng)的方法。首先，在步驟S600中，控制器將內(nèi)部存儲器的空間區(qū)分為用以儲存數(shù)據(jù)的數(shù)據(jù)空間以及用以儲存程序代碼的程序空間。若微處理器欲對一數(shù)據(jù)進行存取，則程序進行至步驟S610。在步驟S610中，微處理器傳送一數(shù)據(jù)存取指令至控制器。接著，在步驟S620中，控制器判斷數(shù)據(jù)存取指令的地址是否在程序空間的地址區(qū)域內(nèi)。若是，則程序進行至步驟S630，對外部存儲器進行存取的操作。若否，則程序進行至步驟S640，由數(shù)據(jù)存取指令的地址來選擇要對那一個空間進行存取。一般而言，若指令的地址不在內(nèi)部存儲器的地址區(qū)域內(nèi)，則對外部存儲器進行存取，若指令的地址在數(shù)據(jù)空間的地址區(qū)域內(nèi)，則可對內(nèi)部存儲器的數(shù)據(jù)空間進行存取，亦可選擇對外部存儲器進行存取。若微處理器欲對一程序代碼進行存取，則程序由步驟S600進行至步驟S650。在步驟S650中，微處理器傳送一程序代碼存取指令至控制器。接著，在步驟S660中，對內(nèi)部存儲器的程序空間進行存取的操作。
本發(fā)明中的“芯片”可為任何已知的微處理器芯片，例如Z80芯片、6502芯片、8085芯片、80386芯片、8051芯片、8751芯片或8031芯片等等。本發(fā)明中的“芯片”除了包含微處理器、存儲器之外，也包含已知的標準硬件部件(components)，像是非易失性(nonvolatile)裝置(如一硬盤驅(qū)動(hard diskdrive，HDD))、輸入單元、輸入單元或邏輯運算單元等等，也可包含一個以上的微處理器。為了簡化，未示出了這些標準硬件部件。
本發(fā)明中的“微處理器”包含任何處理裝置(processing device)，舉例來說，像是包含一個CPU(微處理器，central processing unit)和/或其它處理電路系統(tǒng)。
本發(fā)明中的“存儲器”包含隨機存取存儲器(RAM)、靜態(tài)隨機存取存儲器(SRAM)、動態(tài)隨機存取存儲器(DRAM)等等。
以上所述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的權利要求；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應包含在本發(fā)明的權利要求內(nèi)。
權利要求
1.一種存儲器存取系統(tǒng)，包含一內(nèi)部存儲器，配置成具有一第一地址區(qū)域的一程序空間及具有一第二地址區(qū)域的一數(shù)據(jù)空間，該程序空間及該數(shù)據(jù)空間分別用以儲存程序代碼及數(shù)據(jù)；一外部存儲器，配置成具有一第三地址區(qū)域的一外部數(shù)據(jù)空間，該外部數(shù)據(jù)空間用以儲存數(shù)據(jù)，其中該第三地址區(qū)域包含該第一及第二地址區(qū)域；一微處理器，用以處理該程序代碼及該數(shù)據(jù)；以及一控制器，用以控制對該程序空間、該數(shù)據(jù)空間及該外部數(shù)據(jù)空間的存取。
2.如權利要求1所述的存儲器存取系統(tǒng)，其中該控制器包含一緩存器。
3.如權利要求1所述的存儲器存取系統(tǒng)，其中該外部數(shù)據(jù)空間包含一第一數(shù)據(jù)空間、一第二數(shù)據(jù)空間以及一第三數(shù)據(jù)空間，其中該第一數(shù)據(jù)空間的地址區(qū)域與該第一地址區(qū)域相同，且該第二數(shù)據(jù)空間的地址區(qū)域與該第二地址區(qū)域相同。
4.如權利要求1所述的存儲器存取系統(tǒng)，其中該微處理器通過該控制器的控制，自該程序空間取得該程序代碼，且自該數(shù)據(jù)空間及該外部數(shù)據(jù)空間存取該數(shù)據(jù)。
5.如權利要求1所述的存儲器存取系統(tǒng)，其中該內(nèi)部存儲器、該微處理器及該控制器是在一芯片內(nèi)部，且該外部存儲器是在該芯片外部。
6.如權利要求1所述的存儲器存取系統(tǒng)，還包含一多任務器，用以輸出一單一存儲器總線，以連接至該內(nèi)部存儲器及該外部存儲器。
7.一種存儲器存取系統(tǒng)，包含一內(nèi)部存儲器，配置成具有一第一地址區(qū)域的一程序空間，用以儲存程序代碼；一外部存儲器，配置成具有一第二地址區(qū)域的一外部數(shù)據(jù)空間，用以儲存數(shù)據(jù)，其中該第二地址區(qū)域包含該第一地址區(qū)域；一微處理器，用以處理該程序代碼及該數(shù)據(jù)；以及一控制器，包含一緩存器，用以控制對該程序空間及該外部數(shù)據(jù)空間的存取。
8.一種用以控制存儲器存取的控制器，設置于一微計算機系統(tǒng)中，該微計算機系統(tǒng)包含一內(nèi)部存儲器、一外部存儲器及一微處理器，其中，該內(nèi)部存儲器配置成具有一第一地址區(qū)域的一程序空間及具有一第二地址區(qū)域的一數(shù)據(jù)空間，分別用以儲存程序代碼及數(shù)據(jù)，其中，該外部存儲器配置成具有一第三地址區(qū)域的一外部數(shù)據(jù)空間以儲存數(shù)據(jù)，該第三地址區(qū)域包含該第一及第二地址區(qū)域，其中，該控制器控制對該程序空間、該數(shù)據(jù)空間及該外部數(shù)據(jù)空間的存取。
9.如權利要求8所述的控制器，其中該控制器包含一緩存器。
10.如權利要求8所述的控制器，其中該外部數(shù)據(jù)空間包含一第一數(shù)據(jù)空間、一第二數(shù)據(jù)空間以及一第三數(shù)據(jù)空間，其中該第一數(shù)據(jù)空間的地址區(qū)域與該第一地址區(qū)域相同，且該第二數(shù)據(jù)空間的地址區(qū)域與該第二地址區(qū)域相同。
11.如權利要求8所述的控制器，其中該微處理器通過該控制器的控制，自該程序空間取得該程序代碼，且自該數(shù)據(jù)空間及該外部數(shù)據(jù)空間存取該數(shù)據(jù)。
12.如權利要求8所述的控制器，其中該內(nèi)部存儲器、該微處理器及該控制器是在一芯片內(nèi)部，且該外部存儲器是在該芯片外部。
13.如權利要求8所述的控制器，還包含一多任務器，用以輸出一單一存儲器總線，以連接至該內(nèi)部存儲器及該外部存儲器。
14.一種存取一存儲器系統(tǒng)的方法，該存儲器系統(tǒng)包含一內(nèi)部存儲器及一外部存儲器，其中該內(nèi)部存儲器配置成具有用以儲存程序代碼的一第一地址區(qū)域以及具有用以儲存數(shù)據(jù)的一第二地址區(qū)域，該外部存儲器配置成具有用以儲存數(shù)據(jù)的一第三地址區(qū)域，且該第三地址區(qū)域包含該第一及第二地址區(qū)域，該方法包含以下步驟一微處理器傳送一數(shù)據(jù)存取指令至一控制器；以及若該數(shù)據(jù)存取指令的地址在該第一地址區(qū)域內(nèi)，該控制器控制該微處理器對該外部存儲器進行存取。
15.如權利要求14所述的方法，還包含以下步驟該微處理器傳送一程序代碼存取指令至該控制器；以及該控制器控制該微處理器對該內(nèi)部存儲器的該第一地址區(qū)域進行存取。
16.如權利要求14所述的方法，其中該控制器包含一緩存器。
17.如權利要求14所述的方法，其中該內(nèi)部存儲器、該微處理器及該控制器是在一芯片內(nèi)部，且該外部存儲器是在該芯片外部。
全文摘要
一種存儲器存取系統(tǒng)，包含一內(nèi)部存儲器、一外部存儲器、一微處理器以及一控制器。其中，內(nèi)部存儲器配置成具有一第一地址區(qū)域的一程序空間及具有一第二地址區(qū)域的一數(shù)據(jù)空間，且程序空間及數(shù)據(jù)空間分別用以儲存程序代碼及數(shù)據(jù)。外部存儲器配置成具有一第三位址區(qū)域的一外部數(shù)據(jù)空間，且外部數(shù)據(jù)空間用以儲存數(shù)據(jù)，其中第三地址區(qū)域涵蓋第一及第二地址區(qū)域。微處理器用以處理程序代碼及數(shù)據(jù)?？刂破饔靡钥刂茖Τ绦蚩臻g、數(shù)據(jù)空間及外部數(shù)據(jù)空間的存取。
文檔編號G06F12/02GK101046770SQ20061007143
公開日2007年10月3日 申請日期2006年3月28日 優(yōu)先權日2006年3月28日
發(fā)明者張翊峰, 梁志堅, 劉海平 申請人:福華先進微電子股份有限公司