專利名稱：芯片引腳擴充電路的制作方法
技術領域：
本發(fā)明涉及信息設備電子電路，具體涉及一種信息設備中利用GPIO接口實現(xiàn)系統(tǒng)芯片引腳擴充的技術。
背景技術：
目前，隨著芯片工藝的不斷進步，各種以X86、ARM、MIPS、POWERPC等CPU為內(nèi)核的SOC(片上系統(tǒng))芯片，即系統(tǒng)芯片，在信息設備中得到了廣泛的使用，由于系統(tǒng)芯片本身的引腳數(shù)限制，這些系統(tǒng)芯片對一些引腳提供的數(shù)量較少，在設計時不能滿足需要。比如這些SOC系統(tǒng)為PCI總線預留的仲裁信號專用腳較少，一般只提供了不超過4對的仲裁腳和中斷請求輸入腳，設計人員在進行系統(tǒng)設計時會發(fā)現(xiàn)這些輸入腳遠不夠用，例如，在一個普通的信息設備中，我們使用一片SOC系統(tǒng)芯片，外圍需要擴充以太網(wǎng)、硬盤IDE、USB、WIFI、視頻編碼、視頻解碼等功能，并保留幾個PCISLOT用于其它功能擴充，需要產(chǎn)生的仲裁信號數(shù)量和中斷數(shù)量遠大于SOC提供的專用仲裁腳和專用中斷輸入腳，在傳統(tǒng)設計中，為了擴充仲裁信號和中斷通常采用了在外部使用一片PLD或專用PCI擴充芯片進行擴充，這種方式會增加系統(tǒng)成本。
系統(tǒng)芯片中GPIO引腳用于為外圍設備提供信號輸出和從外圍設備輸入信號，這種引腳能通過軟件提供多用途的輸入和輸出信號。一般在系統(tǒng)芯片中預留有較豐富的通用GPIO引腳。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是，信息設備電路設計中使用系統(tǒng)芯片時某些引腳不夠使用，提供一種簡單可行且成本低廉的SOC芯片引腳擴充電路及方法。
本發(fā)明為解決上述技術問題所采用的技術方案是，利用系統(tǒng)芯片中預留的較豐富的通用GPIO引腳來實現(xiàn)芯片引腳擴充，其中芯片引腳擴充電路包括芯片輸入引腳擴充電路、芯片輸出引腳擴充電路。
芯片輸入引腳擴充電路，包括外圍設備、系統(tǒng)芯片，與門電路；外圍設備的信號輸出端同所述與門電路的一個輸入端相連，與門輸出端與系統(tǒng)芯片的擴充引腳相連；系統(tǒng)芯片的GPIO引腳連接在所述外圍設備的信號輸出端與所述與門電路的輸入端之間，所述系統(tǒng)芯片的GPIO引腳，用于判斷外圍設備的信號輸出狀態(tài)。
芯片輸入引腳擴充電路如需要擴展的引腳數(shù)比較多，可采用2個或2個以上的與門組成與門電路，以2個與門為例與門電路由與門1、與門2組成，與門1的輸出端同與門2的一個輸入端相連，與門2的輸出端與系統(tǒng)芯片的擴充引腳相連，所述與門1、與門2的其它輸入端與外圍設備的信號輸出端相連。
芯片輸出引腳擴充電路，包括外圍設備、系統(tǒng)芯片，多選一邏輯開關電路；外圍設備的信號輸入端與多選一邏輯開關電路的輸出端相連；多選一邏輯開關電路的輸入端與系統(tǒng)芯片的擴充引腳相連；系統(tǒng)芯片的GPIO引腳連接多選一邏輯開關電路的控制端，所述系統(tǒng)芯片的GPIO引腳，用于選擇連接信號的外圍設備。
芯片輸出引腳擴充電路如需要擴展的引腳數(shù)比較多，可采用2個或2個以上的多選一邏輯開關組成多選一邏輯開關電路，以2個多選一邏輯開關為例所述多選一邏輯開關電路由多選一邏輯開關1、多選一邏輯開關2組成，多選一邏輯開關1的輸入端與多選一邏輯開關2的一個輸出端相連，多選一邏輯開關2的輸入端與系統(tǒng)芯片的擴充引腳相連，所述多選一邏輯開關1、多選一邏輯開關2的其它輸出端與外圍設備的信號輸入端相連。
本發(fā)明的有益效果是，用較低的成本解決了信息設備電路設計中使用SOC芯片時引腳不夠使用的問題，簡單可靠。
以下結合附圖與實施例對本發(fā)明做進一步說明。


圖1為實施例1使用1個四輸入與門配合GPIO引腳實現(xiàn)擴充中斷請求引腳的電路；圖2為實施例2中使用多個四輸入與門配合GPIO引腳實現(xiàn)擴充中斷請求引腳的電路；圖3為實施例3中使用1個四輸入與門配合GPIO引腳實現(xiàn)擴充仲裁請求引腳的電路；圖4為實施例3中使用1個四選一的邏輯開關電路配合GPIO引腳實現(xiàn)擴充仲裁應答引腳的電路；
圖5為實施例4中使用2個四輸入與門配合GPIO引腳實現(xiàn)擴充仲裁請求引腳的電路；圖6為實施例4中使用2個四選一的邏輯開關電路配合GPIO引腳實現(xiàn)擴充仲裁應答引腳的電路。
具體實施例方式
實施例1在需要擴充的中斷請求引腳數(shù)小于4個時，可以使用一個四輸入與門配合GPIO引腳實現(xiàn)中斷請求引腳的擴充，系統(tǒng)芯片的中斷請求引腳屬于芯片輸入引腳，擴充中斷請求引腳的電路如圖1所示系統(tǒng)芯片的中斷請求引腳(INTA)與四輸入與門的輸出端相連；四輸入與門的四個輸入端分別與4個外圍設備的中斷請求信號輸出端(INT1、INT2、INT3、INT4)相連，系統(tǒng)芯片的4個GPIO引腳(GPIO1、GPIO2、GPIO3、GPIO4)連接在外圍設備的中斷請求信號輸出端和與門的輸入端之間。
實現(xiàn)的原理在正常情況下，外圍設備的中斷信號輸出端未產(chǎn)生中斷，INT1至INT4引腳輸入為高電平，則輸入到系統(tǒng)芯片的INTA也為高電平，未有中斷產(chǎn)生，系統(tǒng)芯片運行主程序；當有一個外圍設備產(chǎn)生中斷請求時，INT1至INT4上有引腳為低電平，則與門的輸出INTA為低電平，系統(tǒng)芯片檢測到有中斷請求，但此時系統(tǒng)芯片還不能確定是哪一個設備需要進行中斷處理，通過預先設定的程序，系統(tǒng)芯片會馬上掃描GPIO1至GPIO4通用引腳的電平，可以進一步確定是哪一個外圍設備產(chǎn)生的中斷請求，從而完成相應的中斷程序處理。
實施例2圖2給出了當需擴充的中斷請求引腳數(shù)大于4個時的電路實現(xiàn)方法，即采用多個與門(與門1至與門n)組成的與門電路與門1的輸出端同與門2的一個輸入端相連，與門2輸出端同與門3的一個輸入端相連，依此類推到與門n，與門n的輸出端與系統(tǒng)芯片的INTA相連；與門1的4個輸入端分別與外圍設備的INT1至INT4引腳相連；與門2的其它3個輸入端與外圍設備的INT5至INT7引腳相連；同理，與門n的其它3個輸入端與外圍設備的INTn-2至INTn引腳相連；每一個外圍設備的INT引腳對應一個系統(tǒng)芯片的GPIO引腳，即本實施例有n個GPIO引腳連接在外圍設備的中斷信號輸出端和與門的輸入端之間。
只要SOC芯片有足夠使用的GPIO引腳，就可以擴展相應多的中斷數(shù)量，其實現(xiàn)原理與實施例1的描述相同。
實施例3在需要擴充的仲裁請求引腳數(shù)小于4個時，可以使用一個四輸入與門配合GPIO引腳實現(xiàn)仲裁請求引腳的擴充，系統(tǒng)芯片的仲裁請求引腳屬于芯片輸入引腳，具體電路如圖3所示系統(tǒng)芯片的仲裁請求引腳(REQA)與四輸入與門的輸出端相連；四輸入與門的四個輸入端分別與4個外圍設備的仲裁請求輸出端(REQ1、REQ2、REQ3、REQ4)相連，系統(tǒng)芯片的4個GPIO引腳(GPIO1、GPIO2、GPIO3、GPIO4)連接在外圍設備的仲裁請求輸出端和與門的輸入端之間。
系統(tǒng)芯片的仲裁響應引腳(GNTA)屬于芯片輸出引腳，具體電路如圖4所示，使用一個四選一的邏輯開關配合GPIO通用引腳實現(xiàn)仲裁響應引腳的擴充外圍設備的仲裁響應端(GNT1、GNT2、GNT3、GNT4)與四選一邏輯開關的4個輸出端相連；四選一邏輯開關的輸入端與系統(tǒng)芯片的GNTA引腳相連；系統(tǒng)芯片的GPIO5、GPIO6引腳連接四選一邏輯開關電路的2個控制端，用于選擇連接信號的外圍設備。
實現(xiàn)的原理在正常情況下，外圍設備的仲裁請求輸出端REQ1-REQ4未產(chǎn)生仲裁請求信號時，REQ1至REQ4引腳輸出為高電平，則輸入到系統(tǒng)芯片的REQA也為高電平，即未有仲裁請求產(chǎn)生；當有一個外圍設備產(chǎn)生仲裁請求時，REQ1至REQ4上有某個引腳為低電平，則與門的輸出REQA為低電平，系統(tǒng)芯片的REQA引腳檢測到有仲裁請求，但此時系統(tǒng)不能確定是哪一個外圍設備輸出的仲裁請求，通過預先設定的程序，系統(tǒng)芯片會馬上掃描GPIO1至GPIO4引腳的電平，從而可以進一步確定是哪一個設備產(chǎn)生的仲裁請求，一但判定是哪個設備產(chǎn)生的中斷請求，系統(tǒng)將在合適的時候做出仲裁允許應答，系統(tǒng)芯片通過GNTA引腳輸出低電平信號，配合GPIO5和GPIO6兩根選擇信號，通過四選一的邏輯開關將仲裁允許應答信號傳送給前面產(chǎn)生仲裁請求的外圍設備的GNT端。
實施例4為了擴充更多的仲裁信號，可采用多個四輸入與門和四選一的邏輯開關，配合GPIO引腳實現(xiàn)仲裁引腳的擴充。
本實施例采用2個四輸入與門(與門1、與門2)組成的與門電路，配合GPIO引腳來實現(xiàn)系統(tǒng)芯片的仲裁請求引腳的擴充，如圖2所示外圍設備的7個仲裁請求輸出端(REQ1至REQ7)分別連接在與門1的4個輸入端(REQ1至REQ4)和與門2的3個輸入端(REQ5至REQ7)上；與門2的另一個輸入端同與門1的輸出端相連，與門2的輸出端與系統(tǒng)芯片的REQA引腳相連；每一個外圍設備的REQ引腳對應一個系統(tǒng)芯片的GPIO引腳，即本實施例7個REQ引腳對應GPIO1至GPIO7引腳。
采用2個四選一的邏輯開關(四選一的邏輯開關1、四選一的邏輯開關2)組成的邏輯開關電路，配合GPIO引腳來實現(xiàn)系統(tǒng)芯片的仲裁響應引腳的擴充，如圖6所示外圍設備的7個仲裁響應輸入端(GNT1至GNT7)分別連接在四選一的邏輯開關1的4個輸出端(GNT4至GNT7)和四選一的邏輯開關2的3個輸出端(GNT1至GNT3)上；四選一的邏輯開關2的另一個輸出端同四選一的邏輯開關1的輸入端相連，四選一的邏輯開關2的輸出端與系統(tǒng)芯片的GNTA引腳相連；系統(tǒng)芯片的GPIO8、GPIO9引腳分別與四選一的邏輯開關2的2個控制端相連，系統(tǒng)芯片的GPIO10、GPIO11引腳分別與四選一的邏輯開關1的2個控制端相連。
其實現(xiàn)原理與實施3相同。
權利要求
1.芯片輸入引腳擴充電路，其特征在于，包括外圍設備、系統(tǒng)芯片，與門電路；外圍設備的信號輸出端同所述與門電路的一個輸入端相連，與門輸出端與系統(tǒng)芯片的擴充引腳相連；系統(tǒng)芯片的GPIO引腳連接在所述外圍設備的信號輸出端與所述與門電路的輸入端之間，所述系統(tǒng)芯片的GPIO引腳，用于判斷外圍設備的信號輸出狀態(tài)。
2.如權利要求1所述的芯片輸入引腳擴充電路，其特征在于，所述與門電路由與門1、與門2組成，與門1的輸出端同與門2的一個輸入端相連，與門2的輸出端與系統(tǒng)芯片的擴充引腳相連，所述與門1、與門2的其它輸入端與外圍設備的信號輸出端相連。
3.如權利要求1或2所述芯片輸入引腳擴充電路，其特征在于，所述與門電路由四輸入與門構成。
4.芯片輸出引腳擴充電路，其特征在于，包括外圍設備、系統(tǒng)芯片，多選一邏輯開關電路；外圍設備的信號輸入端與多選一邏輯開關電路的輸出端相連；多選一邏輯開關電路的輸入端與系統(tǒng)芯片的擴充引腳相連；系統(tǒng)芯片的GPIO引腳連接多選一邏輯開關電路的控制端，所述系統(tǒng)芯片的GPIO引腳，用于選擇接信號的外圍設備。
5.如權利要求4所述的芯片輸出引腳擴充電路，其特征在于，所述多選一邏輯開關電路由多選一邏輯開關1、多選一邏輯開關2組成，多選一邏輯開關1的輸入端與多選一邏輯開關2的一個輸出端相連，多選一邏輯開關2的輸入端與系統(tǒng)芯片的擴充引腳相連，所述多選一邏輯開關1、多選一邏輯開關2的其它輸出端與外圍設備的信號輸入端相連。
6.如權利要求4或5所述芯片輸出引腳擴充電路，其特征在于，所述多選一邏輯開關電路由四選一邏輯開關構成。
全文摘要
本發(fā)明涉及信息設備電子電路，提供一種芯片引腳擴充電路，采用的技術方案是芯片輸入引腳擴充電路，包括外圍設備、系統(tǒng)芯片，與門電路；外圍設備的信號輸出端同所述與門電路的一個輸入端相連，與門輸出端與系統(tǒng)芯片的擴充引腳相連；系統(tǒng)芯片的GPIO引腳連接在所述外圍設備的信號輸出端與所述與門電路的輸入端之間；芯片輸出引腳擴充電路，包括外圍設備、系統(tǒng)芯片，多選一邏輯開關電路；外圍設備的信號輸入端與多選一邏輯開關電路的輸出端相連；多選一邏輯開關電路的輸入端與系統(tǒng)芯片的擴充引腳相連；系統(tǒng)芯片的GPIO引腳連接多選一邏輯開關電路的控制端。本發(fā)明的有益效果是，用較低的成本擴充芯片引腳，簡單可靠。
文檔編號G06F13/40GK1920805SQ200610021838
公開日2007年2月28日 申請日期2006年9月13日 優(yōu)先權日2006年9月13日
發(fā)明者付其 申請人:四川長虹電器股份有限公司