專利名稱：圖像處理的可重配置地址生成電路及可重配置lsi的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于圖像處理的可重配置地址生成電路，以及包括該電路的可重配置LSI，更具體地說，本發(fā)明涉及這樣的地址生成電路，該電路在圖像處理期間產(chǎn)生存儲(chǔ)器中的圖像數(shù)據(jù)的讀地址。
背景技術(shù)：
可重配置集成電路器件(LSI)包括多個(gè)處理器元件和在這些處理器元件之間進(jìn)行連接的網(wǎng)絡(luò)，并且基于序列發(fā)生器響應(yīng)于外部或內(nèi)部事件而輸出的配置數(shù)據(jù)，處理器元件的結(jié)構(gòu)和這些處理器元件之間的網(wǎng)絡(luò)的結(jié)構(gòu)可以被建立為任意計(jì)算狀態(tài)或算術(shù)電路。
現(xiàn)有技術(shù)的可編程微處理器順序讀出存儲(chǔ)在存儲(chǔ)器中的命令，并且按次序處理它們。因此，單個(gè)處理器可同時(shí)執(zhí)行的命令的數(shù)目是受限的，從而限制了處理能力。
在這種連接中，在可重配置集成電路器件中，預(yù)先提供了多種類型的多個(gè)處理器元件，例如，具有加法器、乘法器、比較器等的功能的邏輯算術(shù)單元(ALU)，延遲電路，計(jì)數(shù)器等；此外，還提供在這些處理器元件之間進(jìn)行連接的網(wǎng)絡(luò)，并且處理器元件和網(wǎng)絡(luò)可以基于來自狀態(tài)轉(zhuǎn)換控制單元的配置數(shù)據(jù)而被重配置為任何期望的結(jié)構(gòu)，其中狀態(tài)轉(zhuǎn)換控制單元包括序列發(fā)生器，并且在該計(jì)算狀態(tài)中執(zhí)行預(yù)定的計(jì)算。如果多個(gè)算術(shù)電路被多個(gè)處理器元件配置，則在這些算術(shù)電路中可以同時(shí)執(zhí)行數(shù)據(jù)處理。另外，當(dāng)一個(gè)計(jì)算狀態(tài)中的數(shù)據(jù)處理已完成時(shí)，利用不同的配置數(shù)據(jù)集合，可以建立另外的計(jì)算狀態(tài)，并且可以在該狀態(tài)中進(jìn)行不同的數(shù)據(jù)處理。
通過以這種方式動(dòng)態(tài)配置為不同的計(jì)算狀態(tài)，可重配置集成電路器件能夠提高對大量數(shù)據(jù)的數(shù)據(jù)處理能力，從而能夠提高總的處理效率。這種可重配置集成電路器件例如在日本專利申請?jiān)缙诠_2001-312481中被描述。
上述可重配置LSI可以動(dòng)態(tài)重配置為已針對各種不同類型的數(shù)據(jù)處理作了優(yōu)化的算術(shù)電路。圖像處理就是這些類型的數(shù)據(jù)處理的一個(gè)代表。這種圖像處理包括濾波處理，例如對位像數(shù)據(jù)的一個(gè)幀的3×3個(gè)像素的像素?cái)?shù)據(jù)的平滑處理等。在這種情形中，隨著處理對象像素時(shí)，對圍繞它們的像素的圖像數(shù)據(jù)執(zhí)行計(jì)算處理。其他類型的圖像處理包括對8×8個(gè)像素的單元中的單個(gè)幀的位像數(shù)據(jù)進(jìn)行處理，以抽取高頻成分和低頻成分。已知這種處理在MPEG解碼器中被執(zhí)行。在這種抽取處理中，也對具有多行多列的像素單元中的圖像數(shù)據(jù)執(zhí)行計(jì)算，并且其要求周圍像素的圖像數(shù)據(jù)。
在這種類型的圖像處理中，存儲(chǔ)在外部存儲(chǔ)器中的位像數(shù)據(jù)按照預(yù)定的塊被讀出，并且臨時(shí)存儲(chǔ)到內(nèi)部存儲(chǔ)器中，然后，該圖像數(shù)據(jù)從內(nèi)部存儲(chǔ)器被讀出，并且對其執(zhí)行圖像處理。在這種情形中，圍繞該塊的像素的圖像數(shù)據(jù)也被存儲(chǔ)在內(nèi)部存儲(chǔ)器中，并且包括這些周圍像素的塊的圖像數(shù)據(jù)被讀出；即，包括周圍像素的圖像數(shù)據(jù)按照3×3像素單元或5×5像素單元等被讀出。為了完成這種操作，要求執(zhí)行地址生成來從內(nèi)部存儲(chǔ)器讀出圖像數(shù)據(jù)的處理器元件。
然而，當(dāng)在對位于幀的左、右、上和下邊沿的像素的圖像數(shù)據(jù)進(jìn)行處理時(shí)，由于在該幀的外部不存在圖像數(shù)據(jù)，所以必需重復(fù)讀出位于幀邊沿的像素的圖像數(shù)據(jù)。因此，根據(jù)要被讀出的像素是否是在幀外部的像素，要求生成用于被讀出的不同地址。換言之，在像素在幀內(nèi)的情形中，僅僅生成與該像素相對應(yīng)的地址；而在像素的幀邊沿外的情形中，不是生成與該像素相對應(yīng)的地址，而是生成與在邊沿位置中的像素相對應(yīng)的地址。
然而，在配置用于處理器元件的上述不同的讀出操作的不同讀出地址生成電路時(shí)，需要的處理器元件的數(shù)目要增加，從可重配置LSI的方面來說，這是不希望的。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的是要提供一種用于圖像處理的地址生成電路以及結(jié)合了這種地址生成電路的可重配置LSI，其中該地址生成電路可取決于要處理的像素的位置而被重配置。
為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的第一方面，本發(fā)明提議了一種用于圖像處理的可重配置地址生成電路，該電路基于配置數(shù)據(jù)被配置為任意狀態(tài)，并且該電路產(chǎn)生用于從存儲(chǔ)圖像數(shù)據(jù)的存儲(chǔ)器讀出具有多行多列的像素單元的圖像數(shù)據(jù)的讀地址。其中，作為配置數(shù)據(jù)，設(shè)置了與被讀出像素單元的列數(shù)相對應(yīng)的X計(jì)數(shù)終值和與被讀出像素單元的行數(shù)相對應(yīng)的Y計(jì)數(shù)終值、指示存儲(chǔ)器中的圖像的列數(shù)的寬度值、以及指示針對其對讀出像素單元執(zhí)行剪貼(clip)處理的邊沿的邊沿信息；該地址生成電路包括X計(jì)數(shù)器，其重復(fù)計(jì)數(shù)到X計(jì)數(shù)終值；Y計(jì)數(shù)器，其響應(yīng)于X計(jì)數(shù)器的進(jìn)位信號計(jì)數(shù)到Y(jié)計(jì)數(shù)終值；X剪貼處理電路，其根據(jù)左和右邊沿信息轉(zhuǎn)換X計(jì)數(shù)器的計(jì)數(shù)值；Y剪貼處理電路，其根據(jù)上和下邊沿信息轉(zhuǎn)換Y計(jì)數(shù)器的計(jì)數(shù)值；以及地址計(jì)算電路，其基于來自X和Y剪貼處理電路的計(jì)數(shù)值和寬度值產(chǎn)生讀出地址。
根據(jù)上述本發(fā)明的這個(gè)方面，可以根據(jù)配置數(shù)據(jù)，產(chǎn)生任意地址生成電路。


圖1是用于說明在圖像處理期間的地址生成的圖；圖2是用于說明圖像處理的地址生成的問題點(diǎn)的圖；圖3是本實(shí)施例的可重配置集成電路器件的框圖；圖4是示出了本實(shí)施例的處理器陣列30的結(jié)構(gòu)的示例的圖；圖5是示出了本實(shí)施例中，在正常操作期間利用配置數(shù)據(jù)配置的電路狀態(tài)的示例的圖；圖6是示出了本實(shí)施例中，在正常操作期間利用配置數(shù)據(jù)配置的電路狀態(tài)的示例的另一個(gè)圖；圖7是用于說明本實(shí)施例的用于圖像處理的地址生成電路的地址生成的圖；圖8是用于說明本實(shí)施例中在地址生成期間的剪貼處理的圖；
圖9是從其配置本實(shí)施例的地址生成電路的處理器元件的總體框圖；圖10是本實(shí)施例的地址生成電路的詳細(xì)電路圖；圖11是剪貼電路的詳細(xì)電路圖；以及圖12是示出了圖像數(shù)據(jù)的另一個(gè)示例的圖。
具體實(shí)施例方式
在下面將根據(jù)本發(fā)明的優(yōu)選實(shí)施例對本發(fā)明進(jìn)行說明。但是，本發(fā)明的技術(shù)范圍不受限于這些實(shí)施例，而是由所附權(quán)利要求書的范圍及其等同物限定。
圖1是用于說明在圖像處理期間的地址生成的圖。單個(gè)幀F(xiàn)M(一屏)的圖像數(shù)據(jù)可以被細(xì)分為多個(gè)塊BLK，并且通常存儲(chǔ)在內(nèi)部存儲(chǔ)器中。圖像數(shù)據(jù)例如是以像素為單位的RGB數(shù)據(jù)，并且如果假定每種顏色使用8位的話，則總共由32位組成。另外，當(dāng)利用LSI執(zhí)行圖像處理時(shí)，以塊為單位的圖像數(shù)據(jù)從外部存儲(chǔ)器被傳送到內(nèi)部存儲(chǔ)器，然后一塊的圖像數(shù)據(jù)從該內(nèi)部存儲(chǔ)器被讀出，以執(zhí)行預(yù)定的圖像處理，或者3×3像素單元中的圖像數(shù)據(jù)被讀出，以執(zhí)行濾波處理。一般而言，對于濾波處理，為了實(shí)現(xiàn)濾波過程，要被處理的像素的圖像數(shù)據(jù)和八個(gè)相鄰像素的圖像數(shù)據(jù)是必需的。此外，對于其他圖像處理，以要被處理的像素為中心的5×5像素單元的圖像數(shù)據(jù)，或者N×N(其中，N是大于等于3的整數(shù))像素單元的圖像數(shù)據(jù)是必需的。
如上所述，在針對一塊的多個(gè)像素的圖像處理中，也需要圍繞該塊的外邊沿的像素的圖像數(shù)據(jù)。因此，在塊BLK0的圖像數(shù)據(jù)從外部存儲(chǔ)器傳送到內(nèi)部存儲(chǔ)器時(shí)，還包括圍繞該塊BLK0的像素的擴(kuò)大塊EBLK0的圖像數(shù)據(jù)被傳送，以使得可以符合通過從內(nèi)部存儲(chǔ)器讀出圖像數(shù)據(jù)來執(zhí)行的圖像處理。換言之，如圖1所示，擴(kuò)大塊EBLK0的圖像數(shù)據(jù)被傳送到內(nèi)部存儲(chǔ)器，除了塊BLK0的像素外，周圍像素的圖像數(shù)據(jù)也從該內(nèi)部存儲(chǔ)器被讀出，并且諸如濾波處理之類的預(yù)定圖像處理被執(zhí)行。
在某些情形中，從內(nèi)部存儲(chǔ)器讀出的單元是擴(kuò)大塊EBLK0的所有像素，或者在某些情形中是3×3像素單元，該像素單元是擴(kuò)大塊EBLK0內(nèi)的一部分。
圖2是用于說明用于圖像處理的地址生成的問題的圖。如已參考圖1所說明的，當(dāng)執(zhí)行某個(gè)塊BLK0的圖像數(shù)據(jù)到內(nèi)部存儲(chǔ)器的數(shù)據(jù)傳送時(shí)，擴(kuò)大塊EBLK1(該塊被擴(kuò)大到圖像處理所要求的數(shù)目的像素)的圖像數(shù)據(jù)被傳送。對于此種情形，對包括圍繞要被處理的塊BLK1的像素的擴(kuò)大塊EBLK1，執(zhí)行從外部存儲(chǔ)器的數(shù)據(jù)傳送。然而，當(dāng)執(zhí)行將位于幀F(xiàn)M的邊沿部分處的塊BLK1的圖像數(shù)據(jù)從外部存儲(chǔ)器傳送到內(nèi)部存儲(chǔ)器的數(shù)據(jù)傳送時(shí)，由于在該幀F(xiàn)M的邊沿的左側(cè)和上側(cè)沒有像素存在，所以不能從存儲(chǔ)在外部存儲(chǔ)器中的幀數(shù)據(jù)FM讀出在擴(kuò)大塊EBLK1的外圍部分的像素列PX和像素行PY的圖像數(shù)據(jù)(圖中的陰影線部分)。例如，即使試圖執(zhí)行這種讀出，也是不正確的地址的圖像數(shù)據(jù)被讀出，以致于不適于作為要在過濾處理等中使用的周圍像素的圖像數(shù)據(jù)。
因此，當(dāng)讀出已被傳送到內(nèi)部存儲(chǔ)器的擴(kuò)大塊EBLK1的圖像數(shù)據(jù)時(shí)，像素列PY和像素行PX的圖像數(shù)據(jù)未被讀出，而是取而代之地執(zhí)行了對僅具有正常圖像數(shù)據(jù)的塊BLK1的像素列PV和像素行PH中的圖像數(shù)據(jù)的讀出。當(dāng)讀出擴(kuò)大塊EBLK1內(nèi)的部分像素單元時(shí)，相同的過程也被執(zhí)行。這是因?yàn)檫@些像素列PV和像素行PH中的圖像數(shù)據(jù)與相鄰像素列PX和像素行PY中的圖像數(shù)據(jù)相似的概率很高，并且難以想象其應(yīng)當(dāng)是完全不相稱的圖像數(shù)據(jù)。
以這種方式，當(dāng)讀出內(nèi)部存儲(chǔ)器中的塊的圖像數(shù)據(jù)時(shí)，有必要根據(jù)要讀出的像素是位于幀F(xiàn)M的邊沿還是不位于邊沿，來改變所創(chuàng)建的讀出地址。這樣，就必需提供多種類型的地址生成電路，或者提供能夠在邊沿部分執(zhí)行特殊處理的地址生成電路。在本實(shí)施例中，利用可重配置電路實(shí)現(xiàn)了這樣的地址生成電路該地址生成電路符合幀的邊界部分的情形。
圖3是本實(shí)施例的可重配置集成電路器件的框圖?？芍嘏渲眉呻娐?6包括用于臨時(shí)數(shù)據(jù)存儲(chǔ)的內(nèi)部存儲(chǔ)器18和19，以及可重配置處理器陣列30。該可重配置處理器陣列30包括多個(gè)處理器元件PE和這些處理器元件之間的網(wǎng)絡(luò)20。并且處理器陣列30可以利用從控制單元10提供的配置數(shù)據(jù)CD而被動(dòng)態(tài)配置為任意處理器狀態(tài)，其中控制單元10包括序列發(fā)生器12和存儲(chǔ)配置數(shù)據(jù)的配置存儲(chǔ)器14。此外，塊數(shù)據(jù)例如通過直接存儲(chǔ)器訪問，從外部存儲(chǔ)器E-MEM被傳送到第一內(nèi)部存儲(chǔ)器18，并且動(dòng)態(tài)配置的處理器對該數(shù)據(jù)執(zhí)行預(yù)定的數(shù)據(jù)處理，該處理的結(jié)果被存儲(chǔ)到第二內(nèi)部存儲(chǔ)器19中。然后，數(shù)據(jù)從第二內(nèi)部存儲(chǔ)器19傳送到外部存儲(chǔ)器E-MEM。
為了不使存儲(chǔ)器訪問的吞吐量劣化，第一和第二內(nèi)部存儲(chǔ)器18和19具有雙緩沖結(jié)構(gòu)，以使外部訪問和內(nèi)部訪問不彼此競爭。換言之，利用內(nèi)部存儲(chǔ)器18和19，存儲(chǔ)器單元中的一個(gè)執(zhí)行與外部存儲(chǔ)器的數(shù)據(jù)傳送，而同時(shí)，另一存儲(chǔ)器單元執(zhí)行與處理器陣列30內(nèi)的處理器元件PE的數(shù)據(jù)傳送。
處理器元件PE包括多種類型的元件，包括ALU元件，其包括加法器、減法器、比較器等；延遲元件，其包括延遲電路；計(jì)數(shù)器元件，其包括計(jì)數(shù)器電路；存儲(chǔ)器元件，其包括存儲(chǔ)器等。此外，處理器元件PE可以包括存儲(chǔ)器元件，這些存儲(chǔ)器元件包括內(nèi)部存儲(chǔ)器。另外，在處理器元件PE內(nèi)，包括了可以構(gòu)成地址生成電路的元件PEA，該地址生成電路用于從上述內(nèi)部存儲(chǔ)器讀出多個(gè)像素行和列的單元中的數(shù)據(jù)。其結(jié)構(gòu)將在下文中詳細(xì)描述。
圖4是示出了本實(shí)施例的處理器陣列30的結(jié)構(gòu)的示例的圖。計(jì)算處理元件PE0到PE3、存儲(chǔ)處理器元件PE5和其他處理器元件PE4被使得可經(jīng)由選擇器41互連，這些選擇器41是網(wǎng)絡(luò)20中的開關(guān)。這些各種處理器元件PE0到PE5可以基于配置數(shù)據(jù)CD0到CD5而被配置為任意結(jié)構(gòu)；此外，網(wǎng)絡(luò)20中的選擇器41(41a、41b和41c)也可以基于配置數(shù)據(jù)CD而被配置為任意結(jié)構(gòu)。
當(dāng)每個(gè)處理器元件PE已完成其計(jì)算處理后，它輸出最終信號CS0到CS3。最終信號作為事件被提供給控制單元10的序列發(fā)生器12(參見圖3)，并且下一配置數(shù)據(jù)CD在適當(dāng)?shù)亩〞r(shí)處被提供給處理器元件PE，從而建立不同的算術(shù)電路。
如圖的右下部分以示例方式所示的，選擇器41包括存儲(chǔ)配置數(shù)據(jù)CD的寄存器42、根據(jù)寄存器42中的數(shù)據(jù)來選擇輸入的選擇器電路43、以及與時(shí)鐘信號CK同步并且鎖存選擇器電路43的輸出的觸發(fā)器44。此外，也可以按需經(jīng)由選擇器將網(wǎng)絡(luò)20連接到數(shù)據(jù)輸入端口22和輸出端口24。
圖5和圖6是示出了本實(shí)施例中在正常操作期間利用配置數(shù)據(jù)配置的電路狀態(tài)的示例的圖。在這些圖中，可以動(dòng)態(tài)配置為算術(shù)電路的計(jì)算處理器元件PE0到PE3和PE6通過網(wǎng)絡(luò)20連接到一起，以配置為高速執(zhí)行預(yù)定計(jì)算的專用算術(shù)電路。
圖5的示例是這樣的示例其中配置了根據(jù)下式對輸入數(shù)據(jù)項(xiàng)a、b、c、d、e和f執(zhí)行計(jì)算的專用算術(shù)電路(a+b)+(c-d)+(e+f)根據(jù)該配置示例處理器元件PE0被配置為用于A＝a+b的算術(shù)電路；處理器元件PE1被配置為用于B＝c-d的算術(shù)電路；處理器元件PE2被配置為用于C＝e+f的算術(shù)電路；處理器元件PE3被配置為用于D＝A+B的算術(shù)電路；并且處理器元件PE6被配置為用于E＝D+C的算術(shù)電路。各個(gè)數(shù)據(jù)項(xiàng)a到f從存儲(chǔ)處理器元件(圖中未示出)提供，并且處理器元件PE6的輸出作為計(jì)算結(jié)果E被輸出到存儲(chǔ)處理器元件或輸出到外部。
處理器元件PE0、PE1和PE2并行計(jì)算它們的計(jì)算處理；處理器元件PE3對這些計(jì)算的結(jié)果執(zhí)行D＝A+B計(jì)算處理；最后，處理器元件PE6執(zhí)行E＝D+C計(jì)算處理。以這種方式，通過配置專用算術(shù)電路，可以并行執(zhí)行計(jì)算，從而可以提高計(jì)算處理的效率。
每個(gè)計(jì)算處理元件包括內(nèi)部ALU、加法器、乘法器、比較器等，并且可以基于配置數(shù)據(jù)CD而被配置為任意算術(shù)電路。另外，通過如圖5所示地進(jìn)行配置，可以配置上述專用算術(shù)電路，該電路執(zhí)行上述專用計(jì)算。通過配置該專用算術(shù)電路，可以并行執(zhí)行多個(gè)計(jì)算，從而可以提高計(jì)算效率。
圖6的示例是這樣的示例其中計(jì)算處理元件被配置為專用算術(shù)電路，該專用算術(shù)電路對輸入數(shù)據(jù)項(xiàng)a到d執(zhí)行計(jì)算(a+b)*(c-d)。
處理器元件PE0被配置為用于A＝a+b的算術(shù)電路；處理器元件PE1被配置為用于B＝c-d的算術(shù)電路；并且處理元件PE3被配置為用于C＝A*B的算術(shù)電路；并且該計(jì)算的結(jié)果C被輸出到存儲(chǔ)處理器元件或者輸出到外部集群。同樣在這種情形中，處理器元件PE0和PE1并行執(zhí)行它們的計(jì)算處理，并且處理器元件PE3對它們的計(jì)算的結(jié)果A和B執(zhí)行計(jì)算C＝A*B。因此，通過配置這種專用算術(shù)電路，可以提高上述計(jì)算的效率，從而可以提高對大量數(shù)據(jù)執(zhí)行計(jì)算的效率。
-用于圖像處理的地址生成電路的具體示例-返回圖2，當(dāng)讀出存儲(chǔ)在內(nèi)部存儲(chǔ)器中的擴(kuò)大塊EBLK1的圖像數(shù)據(jù)時(shí)，必需執(zhí)行下述處理。首先，如果正讀出的像素在擴(kuò)大塊EBLK1的左邊沿上的像素列PX處，則檢查塊BLK1是否接觸幀F(xiàn)M的左邊沿，并且如果不接觸，則內(nèi)部的像素列PV的圖像數(shù)據(jù)被讀出。第二，如果正讀出的像素在擴(kuò)大塊EBLK1的右邊沿上的像素列PX處，則檢查塊BLK1是否接觸幀的右邊沿，并且如果不接觸，則內(nèi)部的像素列的圖像數(shù)據(jù)被讀出。第三和第四，如果正讀出的像素在上邊沿或下邊沿，則執(zhí)行同樣的處理。第五，如果正讀出的像素不是任何邊沿上的像素，則原樣讀出該像素的圖像數(shù)據(jù)。此外，即使在第一到第四情形中塊BLK1不接觸幀的邊沿，由于BLK1的邊沿上的像素的圖像數(shù)據(jù)是正確的圖像數(shù)據(jù)，所以該像素的圖像數(shù)據(jù)被原樣讀出。
圖7是用于說明本實(shí)施例的用于圖像處理的地址生成電路的地址生成的圖。在圖7中，示出了已存儲(chǔ)在內(nèi)部存儲(chǔ)器18中的擴(kuò)大塊EBLK的10×10像素陣列。已從8×8像素構(gòu)成的塊BLK擴(kuò)大了一個(gè)周圍像素的該擴(kuò)大塊EBLK的數(shù)據(jù)被從外部存儲(chǔ)器被傳送到內(nèi)部存儲(chǔ)器18。對于R、G和B數(shù)據(jù)中的每種，每個(gè)像素包括8位，總共32位數(shù)據(jù)。每個(gè)像素的這32位數(shù)據(jù)被存儲(chǔ)在與100個(gè)像素相對應(yīng)的內(nèi)部存儲(chǔ)器中。因此，內(nèi)部存儲(chǔ)器中的地址ADD1從地址0到地址99，并且基于像素陣列(0，0)(1，0)到(9，0)(這是第一行)，(0，1)(1，1)到(9，1)(這是第二行)，…到(0，9)到(9，9)(這是第十行)的x和y坐標(biāo)，以及擴(kuò)大塊的寬度W＝10，可以獲得地址ADD1＝x+y*W。換言之，像素(0，0)的地址為ADD1＝0；像素(9，0)的地址為ADD1＝9，…，像素(x，y)的地址為ADD1＝x+y*W，并且像素(9，9)的地址為ADD1＝99。
通常，在圖像處理中，基于像素的陣列信息(x，y)，對所需像素的圖像數(shù)據(jù)執(zhí)行處理。因此，必需要有地址生成電路來從像素的陣列信息(x，y)產(chǎn)生內(nèi)部存儲(chǔ)器中的像素的地址。
圖8是用于說明本實(shí)施例中在地址生成期間的剪貼處理的圖。在圖8中，示出了存儲(chǔ)在內(nèi)部存儲(chǔ)器中的塊BLK接觸幀的左、右、上和下邊沿的情形。在圖8中的A中，塊BLK接觸幀的左邊沿，并且因此，左邊沿上的列PX1的圖像數(shù)據(jù)不是正確數(shù)據(jù)。同樣，在圖8中的B、C和D中，塊BLK分別接觸幀的右、上和下邊沿，所以右邊沿列PX2、上邊沿行PY1和下邊沿行PY2的圖像數(shù)據(jù)分別不是正確數(shù)據(jù)。當(dāng)從外部存儲(chǔ)器傳送數(shù)據(jù)時(shí)，包括圍繞塊BLK的像素的擴(kuò)大塊EBLK的圖像數(shù)據(jù)被傳送，但是由于即使幀邊沿外的地址被指定了，也不能獲得正確數(shù)據(jù)，所以如上所述，圖中用陰影示出的像素的圖像數(shù)據(jù)會(huì)是不正確的。
為了參考圖8中的示例A來進(jìn)行說明，對于X方向和Y方向，內(nèi)部存儲(chǔ)器中的像素的陣列信息如下X方向0，1，2，…7，8，9Y方向0，1，2，…7，8，9并且陣列中的任意像素(x，y)的地址為ADD1＝x+y*W。
然而，由于左邊沿上的像素不是正確的數(shù)據(jù)，不讀出X方向陣列信息為“0”的像素的數(shù)據(jù)，所以希望的是替代地讀出在塊BLK的左邊沿上的像素的數(shù)據(jù)。因此，基于塊BLK在幀的左邊沿的信息，需要對內(nèi)部存儲(chǔ)器中的像素的陣列信息執(zhí)行剪貼處理，如下劃線所示X方向1，1，2，…7，8，9Y方向 0， 1，2，…7，8，9通過以這種方式產(chǎn)生陣列信息，并且通過從其獲得地址，可以讀出列PV1中的像素的數(shù)據(jù)，而不是列PX1中的像素的數(shù)據(jù)。
在圖8中的情形B中，基于塊BLK在幀的右邊沿的信息，陣列信息應(yīng)當(dāng)是X方向0，1，2，…7，8，8Y方向0，1，2，…7，8， 9
在圖8中的情形C中，基于塊BLK在幀的上邊沿的信息，陣列信息應(yīng)當(dāng)是X方向 0， 1，2，…7，8，9Y方向1，1，2，…7，8，9在圖8中的情形D中，基于塊BLK在幀的下邊沿的信息，陣列信息應(yīng)當(dāng)是X方向0，1，2，…7，8， 9Y方向0，1，2，…7，8，8在每種情形中如下劃線所示執(zhí)行剪貼處理，使得產(chǎn)生所示的各自的陣列信息，并且從其可獲得地址。
換言之，必需被執(zhí)行剪貼處理的邊沿信息被產(chǎn)生，并且基于示出在何處必需執(zhí)行剪貼的剪貼號(在上述示例中，剪貼號為1和8)信息，可以執(zhí)行邊沿部分的剪貼處理。
根據(jù)上述示例，地址生成電路基于關(guān)于塊BLK是否接觸幀的邊沿的信息，來執(zhí)行上述剪貼處理，并且產(chǎn)生必須讀出的像素的陣列信息(x，y)，然后產(chǎn)生地址ADD1＝x+y*W。此外，地址生成電路還可以將剪貼處理設(shè)置為由于除了關(guān)于塊BLK是否接觸幀的邊沿這類信息之外的某些因素而被執(zhí)行。例如，有時(shí)根據(jù)某些圖像處理?xiàng)l件來執(zhí)行剪貼處理。在這種情形中，地址生成電路被配置為執(zhí)行剪貼處理，而不管塊BLK是否接觸幀的邊沿。
圖9是從其配置本實(shí)施例的地址生成電路的處理器元件的總體框圖。該地址生成電路包括X計(jì)數(shù)器50和Y計(jì)數(shù)器51，其產(chǎn)生被讀出的像素的陣列信息(X1，Y1)；執(zhí)行上述剪貼處理的剪貼處理電路52和53；加法器54和55，其在產(chǎn)生陣列信息(X2，Y2)之后，根據(jù)讀出的像素單元的擴(kuò)大塊內(nèi)的位置Xoff，Yoff，執(zhí)行上述陣列信息的坐標(biāo)轉(zhuǎn)換；以及地址計(jì)算電路56，其基于所產(chǎn)生的陣列信息(X3，Y3)，產(chǎn)生內(nèi)部存儲(chǔ)器中的地址ADD1。該地址生成電路通過復(fù)位信號RST被初始化，并且與時(shí)鐘信號CLK同步工作。
如圖7所示，在讀出內(nèi)部存儲(chǔ)器18中的擴(kuò)大塊EBLK中的所有像素的圖像數(shù)據(jù)時(shí)，各個(gè)X和Y計(jì)數(shù)器50和51輸出“0，1，2，…8，9”作為X1和Y1計(jì)數(shù)值。此外，如圖7所示，如果被讀出像素單元UNIT是擴(kuò)大塊EBLK內(nèi)的部分，并且位于擴(kuò)大塊EBLK內(nèi)的位置Xoff，Yoff處，則X和Y計(jì)數(shù)器50和51分別輸出“0，1，2”作為計(jì)數(shù)器值X1和Y1，并且以左上為原點(diǎn)，根據(jù)位置信息Xoff＝3，Yoff＝2，像素單元UNIT內(nèi)的陣列信息(X1，Y1)被坐標(biāo)轉(zhuǎn)換為內(nèi)部存儲(chǔ)器中的陣列信息。
如上所述，被讀出像素單元的各個(gè)最終計(jì)數(shù)器值X-CNT和Y-CNT被提供給X計(jì)數(shù)器50和Y計(jì)數(shù)器51。例如，如果擴(kuò)大塊EBLK是被讀出像素單元，則計(jì)數(shù)器終值X，Y-CNT＝10被提供給X和Y計(jì)數(shù)器50和51，并且在計(jì)數(shù)值變?yōu)檫@些終值時(shí)，它們被復(fù)位為“0”。另外，X計(jì)數(shù)器50與時(shí)鐘信號CLK同步地向上計(jì)數(shù)，而Y計(jì)數(shù)器51與其進(jìn)位CO同步地向上計(jì)數(shù)。如果3×3像素單元正被讀出，由于計(jì)數(shù)器值重復(fù)為“0，1，2”，因此“3”被提供作為最終計(jì)數(shù)器值X，Y-CNT。換言之，X和Y計(jì)數(shù)器50和51通過復(fù)位被設(shè)置為計(jì)數(shù)值“0”，然后通過“0”，“1”和“2”向上計(jì)數(shù)，并且當(dāng)計(jì)數(shù)值變?yōu)椤?”時(shí)，初始值“0”被輸出。并且響應(yīng)于X計(jì)數(shù)器50的進(jìn)位CO，Y計(jì)數(shù)器51的計(jì)數(shù)值遞增。
剪貼處理電路52和53對由X計(jì)數(shù)器50和Y計(jì)數(shù)器51產(chǎn)生的陣列信息(X1，Y1)執(zhí)行剪貼處理。關(guān)于是否必須在被讀出像素單元的左邊沿和右邊沿處執(zhí)行剪貼處理的邊沿信息Ledg，Redg被提供給X側(cè)的剪貼處理電路52，而關(guān)于是否必須在被讀出像素單元的上邊沿和下邊沿處執(zhí)行剪貼處理的邊沿信息Tedg，Bedg被提供給Y側(cè)的剪貼處理電路53。此外，剪貼號X-CL和Y-CL也被提供給剪貼處理電路52和53。例如，如果希望在左邊沿處執(zhí)行剪貼處理，則X方向的剪貼號X-CL“1”被提供，并且根據(jù)該剪貼號X-CL，陣列信息X1被轉(zhuǎn)換。此外，如果希望在右邊沿處執(zhí)行剪貼處理，側(cè)剪貼號X-CL“8”被提供，并且根據(jù)該剪貼號X-CL，陣列信息X1被轉(zhuǎn)換。同樣，如果期望在上邊沿或下邊沿執(zhí)行剪貼處理，則Y方向的剪貼號Y-CL被提供，并且根據(jù)該剪貼號，陣列信息Y1被轉(zhuǎn)換。
如果正被讀出的像素單元是10×10像素的擴(kuò)大塊，則在左邊沿，剪貼號X-CL將是X-CL＝1，而在右邊緣，該剪貼號將是X-CL＝8。此外，如果希望對兩個(gè)周圍像素進(jìn)行剪貼處理，則在左邊沿，X-CL＝2，而在右邊沿，X-CL＝7。此外，如果正被讀出的像素單元是5×5像素，并且希望剪貼一個(gè)周圍像素，則上述在左邊沿處的剪貼號X-CL為X-CL＝1，而在右邊沿，該剪貼號為X-CL＝3。另外，如果希望對兩個(gè)周圍像素進(jìn)行剪貼處理，則在左邊沿和右邊沿，該剪貼號都為X-CL＝2。
如圖8所示，在內(nèi)部存儲(chǔ)器中的塊BLK接觸幀的左、右、上和下邊沿，并且在讀出其中像素時(shí)剪貼處理被執(zhí)行的情形中，如果該塊接觸幀的左邊沿，并且正被讀出的像素單元接觸擴(kuò)大塊的左邊沿，則左邊沿信息Redg被設(shè)置為“1”。同樣，如果該塊接觸幀的上邊沿，并且正被讀出的像素單元接觸擴(kuò)大塊的上邊沿，則上邊沿信息Tedg被設(shè)置為“1”。
此外，如果由于某些其他原因，需要在正被讀出的像素單元的任何邊沿處執(zhí)行剪貼處理，則通過將邊沿信息設(shè)置為“1”，可以在任意條件下對正被讀出的像素單元內(nèi)的陣列信息(X1，Y1)執(zhí)行剪貼處理。換言之，可以以靈活的方式設(shè)置剪貼處理?xiàng)l件。
執(zhí)行坐標(biāo)轉(zhuǎn)換的加法器54和55分別將像素單元的左上像素的陣列位置Xoff，Yoff加到已經(jīng)經(jīng)歷了剪貼處理的計(jì)數(shù)值(X2，Y2)，并輸出陣列信息(X3，Y3)。該陣列信息(X3，Y3)與擴(kuò)大塊內(nèi)的陣列信息相對應(yīng)。擴(kuò)大塊的寬度W被提供給地址計(jì)算電路56，通過從已計(jì)算出的陣列信息(X3，Y3)和寬度W的計(jì)算，獲得內(nèi)部存儲(chǔ)器中的地址ADD1。
上述各個(gè)數(shù)據(jù)項(xiàng)X-CNT、Y-CNT、Xoff、Yoff、Ledg、Redg、Tedg、Bedg和W從圖3的控制單元10作為配置數(shù)據(jù)CD被提供，并且基于該配置數(shù)據(jù)，在地址生成電路中進(jìn)行配置以讀出指定的像素單元。換言之，控制單元10根據(jù)正被讀出的像素單元的尺寸，設(shè)置計(jì)數(shù)終值X-CNT和Y-CNT；根據(jù)剪貼號，設(shè)置剪貼號X-CL和Y-CL；根據(jù)正被讀出的像素單元是否接觸幀的任何邊沿，或者根據(jù)某些其他條件，設(shè)置指示是否必須執(zhí)行剪貼處理的邊沿信息；并且，根據(jù)正被讀出的像素單元在擴(kuò)大塊內(nèi)的位置，設(shè)置位置信息Xoff和Yoff。此外，它還根據(jù)已經(jīng)被數(shù)據(jù)傳送到內(nèi)部存儲(chǔ)器中的擴(kuò)大塊的尺寸，設(shè)置寬度W。根據(jù)這些配置數(shù)據(jù)項(xiàng)的設(shè)置，處理器元件PEA被動(dòng)態(tài)建立為最適合的地址生成電路。
圖10是本實(shí)施例的地址生成電路的詳細(xì)電路圖。此外，圖11是剪貼電路的詳細(xì)電路圖。X計(jì)數(shù)器50包括加法器ADD1，其與時(shí)鐘信號CLK同步地將寄存器REG1內(nèi)的計(jì)數(shù)值X1每次遞增“1”；比較器COMP1，其檢測加法器ADD1的輸出是否與計(jì)數(shù)終值X-CNT一致；選擇器SEL1，其根據(jù)比較器COMP1的比較結(jié)果，選擇加法器ADD1的輸出或者初始值“0”；以及存儲(chǔ)計(jì)數(shù)器值X1的寄存器REG1。此外，響應(yīng)于復(fù)位信號RST，寄存器REG1中的值被復(fù)位為其初始值“0”，盡管這在圖中未示出。
同樣，Y計(jì)數(shù)器51包括加法器ADD2、比較器COMP2、選擇器SEL2和寄存器REG2。加法器ADD2與進(jìn)位信號CO同步地將“1”加到計(jì)數(shù)器值Y1。此外，響應(yīng)于復(fù)位信號RST，計(jì)數(shù)器REG2被復(fù)位為其初始值“0”，盡管這在圖中未示出。如上所述，X和Y計(jì)數(shù)器50、51根據(jù)動(dòng)態(tài)提供的計(jì)數(shù)終值X-CNT，Y-CNT，產(chǎn)生被讀出像素單元的陣列信息(X1，Y1)。
根據(jù)所提供的必須經(jīng)受剪貼處理的剪貼號X-CL、Y-CL和邊沿信息Ledg、Redg、Tedg、Bedg，剪貼處理電路52和53對該像素單元的陣列信息(X1，Y1)執(zhí)行所需的剪貼處理。在圖11中，示出了用于X軸的剪貼處理電路。該剪貼處理電路包括比較器COMP3和COMP4，其將陣列信息X1和剪貼號X-CL一起比較；選擇器SEL3和SEL4，其根據(jù)各個(gè)比較器的輸出，選擇陣列信息X1或剪貼號X-CL；以及選擇器SEL5，其根據(jù)邊沿信息Ledg和Redg，選擇選擇器SEL3或選擇器SEL4的輸出。
包括比較器COMP3和選擇器SEL3的處理電路52L對左邊沿執(zhí)行剪貼處理，而包括比較器COMP4和選擇器SEL4的處理電路52R對右邊沿執(zhí)行剪貼處理。為了說明處理電路52L如果X1＞X-CL，則比較器COMP3的輸出變?yōu)椤?”，并且選擇器SEL3選擇計(jì)數(shù)器輸出X1，否則，比較器COMP3的輸出變?yōu)椤?”，并且選擇器SEL3選擇剪貼號X-CL(在5×5像素單元的情形中例如1)。另一方面，為了說明處理電路52R如果X1＜X-CL，則比較器COMP4的輸出變?yōu)椤?”，并且選擇器SEL4選擇計(jì)數(shù)器輸出X1，否則，比較器COMP4的輸出變?yōu)椤?”，并且選擇器SEL4選擇剪貼號X-CL(在5×5像素單元的情形中例如3)。并且，根據(jù)邊沿信息Ledg和Redg，選擇器SEL5選擇選擇器SEL3的輸出或選擇器SEL4的輸出。
通過以這種方式根據(jù)邊沿信息Ledg和Redg設(shè)置剪貼號X-CL，可以在正被讀出的像素單元內(nèi)的左邊沿或右邊沿處執(zhí)行剪貼處理。Y側(cè)剪貼處理電路也與圖11的電路相同。
作為示例，為了說明從內(nèi)部存儲(chǔ)器讀出圖7所示的3×3像素單元的情形，計(jì)數(shù)器50和51每個(gè)都產(chǎn)生像素單元內(nèi)的陣列信息“0，1，2”。并且關(guān)于需要在該像素單元的那個(gè)邊沿處執(zhí)行剪貼處理的信息被提供作為邊沿信息。如果考慮需要在左邊沿處執(zhí)行剪貼處理，則Ledg＝1被設(shè)置，并且剪貼號X-CL被設(shè)置。結(jié)果，當(dāng)計(jì)數(shù)器值X1＝0或1時(shí)，比較器COMP3的輸出變?yōu)椤?”，并且選擇器SEL3輸出剪貼號X-CL＝1；而當(dāng)計(jì)數(shù)器值X1＝2時(shí)，比較器COMP3的輸出變?yōu)椤?”，并且選擇器SEL3輸出剪貼號X-CL＝2。
在5×5像素單元的情形中，計(jì)數(shù)器值變?yōu)椤?，1，2，3，4”，并且當(dāng)右邊沿Redg＝1被設(shè)置，并且剪貼號X-CL＝3被設(shè)置時(shí)，已經(jīng)受剪貼處理的值X2變?yōu)椤?，1，2，3，3”。換言之，根據(jù)已通過設(shè)置在被讀出像素單元內(nèi)的邊沿位置而設(shè)置的剪貼號來執(zhí)行剪貼處理。
此外，在讀出像素單元為10×10擴(kuò)大塊的情形中，計(jì)數(shù)器值X1變?yōu)椤?，1，2，3，4，5，6，7，8，9”，并且當(dāng)右邊沿Redg＝1和剪貼號X-CL＝8被設(shè)置時(shí)，已經(jīng)受剪貼處理的值X2變?yōu)椤?，1，2，3，4，5，6，7，8，8”。
加法器54和55將被讀出像素單元的位置信息Xoff，Yoff分別加到已經(jīng)受剪貼處理的計(jì)數(shù)器值X2，Y2，并且輸出坐標(biāo)變換后的位置信息X3，Y3。如果被讀出像素單元是整個(gè)擴(kuò)大塊，則位置信息Xoff，Yoff都為“0”。此外，如果如圖7所示，被讀出像素單元是擴(kuò)大塊內(nèi)的一部分，則位置信息為Xoff＝3，Yoff＝2。并且地址計(jì)算電路56包括乘法器MPX，其將寬度W與Y計(jì)數(shù)值Y3相乘；以及加法器ADD5，其將X計(jì)數(shù)值X3加到相乘結(jié)果Y3*W。加法器ADD5的輸出變?yōu)閮?nèi)部存儲(chǔ)器中的地址ADD1。
圖12是示出了圖像數(shù)據(jù)的另一個(gè)示例的圖。該圖是與圖2相對應(yīng)的圖，并且在本示例中，包括添加有兩個(gè)周圍像素的8×8的像素塊的擴(kuò)大塊EBLK被存儲(chǔ)在內(nèi)部存儲(chǔ)器18中。因此，當(dāng)從內(nèi)部存儲(chǔ)器讀出5×5像素單元時(shí)，需要對左邊沿執(zhí)行兩個(gè)像素寬度的剪貼處理，因此剪貼號X-CL＝2被設(shè)置，并且像素單元的移位位置被設(shè)置為Xoff＝0，Yoff＝4。計(jì)數(shù)器50和51產(chǎn)生“0，1，2，3，4”作為計(jì)數(shù)器值X1，Y1，并且剪貼處理電路52對計(jì)數(shù)器值X1執(zhí)行剪貼處理，產(chǎn)生值X2“2，2，2，3，4”。位置信息Xoff＝0被加到值X2，而位置信息Yoff＝4被加到值Y2。
通過上述過程，本實(shí)施例的地址生成電路能夠通過將前述數(shù)據(jù)設(shè)置為配置數(shù)據(jù)來產(chǎn)生地址，用于讀出內(nèi)部存儲(chǔ)器中的任意位置中的任意尺寸的像素單元。此外，還能夠任意設(shè)置圖像處理專門和特殊的邊沿位置的剪貼處理。此外，還能夠在任意邊沿執(zhí)行剪貼處理，而不管讀出數(shù)據(jù)單元是否接觸邊沿，從而避免讀出在像素單元的邊沿處的像素的數(shù)據(jù)。
在圖9和圖10示出的地址生成電路中，剪貼處理電路根據(jù)計(jì)數(shù)器50和51的計(jì)數(shù)器值X1和Y1執(zhí)行剪貼處理。作為變體實(shí)施例，剪貼處理電路也可以布置為在已經(jīng)將像素單元的位置信息Xoff和Yoff加到計(jì)數(shù)器值X1，Y1之后，執(zhí)行其剪貼處理。換言之，該結(jié)構(gòu)可以是加法器54和55與剪貼處理電路52和53互換的。在這種情形中，通過提供關(guān)于存儲(chǔ)在內(nèi)部存儲(chǔ)器中的塊BLK是否接觸幀的左、右、上或下邊沿的邊沿信息，可以重復(fù)讀出在幀的邊沿處的像素的圖像數(shù)據(jù)，而不讀出幀外部的任何不正確的圖像數(shù)據(jù)。另外，在這種情形中，被提供給剪貼處理電路的剪貼號X-CL和Y-CL被設(shè)置為與擴(kuò)大塊EBLK的位置信息(X1+Xoff，Y1+Yoff)相對應(yīng)的值。因此，利用這種類型的結(jié)構(gòu)，當(dāng)讀出在幀的邊沿位置的像素單元并且執(zhí)行剪貼處理時(shí)，避免了讀出幀外部的圖像數(shù)據(jù)。
本申請基于2005年9月29日提交的在先日本專利申請No.2005-284718，并且要求該申請的優(yōu)先權(quán)，該申請通過引用全文結(jié)合于此。
權(quán)利要求
1.一種用于圖像處理的可重配置地址生成電路，該電路基于配置數(shù)據(jù)被配置為任意狀態(tài)，并且該電路產(chǎn)生用于從存儲(chǔ)器讀出具有多行和多列的像素單元的圖像數(shù)據(jù)的讀地址，所述存儲(chǔ)器存儲(chǔ)擴(kuò)大塊的圖像數(shù)據(jù)，所述擴(kuò)大塊具有包括一個(gè)幀內(nèi)的至少部分像素組的塊以及圍繞所述塊的像素，其中作為所述配置數(shù)據(jù)，設(shè)置了與被讀出像素單元的列數(shù)相對應(yīng)的X計(jì)數(shù)終值和與所述被讀出像素單元的行數(shù)相對應(yīng)的Y計(jì)數(shù)終值、指示所述擴(kuò)大塊的列數(shù)的寬度值、以及邊沿信息，所述邊沿信息指示針對其對所述被讀出像素單元執(zhí)行剪貼處理的邊沿，所述地址生成電路包括X計(jì)數(shù)器，所述X計(jì)數(shù)器重復(fù)計(jì)數(shù)到所述X計(jì)數(shù)終值；Y計(jì)數(shù)器，所述Y計(jì)數(shù)器響應(yīng)于所述X計(jì)數(shù)器的進(jìn)位信號，計(jì)數(shù)到所述Y計(jì)數(shù)終值；X剪貼處理電路，所述X剪貼處理電路根據(jù)左和右邊沿信息，轉(zhuǎn)換所述X計(jì)數(shù)器的計(jì)數(shù)值；Y剪貼處理電路，所述Y剪貼處理電路根據(jù)上和下邊沿信息，轉(zhuǎn)換所述Y計(jì)數(shù)器的計(jì)數(shù)值；以及地址計(jì)算電路，所述地址計(jì)算電路基于來自所述X和Y剪貼處理電路的所述計(jì)數(shù)值和所述寬度值，產(chǎn)生所述讀出地址。
2.根據(jù)權(quán)利要求1所述的用于圖像處理的地址生成電路，其中作為所述配置數(shù)據(jù)，設(shè)置了指定剪貼處理位置的剪貼值；如果所述邊沿信息涉及所述左邊沿，則所述X剪貼處理電路當(dāng)所述X計(jì)數(shù)器的計(jì)數(shù)值小于所述剪貼值時(shí)，將所述計(jì)數(shù)值轉(zhuǎn)換為所述剪貼值，并且如果所述邊沿信息涉及所述右邊沿，則所述X剪貼處理電路當(dāng)所述X計(jì)數(shù)器的計(jì)數(shù)值大于所述剪貼值時(shí)，將所述計(jì)數(shù)值轉(zhuǎn)換為所述剪貼值；并且如果所述邊沿信息涉及所述上邊沿，則所述Y剪貼處理電路當(dāng)所述Y計(jì)數(shù)器的計(jì)數(shù)值小于所述剪貼值時(shí)，將所述計(jì)數(shù)值轉(zhuǎn)換為所述剪貼值，并且如果所述邊沿信息涉及所述下邊沿，則所述Y剪貼處理電路當(dāng)所述Y計(jì)數(shù)器的計(jì)數(shù)值大于所述剪貼值時(shí)，將所述計(jì)數(shù)值轉(zhuǎn)換為所述剪貼值。
3.根據(jù)權(quán)利要求1所述的用于圖像處理的地址生成電路，其中，作為所述配置數(shù)據(jù)，還設(shè)置了所述擴(kuò)大塊內(nèi)的所述被讀出像素單元的位置信息，所述地址生成電路還包括加法電路，所述加法電路將所述位置信息加到所述剪貼處理電路的輸出計(jì)數(shù)值上。
4.根據(jù)權(quán)利要求1所述的用于圖像處理的地址生成電路，其中，如果所述被讀出像素單元接觸所述幀的所述左、右、上或下邊沿中的任何邊沿，則所述邊沿信息被設(shè)置為用于指示剪貼處理的值。
5.根據(jù)權(quán)利要求1所述的用于圖像處理的地址生成電路，其中，如果滿足預(yù)定條件，則所述邊沿信息被設(shè)置為用于指示剪貼處理的值。
6.一種用于圖像處理的可重配置地址生成電路，該電路基于配置數(shù)據(jù)被配置為任意狀態(tài)，并且該電路產(chǎn)生用于從存儲(chǔ)器讀出具有多行和多列的像素單元的圖像數(shù)據(jù)的讀地址，所述存儲(chǔ)器存儲(chǔ)圖像數(shù)據(jù)，其中作為所述配置數(shù)據(jù)，設(shè)置了與被讀出像素單元的列數(shù)相對應(yīng)的X計(jì)數(shù)終值和與所述被讀出像素單元的行數(shù)相對應(yīng)的Y計(jì)數(shù)終值、指示所述存儲(chǔ)器中的所述圖像的列數(shù)的寬度值、以及邊沿信息，所述邊沿信息指示針對其對所述被讀出像素單元執(zhí)行剪貼處理的邊沿，所述地址生成電路包括X計(jì)數(shù)器，所述X計(jì)數(shù)器重復(fù)計(jì)數(shù)到所述X計(jì)數(shù)終值；Y計(jì)數(shù)器，所述Y計(jì)數(shù)器響應(yīng)于所述X計(jì)數(shù)器的進(jìn)位信號，計(jì)數(shù)到所述Y計(jì)數(shù)終值；X剪貼處理電路，所述X剪貼處理電路根據(jù)左和右邊沿信息，轉(zhuǎn)換所述X計(jì)數(shù)器的計(jì)數(shù)值；Y剪貼處理電路，所述Y剪貼處理電路根據(jù)上和下邊沿信息，轉(zhuǎn)換所述Y計(jì)數(shù)器的計(jì)數(shù)值；以及地址計(jì)算電路，所述地址計(jì)算電路基于來自所述X和Y剪貼處理電路的所述計(jì)數(shù)值和所述寬度值，產(chǎn)生所述讀出地址。
7.根據(jù)權(quán)利要求6所述的用于圖像處理的地址生成電路，其中作為所述配置數(shù)據(jù)，設(shè)置了指定剪貼處理位置的剪貼值；如果所述邊沿信息涉及所述左邊沿，則所述X剪貼處理電路當(dāng)所述X計(jì)數(shù)器的計(jì)數(shù)值小于所述剪貼值時(shí)，將所述計(jì)數(shù)值轉(zhuǎn)換為所述剪貼值，并且如果所述邊沿信息涉及所述右邊沿，則所述X剪貼處理電路當(dāng)所述X計(jì)數(shù)器的計(jì)數(shù)值大于所述剪貼值時(shí)，將所述計(jì)數(shù)值轉(zhuǎn)換為所述剪貼值；并且如果所述邊沿信息涉及所述上邊沿，則所述Y剪貼處理電路當(dāng)所述Y計(jì)數(shù)器的計(jì)數(shù)值小于所述剪貼值時(shí)，將所述計(jì)數(shù)值轉(zhuǎn)換為所述剪貼值，并且如果所述邊沿信息涉及所述下邊沿，則所述Y剪貼處理電路當(dāng)所述Y計(jì)數(shù)器的計(jì)數(shù)值大于所述剪貼值時(shí)，將所述計(jì)數(shù)值轉(zhuǎn)換為所述剪貼值。
8.根據(jù)權(quán)利要求6所述的用于圖像處理的地址生成電路，其中，作為所述配置數(shù)據(jù)，設(shè)置了所述存儲(chǔ)器的所述圖像內(nèi)的所述被讀出像素單元的位置信息；所述地址生成電路還包括加法電路，所述加法電路將所述位置信息加到所述剪貼處理電路的輸出計(jì)數(shù)值上。
9.一種可重配置LSI，包括根據(jù)權(quán)利要求1到8中任意一個(gè)的用于圖像處理的地址生成電路，以及狀態(tài)控制電路，所述狀態(tài)控制電路產(chǎn)生所述配置數(shù)據(jù)。
全文摘要
本發(fā)明提供了一種圖像處理的可重配置地址生成電路及可重配置LSI。用于圖像處理的可重配置地址生成電路基于配置數(shù)據(jù)被配置為任意狀態(tài)，產(chǎn)生用于從存儲(chǔ)圖像數(shù)據(jù)的存儲(chǔ)器讀出具有多行和多列的像素單元的圖像數(shù)據(jù)的讀地址。被讀出像素單元的X，Y計(jì)數(shù)終值、存儲(chǔ)器中的圖像的寬度值以及用于剪貼處理的邊沿信息被設(shè)置為配置數(shù)據(jù)。地址生成電路具有X計(jì)數(shù)器；Y計(jì)數(shù)器；X，Y剪貼處理電路，其根據(jù)左、右、上和下邊沿信息，轉(zhuǎn)換X，Y計(jì)數(shù)器的計(jì)數(shù)值；以及地址計(jì)算電路，其基于來自X和Y剪貼處理電路的計(jì)數(shù)值和寬度值產(chǎn)生讀出地址。
文檔編號G06F15/80GK1940991SQ20061000820
公開日2007年4月4日 申請日期2006年2月16日 優(yōu)先權(quán)日2005年9月29日
發(fā)明者河野哲雄 申請人:富士通株式會(huì)社