專利名稱：一種智能卡仿真卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種智能卡仿真卡，更具體地說，它涉及一種用于智能卡程序的測(cè)試和認(rèn)證過程的智能卡仿真卡。
背景技術(shù)：
智能卡內(nèi)MCU的主程序部分即片上操作系統(tǒng)(以下簡(jiǎn)稱COS)通常都是在芯片生產(chǎn)時(shí)就掩膜在內(nèi)了，生產(chǎn)完成后一般無法再對(duì)COS程序進(jìn)行修改，因此出于降低生產(chǎn)風(fēng)險(xiǎn)的考慮，COS程序在進(jìn)行掩膜之前必須經(jīng)過嚴(yán)格的測(cè)試和認(rèn)證，確保其正確性。
在COS程序的編寫和調(diào)試中，所使用的工具一般是智能卡仿真器配合讀寫機(jī)具，但是智能卡仿真器本身作為一個(gè)系統(tǒng)產(chǎn)品，即使做得再完美，仿真COS程序的過程與真實(shí)智能卡運(yùn)行COS程序的過程還是存在差別的，為了能最大限度的提高COS程序在掩膜前測(cè)試、認(rèn)證過程的可信度，必須屏蔽智能卡仿真器可能存在的影響來進(jìn)行各項(xiàng)測(cè)試、認(rèn)證。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種智能卡仿真卡，使其既可以以最接近真實(shí)卡片的狀態(tài)工作，也可以拉偏工作在符合ISO7816協(xié)議規(guī)定的范圍內(nèi)的不同時(shí)鐘、電源特征參數(shù)下，以滿足對(duì)COS程序測(cè)試、認(rèn)證過程的需求，從而保證最終的智能卡產(chǎn)品對(duì)各型號(hào)讀寫機(jī)具有良好的兼容性。
為了解決上述技術(shù)問題，本發(fā)明是通過以下技術(shù)方案實(shí)現(xiàn)的本發(fā)明的智能卡仿真卡與外部時(shí)鐘發(fā)生設(shè)備和外部電源輸出設(shè)備相連或與讀寫機(jī)具相連，通過跳線的設(shè)置和輸入接口的使用而用于智能卡程序的測(cè)試、認(rèn)證過程和拉偏測(cè)試過程。它包括仿真芯片(簡(jiǎn)稱EV-CHIP)、EPROM、時(shí)鐘配置跳線結(jié)構(gòu)、電源配置跳線結(jié)構(gòu)、時(shí)鐘輸入接口結(jié)構(gòu)、電源輸入接口結(jié)構(gòu)，其中，所述的時(shí)鐘輸入接口結(jié)構(gòu)將外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)傳輸至所述的時(shí)鐘配置跳線結(jié)構(gòu)；所述的電源輸入接口結(jié)構(gòu)將傳輸外部電源輸出設(shè)備輸出的電源信號(hào)傳輸至所述的電源配置跳線結(jié)構(gòu)；所述的時(shí)鐘配置跳線結(jié)構(gòu)將接受的外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)或讀寫機(jī)具發(fā)出的時(shí)鐘信號(hào)傳輸至所述的仿真芯片；所述的電源配置跳線結(jié)構(gòu)將接受的外部電源輸出設(shè)備輸出的電源信號(hào)或讀寫機(jī)具提供的電源信號(hào)傳輸至所述的仿真芯片。
本發(fā)明還可以是所述的時(shí)鐘輸入接口結(jié)構(gòu)包括一個(gè)外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)接口和一個(gè)地信號(hào)接口；所述的電源輸入接口結(jié)構(gòu)包括一個(gè)外部電源輸出設(shè)備輸出的電源信號(hào)接口和一個(gè)地信號(hào)接口；所述的時(shí)鐘配置跳線結(jié)構(gòu)包括兩個(gè)仿真卡所使用的時(shí)鐘信號(hào)輸出接口、一個(gè)外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)輸入接口和一個(gè)讀寫機(jī)具發(fā)出的時(shí)鐘信號(hào)輸入接口；所述的電源配置跳線結(jié)構(gòu)包括兩個(gè)仿真卡所使用的電源輸出接口、一個(gè)外部電源輸出設(shè)備輸出的電源信號(hào)輸入接口和一個(gè)讀寫機(jī)具提供的電源信號(hào)輸入接口。
與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是本發(fā)明通過在仿真卡上幾組跳線的配置、輸入接口的使用，就可以使同一仿真卡既可以以最接近真實(shí)卡的狀態(tài)進(jìn)行測(cè)試、認(rèn)證，也可以在符合ISO7816協(xié)議規(guī)定的范圍內(nèi)不同的時(shí)鐘、電源特性下進(jìn)行拉偏測(cè)試。因此，本仿真卡將會(huì)給測(cè)試工作帶來非常大的便利，也能使測(cè)試、認(rèn)證過程具有較佳的可信度，保證最終的智能卡產(chǎn)品對(duì)各型號(hào)讀寫機(jī)具有良好的兼容性。


圖1是仿真卡實(shí)現(xiàn)時(shí)鐘、電源配置的結(jié)構(gòu)框圖；圖2是仿真卡和真實(shí)智能卡的使用狀態(tài)示意圖；圖3是本發(fā)明的時(shí)鐘配置跳線結(jié)構(gòu)示意圖；圖4是本發(fā)明的電源配置跳線結(jié)構(gòu)示意圖；
圖5是本發(fā)明的時(shí)鐘輸入接口結(jié)構(gòu)示意圖；圖6是本發(fā)明的電源輸入接口結(jié)構(gòu)示意圖；圖7是本發(fā)明仿真卡片模擬真實(shí)卡片工作情況時(shí)的設(shè)置、連接；圖8是本發(fā)明仿真卡片拉偏時(shí)鐘、電源測(cè)試時(shí)的設(shè)置、連接。
其中，1為時(shí)鐘輸入接口結(jié)構(gòu)；2為電源輸入接口結(jié)構(gòu)；3為時(shí)鐘配置跳線結(jié)構(gòu)；4為電源跳線結(jié)構(gòu)；5為仿真芯片(EV-CHIP)；6為EPROM；7為外部時(shí)鐘發(fā)生設(shè)備；8為外部電源輸出設(shè)備；9為讀寫機(jī)具；10為真實(shí)智能卡；CLK為仿真卡所使用的時(shí)鐘信號(hào)；CLK1為外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)；CLK2為讀寫機(jī)具發(fā)出的時(shí)鐘信號(hào)；Vp為仿真卡所使用的電源；V1為外部電源輸出設(shè)備輸出的電源信號(hào)；V2為讀寫機(jī)具提供的電源信號(hào)；GND地信號(hào)。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述。
如圖1所示，本發(fā)明的智能卡仿真卡包括仿真芯片5、EPROM 6、時(shí)鐘配置跳線結(jié)構(gòu)3、電源配置跳線結(jié)構(gòu)4、時(shí)鐘輸入接口結(jié)構(gòu)1、電源輸入接口結(jié)構(gòu)2。其中，時(shí)鐘輸入接口結(jié)構(gòu)1將外部時(shí)鐘發(fā)生設(shè)備7輸出的時(shí)鐘信號(hào)CLK1傳輸至?xí)r鐘配置跳線結(jié)構(gòu)3；電源輸入接口結(jié)構(gòu)2將外部電源輸出設(shè)備8輸出的電源信號(hào)傳輸V1傳輸至電源配置跳線結(jié)構(gòu)4。時(shí)鐘配置跳線結(jié)構(gòu)3將接受的外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)CLK1或讀寫機(jī)具9發(fā)出的時(shí)鐘信號(hào)CLK2傳輸至仿真芯片5；電源配置跳線結(jié)構(gòu)4將接受的外部電源輸出設(shè)備輸出的電源信號(hào)V1或讀寫機(jī)具9提供的電源信號(hào)V2傳輸至仿真芯片5。它與外部時(shí)鐘發(fā)生設(shè)備7和外部電源輸出設(shè)備8相連或與讀寫機(jī)具9相連，通過跳線的設(shè)置和輸入接口的使用而用于智能卡程序的測(cè)試、認(rèn)證過程和拉偏測(cè)試過程。在模擬真實(shí)卡片工作情況的測(cè)試、認(rèn)證過程中，CLK和Vp選擇讀寫機(jī)具提供的CLK2和V2。拉偏測(cè)試過程中，CLK和Vp選擇外部發(fā)生設(shè)備提供的CLK1和V1，且CLK1和V1的特征參數(shù)可以按照要求進(jìn)行調(diào)整。
圖2所示為仿真卡和真實(shí)智能卡的使用狀態(tài)，從圖中可以發(fā)現(xiàn)，仿真卡的仿真芯片5替代了真實(shí)智能卡10的目標(biāo)芯片，EPROM 6替代了目標(biāo)芯片內(nèi)掩膜存儲(chǔ)器。與真實(shí)智能卡使用狀態(tài)相比，仿真卡在結(jié)構(gòu)、配置、功能以及使用方式等方面與真實(shí)卡都非常接近，所不同的僅是以EV-CHIP 5替代封裝在智能卡內(nèi)的目標(biāo)芯片，以EPROM 6替代掩膜存儲(chǔ)器，已經(jīng)最大限度的接近了真實(shí)卡片的工作狀態(tài)，而且它的工作過程是完全脫離智能卡仿真器的。
圖3～圖6是本發(fā)明具體實(shí)施例中時(shí)鐘配置跳線結(jié)構(gòu)3、電源配置跳線結(jié)構(gòu)4、時(shí)鐘輸入接口1、電源輸入接口2的結(jié)構(gòu)示意圖。從圖可以看出，本發(fā)明的時(shí)鐘配置跳線結(jié)構(gòu)3包括兩個(gè)仿真卡所使用的時(shí)鐘信號(hào)CLK輸出接口、一個(gè)外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)CLK1輸入接口和一個(gè)讀寫機(jī)具發(fā)出的時(shí)鐘信號(hào)CLK2輸入接口。電源配置跳線結(jié)構(gòu)4包括兩個(gè)仿真卡所使用的電源Vp輸出接口、一個(gè)外部電源輸出設(shè)備輸出的電源信號(hào)V1輸入接口和一個(gè)讀寫機(jī)具提供的電源信號(hào)V2輸入接口。時(shí)鐘輸入接口結(jié)構(gòu)1包括一個(gè)外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)CLK1接口和一個(gè)地信號(hào)GND接口；電源輸入接口結(jié)構(gòu)2包括一個(gè)外部電源輸出設(shè)備輸出的電源信號(hào)V1接口和一個(gè)地信號(hào)GND接口。
圖7是本發(fā)明具體實(shí)施例中仿真卡模擬真實(shí)卡工作情況時(shí)的設(shè)置、連接。在模擬真實(shí)卡工作情況的測(cè)試、認(rèn)證過程中，CLK和Vp選擇讀寫機(jī)具提供的CLK2和V2，即仿真卡片使用的就是來自讀寫機(jī)具的時(shí)鐘信號(hào)CLK2和電源V2。時(shí)鐘配置跳線結(jié)構(gòu)3選擇跳線連接CLK輸出接口和CLK2輸入接口，電源配置跳線結(jié)構(gòu)4選擇跳線連接Vp輸出接口和V2輸入接口。該狀態(tài)與真實(shí)IC卡的使用狀態(tài)一致。
圖8是本發(fā)明具體實(shí)施例中仿真卡拉偏時(shí)鐘、電源測(cè)試時(shí)的設(shè)置、連接。拉偏測(cè)試過程中，CLK和Vp選擇外部發(fā)生設(shè)備提供的CLK1和V1，仿真卡使用的就是來自外部時(shí)鐘發(fā)生設(shè)備的時(shí)鐘信號(hào)CLK1和來自外部電源輸出設(shè)備的電源V1。外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)CLK1連接到仿真卡上的時(shí)鐘輸入接口結(jié)構(gòu)1，外部電源輸出設(shè)備輸出的電源信號(hào)V1連接到仿真卡上的電源輸入接口結(jié)構(gòu)2，時(shí)鐘配置跳線結(jié)構(gòu)3選擇跳線連接CLK輸出接口和CLK1輸入接口，電源配置跳線結(jié)構(gòu)選擇跳線連接Vp輸出接口和V1輸入接口。CLK1和V1的特征參數(shù)可以按照要求進(jìn)行調(diào)整，通過調(diào)整外部時(shí)鐘發(fā)生設(shè)備7和外部電源輸出設(shè)備8輸出的時(shí)鐘和電源的特征參數(shù)，即可實(shí)現(xiàn)拉偏仿真卡工作時(shí)鐘或電源特征參數(shù)，測(cè)試、認(rèn)證COS程序的目的了。
綜上所述，本發(fā)明在仿真卡上通過幾組跳線的配置、輸入接口的使用，使同一仿真卡既可以以最接近真實(shí)卡片的狀態(tài)進(jìn)行測(cè)試、認(rèn)證，也可以在符合ISO7816協(xié)議規(guī)定的范圍內(nèi)不同的時(shí)鐘、電源特性下進(jìn)行拉偏測(cè)試。
權(quán)利要求
1.一種智能卡仿真卡，與外部時(shí)鐘發(fā)生設(shè)備和外部電源輸出設(shè)備相連或與讀寫機(jī)具相連，其特征是，包括仿真芯片、EPROM、時(shí)鐘配置跳線結(jié)構(gòu)、電源配置跳線結(jié)構(gòu)、時(shí)鐘輸入接口結(jié)構(gòu)、電源輸入接口結(jié)構(gòu)，其中，所述的時(shí)鐘輸入接口結(jié)構(gòu)將外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)傳輸至所述的時(shí)鐘配置跳線結(jié)構(gòu)；所述的電源輸入接口結(jié)構(gòu)將傳輸外部電源輸出設(shè)備輸出的電源信號(hào)傳輸至所述的電源配置跳線結(jié)構(gòu)；所述的時(shí)鐘配置跳線結(jié)構(gòu)將接受的外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)或讀寫機(jī)具發(fā)出的時(shí)鐘信號(hào)傳輸至所述的仿真芯片；所述的電源配置跳線結(jié)構(gòu)將接受的外部電源輸出設(shè)備輸出的電源信號(hào)或讀寫機(jī)具提供的電源信號(hào)傳輸至所述的仿真芯片。
2.如權(quán)利要求1所述的智能卡仿真卡，其特征是，所述的時(shí)鐘輸入接口結(jié)構(gòu)包括一個(gè)外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)接口和一個(gè)地信號(hào)接口。
3.如權(quán)利要求1所述的智能卡仿真卡，其特征是，所述的電源輸入接口結(jié)構(gòu)包括一個(gè)外部電源輸出設(shè)備輸出的電源信號(hào)接口和一個(gè)地信號(hào)接口。
4.如權(quán)利要求1所述的智能卡仿真卡，其特征是，所述的時(shí)鐘配置跳線結(jié)構(gòu)包括兩個(gè)仿真卡所使用的時(shí)鐘信號(hào)輸出接口、一個(gè)外部時(shí)鐘發(fā)生設(shè)備輸出的時(shí)鐘信號(hào)輸入接口和一個(gè)讀寫機(jī)具發(fā)出的時(shí)鐘信號(hào)輸入接口。
5.如權(quán)利要求1所述的智能卡仿真卡，其特征是，所述的電源配置跳線結(jié)構(gòu)包括兩個(gè)仿真卡所使用的電源輸出接口、一個(gè)外部電源輸出設(shè)備輸出的電源信號(hào)輸入接口和一個(gè)讀寫機(jī)具提供的電源信號(hào)輸入接口。
全文摘要
本發(fā)明公開了一種智能卡仿真卡，旨在提供一種用于智能卡程序的測(cè)試和認(rèn)證過程的智能卡仿真卡。本發(fā)明智能卡仿真卡包括替代目標(biāo)芯片的仿真芯片、替代目標(biāo)芯片內(nèi)掩膜存儲(chǔ)器的EPROM、時(shí)鐘配置跳線結(jié)構(gòu)、電源配置跳線結(jié)構(gòu)、以及時(shí)鐘輸入接口結(jié)構(gòu)和電源輸入接口結(jié)構(gòu)。通過跳線的設(shè)置和輸入接口的使用而用于智能卡程序的測(cè)試、認(rèn)證過程和ISO7816協(xié)議規(guī)定下的拉偏測(cè)試過程。使用其進(jìn)行測(cè)試后，可以保證最終的智能卡產(chǎn)品對(duì)各型號(hào)讀寫機(jī)具有良好的兼容性。
文檔編號(hào)G06F11/36GK1632762SQ20031012268
公開日2005年6月29日 申請(qǐng)日期2003年12月24日 優(yōu)先權(quán)日2003年12月24日
發(fā)明者許國泰 申請(qǐng)人:上海華虹集成電路有限責(zé)任公司