專(zhuān)利名稱(chēng)：芯片多處理器或多處理系統(tǒng)的高速緩存共享的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及處理系統(tǒng)和與之關(guān)聯(lián)的高速緩存裝置領(lǐng)域。
背景技術(shù)：
提高計(jì)算機(jī)或其它處理系統(tǒng)的性能通常就提高了其總吞吐量和/或提供一種更好的用戶(hù)感受。一種提高系統(tǒng)中處理的指令總量的技術(shù)是增加系統(tǒng)中處理器的數(shù)量。然而，實(shí)現(xiàn)多處理(MP)系統(tǒng)一般不僅僅要求并行互連若干處理器。例如，任務(wù)或程序可能需要加以分解以便它們能夠在并行處理資源上執(zhí)行，可能需要具有存儲(chǔ)一致性的系統(tǒng)等。
隨著制造工藝的進(jìn)步，邏輯元件的體積持續(xù)減小，將多個(gè)處理器集成到單一部件上變得更可行，并且實(shí)際上若干現(xiàn)行設(shè)計(jì)實(shí)現(xiàn)了把多個(gè)處理器集成在單個(gè)部件上(“多核心處理器”)。除了與各處理器核心緊密相關(guān)的高速緩存以外，多核心處理器一般還集成了一些附加的高速緩沖存儲(chǔ)器，并且各種不同的技術(shù)被用來(lái)保持多核心處理器裝置內(nèi)各級(jí)的一致性。
例如，在一種先前技術(shù)處理器中，與各個(gè)處理器核心相關(guān)聯(lián)的一級(jí)(L1)高速緩存被實(shí)現(xiàn)為直寫(xiě)高速緩存，這樣共享的二級(jí)(L2)高速緩存通過(guò)各個(gè)L1接收全部的修改。盡管眾所周知，利用直寫(xiě)技術(shù)在某些情況下與利用諸如眾所周知的四狀態(tài)MESI(修改、獨(dú)有、共享、無(wú)效)協(xié)議的協(xié)議相比在性能方面是較差的，但在這種先前技術(shù)多核心處理器中，使用直寫(xiě)技術(shù)不需要對(duì)L1高速緩存的交叉詢(xún)問(wèn)。沒(méi)有L1高速緩存之間的交叉詢(xún)問(wèn)，則不需要在各L1高速緩存之間提供窺探總線(xiàn)，因此不會(huì)出現(xiàn)L1到L1的傳送。此外，由于在各L1高速緩存之間沒(méi)有交叉通信，因此不會(huì)出現(xiàn)與特定的處理器核心相關(guān)聯(lián)的高速緩存資源的共享。只有不與任何特定處理器核心相關(guān)聯(lián)的L2在各獨(dú)立的處理器核心之間共享。
在另一先前技術(shù)多核心處理器中，二個(gè)L1高速緩存也通過(guò)L2高速緩存被分開(kāi)。在這種先前技術(shù)的處理器中，芯片邏輯電路被直接連接到L2高速緩存控制邏輯電路和專(zhuān)用L1。這樣，L1和L2中的一致性檢查可能同時(shí)開(kāi)始；然而，L2控制邏輯電路把與第一核心相關(guān)聯(lián)的L1和與第二核心相關(guān)聯(lián)的L1彼此分開(kāi)。因此，專(zhuān)用于各處理器的L1高速緩存和與各處理器相關(guān)聯(lián)的L1高速緩存彼此之間不連接。所以，各L1高速緩存之間沒(méi)有直接的交叉詢(xún)問(wèn)，并且在獨(dú)立的核心之間沒(méi)有直接的L1到L1的數(shù)據(jù)傳遞或者L1高速緩存的共享。只有不與任何特定的處理器核心相關(guān)聯(lián)的L2在各獨(dú)立的處理器核心之間共享。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供一種裝置，該裝置包括多個(gè)處理器核心；多個(gè)高速緩存，其中每個(gè)高速緩存與一個(gè)處理器核心相關(guān)聯(lián)；以及控制裝置，控制裝置在操作時(shí)將所述多個(gè)高速緩存連接到每一個(gè)其它的高速緩存，以允許在所述多個(gè)高速緩存之間實(shí)現(xiàn)共享。
控制裝置用來(lái)允許與多個(gè)高速緩存中的第一個(gè)高速緩存關(guān)聯(lián)的多個(gè)處理器核心中的第一個(gè)處理器核心從與多個(gè)處理器核心中的第二個(gè)處理器核心關(guān)聯(lián)的多個(gè)高速緩存中的第二個(gè)高速緩存加載數(shù)據(jù)單元以及向第二個(gè)高速緩存存儲(chǔ)所述數(shù)據(jù)單元。
多個(gè)高速緩存包括第一高速緩存，用來(lái)存儲(chǔ)第一多個(gè)組；第二高速緩存，用來(lái)存儲(chǔ)第二多個(gè)組，所述第一多個(gè)組和所述第二多個(gè)組共同映射處理器核心的地址空間。
多個(gè)高速緩存包括第一高速緩存，用來(lái)存儲(chǔ)第一多個(gè)N個(gè)分路；第二高速緩存，用來(lái)存儲(chǔ)第二多個(gè)N個(gè)分路，所述第一多個(gè)N個(gè)分路和所述第二多個(gè)N個(gè)分路被配置為用作具有2N個(gè)分路的組相關(guān)高速緩存。
所述控制裝置還包括置換裝置，所述置換裝置用來(lái)跟蹤所述多個(gè)高速緩存上高速緩存訪(fǎng)問(wèn)的時(shí)間狀態(tài)。置換裝置是可動(dòng)態(tài)配置的，用于選擇多個(gè)置換策略之一。
所述多個(gè)置換策略包括全局最近最少使用(LRU)策略，其中在所有的所述多個(gè)高速緩存上執(zhí)行；最近最少使用置換算法；循環(huán)和局部LRU策略；物理所有權(quán)和局部LRU策略；以及所有權(quán)和應(yīng)用置換策略。
第一性能模式使用了所有核心和高速緩存，并且其中第二性能模式使用的核心和高速緩存少于所有核心和高速緩存。
所述控制裝置用于將包括物理上獨(dú)立的陣列的所述多個(gè)高速緩存視為單個(gè)邏輯高速緩存。
第一模式使用了所有高速緩存和所有核心，第二性能模式使用的高速緩存比使用的核心多，并且其中第三模式使用一個(gè)高速緩存和一個(gè)核心。
所述裝置包括裝載在機(jī)器可讀介質(zhì)上的機(jī)器可讀數(shù)據(jù)。
根據(jù)本發(fā)明的另一方面，提供一種方法，所述方法包括以下步驟從多個(gè)處理器中的第一處理器生成第一高速緩存訪(fǎng)問(wèn)請(qǐng)求；以及直接詢(xún)問(wèn)多個(gè)高速緩存，其中的每個(gè)高速緩存與所述多個(gè)處理器之一相關(guān)聯(lián)，以滿(mǎn)足所述第一高速緩存訪(fǎng)問(wèn)請(qǐng)求。
詢(xún)問(wèn)所述多個(gè)高速緩存包括如果地址落在第一范圍內(nèi)，則從所述多個(gè)高速緩存中的第一個(gè)高速緩存請(qǐng)求數(shù)據(jù)；以及如果地址落在第二范圍內(nèi)，則從所述多個(gè)高速緩存中的第二個(gè)高速緩存請(qǐng)求數(shù)據(jù)。
詢(xún)問(wèn)所述多個(gè)高速緩存包括測(cè)試是否在所述多個(gè)高速緩存的第一個(gè)高速緩存中的第一多個(gè)分路之一中出現(xiàn)匹配；測(cè)試是否在所述多個(gè)高速緩存的第二個(gè)高速緩存中的第二多個(gè)分路之一中出現(xiàn)匹配。
所述方法還包括在所述多個(gè)高速緩存上執(zhí)行全局置換策略。所述全局置換策略是可動(dòng)態(tài)配置的，用于選擇多個(gè)策略之一。所述全局置換策略包括以下策略之一全局最近最少使用策略，其中在所有的所述多個(gè)高速緩存上執(zhí)行最近最少使用置換算法；循環(huán)和局部置換策略；物理所有權(quán)和局部置換策略；以及所有權(quán)和應(yīng)用置換策略。
所述方法還包括在多種模式中操作，其中第一模式使用所有高速緩存和所有核心，第二模式使用所有核心的子集和所有高速緩存，而其中第三模式使用一個(gè)高速緩存和一個(gè)核心。
根據(jù)本發(fā)明的再一方面，提供一種系統(tǒng)，所述系統(tǒng)包括存儲(chǔ)器，用來(lái)存儲(chǔ)信息；多處理器部件，它包括第一處理器核心，它具有相關(guān)的第一處理器高速緩存；第二處理器核心，它具有相關(guān)的第二處理器高速緩存；高速緩存共享裝置，使所述第一處理器核心和所述第二處理器核心共享所述第一處理器高速緩存和所述第二處理器高速緩存，從而高速緩存來(lái)自所述存儲(chǔ)器的信息。
所述高速緩存共享裝置包括高速緩存到高速緩存?zhèn)鬏斞b置，以允許所述第一處理器核心從所述相關(guān)的第二處理器高速緩存加載數(shù)據(jù)單元以及向所述相關(guān)的第二處理器存儲(chǔ)數(shù)據(jù)單元。
所述高速緩存共享裝置用于執(zhí)行組擴(kuò)展共享。
所述高速緩存共享裝置用于執(zhí)行分路擴(kuò)展共享。
所述高速緩存共享裝置在第一模式中被禁用，而在第二模式中被啟用。所述第一模式包括所有核心活動(dòng)并且無(wú)高速緩存共享的模式。所述第二模式包括一個(gè)核心活動(dòng)并且所有高速緩存共享的模式。


將通過(guò)示例對(duì)本發(fā)明加以說(shuō)明，并且本發(fā)明并不受附圖的局限。
圖1說(shuō)明用于諸如芯片多處理器的裝置的高速緩存共享系統(tǒng)的一個(gè)實(shí)施例。
圖2a說(shuō)明使用組擴(kuò)展(set expansion)的高速緩存共享裝置的一個(gè)實(shí)施例。
圖2b說(shuō)明具有全局置換機(jī)制的高速緩存結(jié)構(gòu)的一個(gè)實(shí)施例。
圖3說(shuō)明使用分路擴(kuò)展(way expansion)的高速緩存共享裝置的一個(gè)圖4說(shuō)明允許多個(gè)活動(dòng)核心訪(fǎng)問(wèn)共享高速緩存的高速緩存共享裝置的一個(gè)實(shí)施例。
圖5說(shuō)明包括通用功率和置換模式裝置的高速緩存共享裝置的一個(gè)實(shí)施例。
圖6說(shuō)明使用基于所有權(quán)和應(yīng)用的置換策略的一個(gè)實(shí)施例。
圖7說(shuō)明可使用各種已公開(kāi)技術(shù)的處理器體系結(jié)構(gòu)的一個(gè)實(shí)施例。
具體實(shí)施例方式
下面對(duì)用于芯片多處理器或多處理系統(tǒng)的高速緩存共享的實(shí)施例加以說(shuō)明。在下文的說(shuō)明中，為了對(duì)本發(fā)明有更透徹的理解，大量特定的細(xì)節(jié)被闡明。然而，本領(lǐng)域技術(shù)人員應(yīng)理解，無(wú)需這些特殊的細(xì)節(jié)本發(fā)明也是可以實(shí)施的。
各種所披露的實(shí)施例允許在多處理器環(huán)境中在與各處理器相關(guān)聯(lián)的高速緩存之間實(shí)現(xiàn)高速緩存共享。這種高速緩存共享可以有利地提高性能，因?yàn)楦魈幚砥骺梢杂行У孬@得對(duì)更大高速緩存的存取能力。此外，某些所披露的實(shí)施例可以允許選擇各種不同的模式去滿(mǎn)足特殊的性能或功耗限制。另外，在某些情況下這些模式可以被動(dòng)態(tài)地選擇，可作為一種高速緩存數(shù)據(jù)置換策略。
圖1說(shuō)明高速緩存共享系統(tǒng)的一個(gè)實(shí)施例。在圖1所示的實(shí)施例中，多處理器100可能是一個(gè)多芯片卡、板等，或者是多處理器組件，比如芯片多處理器或多芯片模塊。芯片多處理器是單個(gè)集成電路，它包含多個(gè)處理核心，每個(gè)處理核心是一個(gè)能夠執(zhí)行指令的處理器。在圖1所示的實(shí)施例中，顯示了第一核心105-1和第二核心105-2；然而，在某些實(shí)施例中可能包括另外的核心。
在圖1所示的實(shí)施例中，每個(gè)核心具有相關(guān)的高速緩存和接口，其中接口用來(lái)與外部總線(xiàn)/互連160進(jìn)行通信。這樣，核心105-1具有與之相關(guān)的高速緩存110-1和接口120-1，以實(shí)現(xiàn)與外部總線(xiàn)/互連160的通信。核心105-2具有與之相關(guān)聯(lián)的高速緩存110-2和接口120-2，以通過(guò)外部總線(xiàn)/互連160與其它組件進(jìn)行通信。外部總線(xiàn)可以是點(diǎn)對(duì)點(diǎn)的互連或在其它的實(shí)施例中可能是二點(diǎn)或多點(diǎn)總線(xiàn)。可以利用各種已知或其它可用的總線(xiàn)、互連、或其它通信協(xié)議實(shí)現(xiàn)與其它外部組件比如存儲(chǔ)器、其它處理器、輸入/輸出組件、橋接器等之間的通信。
高速緩存110-1和110-2以二種方式分別與核心105-1和105-2相關(guān)聯(lián)。第一種，相關(guān)處理器核心通常將對(duì)可高速緩存的存儲(chǔ)空間的存儲(chǔ)器訪(fǎng)問(wèn)提供給相關(guān)高速緩存，這一點(diǎn)與僅將對(duì)高速緩存的循環(huán)作為查詢(xún)或窺探循環(huán)提供相反。第二種，相關(guān)高速緩存包括高速緩存陣列，這個(gè)陣列與其它與其它處理器相關(guān)的高速緩存陣列分開(kāi)并與其不同。一般地，高速緩存陣列被放置在與相關(guān)核心或其一部分物理位置很近的地方。通常，相關(guān)高速緩存在物理位置上更接近于與之相關(guān)聯(lián)的處理器核心，而不是其它的處理器核心。
如圖1所示，處理器間窺探和高速緩存到高速緩存的傳輸裝置150連接二個(gè)處理器。在所示實(shí)施例中，裝置150在高速緩存110-1和110-2以及接口120-1和120-2之間提供通信鏈路。裝置150允許高速緩存110-1和110-2實(shí)現(xiàn)高速緩存共享。至少在某些條件下，共享高速緩存允許每個(gè)處理器利用與其它處理器關(guān)聯(lián)的高速緩存進(jìn)行存儲(chǔ)。因此，每個(gè)處理器可以有效地獲得對(duì)一個(gè)更大的高速緩存的存取能力。另外，經(jīng)過(guò)裝置150可以處理處理器之間的窺探循環(huán)而不需要借助于外部總線(xiàn)/互連160，并且即使數(shù)據(jù)還不能由這兩個(gè)處理器進(jìn)行訪(fǎng)問(wèn)，但可以在處理器之間響應(yīng)窺探循環(huán)實(shí)現(xiàn)數(shù)據(jù)的共享。任何以前存在的或可用的窺探裝置可以被集成以滿(mǎn)足任何交叉詢(xún)問(wèn)的需要(例如，如果出現(xiàn)部分共享或如果共享是動(dòng)態(tài)地啟用和禁用的)。
按照各種公開(kāi)的實(shí)施例，一個(gè)處理器可以直接詢(xún)問(wèn)其它處理器的關(guān)聯(lián)高速緩存。直接地詢(xún)問(wèn)其它高速緩存意味著一個(gè)或多個(gè)其它高速緩存被當(dāng)作另一數(shù)據(jù)存儲(chǔ)源而加以詢(xún)問(wèn)，以滿(mǎn)足部分請(qǐng)求，而并不只是作為窺探循環(huán)的一部分去確定另一高速緩存是否已修改了數(shù)據(jù)。如此，被直接詢(xún)問(wèn)高速緩存可以被視為在具有這種直接詢(xún)問(wèn)能力的多個(gè)處理器之間共享。
與共享相關(guān)的高速緩存可能特別地有利于處理器的多個(gè)實(shí)例被集成到單個(gè)集成電路片或其它部件上。在某些情況下，復(fù)制的處理器可以是或者可以來(lái)自一個(gè)以前存在的設(shè)計(jì)并且可包括與處理器關(guān)聯(lián)的高速緩存。在這種情況下，理想地是，允許處理器本身基本保持原樣以減少設(shè)計(jì)周期的時(shí)間。因此，通過(guò)共享，使處理器不做大的改變，同時(shí)對(duì)關(guān)聯(lián)高速緩存及有關(guān)控制電路進(jìn)行有限的修改，以實(shí)現(xiàn)更好的總體高速緩存應(yīng)用，這可能是一個(gè)有吸引力的選擇。
這樣，處理器間窺探和共享裝置可用來(lái)連接與單個(gè)處理器核心緊密關(guān)聯(lián)的高速緩存。這種額外的連接在不同的環(huán)境下可以有利于產(chǎn)生更有效的操作。不僅一個(gè)處理器能夠有效地訪(fǎng)問(wèn)更大的高速緩沖存儲(chǔ)器，而且可以選擇各種模式來(lái)實(shí)現(xiàn)不同層次的性能或功率消耗。
圖2a說(shuō)明高速緩存共享裝置的實(shí)施例，其中當(dāng)共享啟用時(shí)，使用組擴(kuò)展實(shí)現(xiàn)一種合理的高速緩存大小的增加。在圖2a的實(shí)施例中，第一高速緩存210-1和第二高速緩存210-2通過(guò)高速緩存共享裝置225連接在一起。高速緩存共享裝置225包括第一選擇器230(例如多路復(fù)用器)和第二選擇器232。每個(gè)高速緩存210-1和210-2分別具有控制器220-1和220-2，用來(lái)提供正常的讀和寫(xiě)控制、窺探控制、數(shù)據(jù)選擇和多路復(fù)用等。在這個(gè)實(shí)施例中，每個(gè)高速緩存具有其各自的置換邏輯電路215-1和215-2，用來(lái)單獨(dú)地對(duì)各個(gè)高速緩存陣列實(shí)現(xiàn)置換策略(例如最近最少使用(LRU)或其它已知的置換策略)。在這個(gè)實(shí)施例中，局部置換策略可能適合控制取出，因?yàn)楦鹘M的所有分路被包含在一個(gè)高速緩存中。
第一選擇器230選擇數(shù)據(jù)路徑以及進(jìn)/出高速緩存210-1的請(qǐng)求。分別在信號(hào)線(xiàn)222-1和222-2上的來(lái)自控制器220-1或220-2之一的地址(請(qǐng)求)可以經(jīng)過(guò)選擇器230傳遞到高速緩存210-1，并且同樣地?cái)?shù)據(jù)可以回到任一控制器。類(lèi)似地，經(jīng)過(guò)選擇器232可以實(shí)現(xiàn)任一控制器220-1及220-2與高速緩存210-2之間的通信。
考慮到全部的操作模式，表1中所示的模式可以被用于各種實(shí)施例。
表1操作模式


在第一種操作模式中，兩個(gè)核心都工作，其中每個(gè)核心使用其各自的高速緩存作為專(zhuān)用高速緩存。在第二種模式中，一個(gè)核心被禁用，而另一核心被允許利用被禁用核心的高速緩存。在這種模式中，出現(xiàn)了第一種類(lèi)型的共享，其中禁用處理器的高速緩存由活動(dòng)處理器共享，使得活動(dòng)處理器具有額外的可利用高速緩存容量。在圖2a的實(shí)施例中，第二處理器的高速緩存被用來(lái)增加活動(dòng)處理器可用的高速緩存組中的總數(shù)。因此，選擇器230和232利用地址的第N個(gè)比特(或標(biāo)記)以確定訪(fǎng)問(wèn)哪個(gè)高速緩存。表2顯示了地址映射如何可以被用來(lái)通過(guò)改變組的數(shù)量實(shí)現(xiàn)高速緩存擴(kuò)展。
表2標(biāo)記和組映射的地址

在單個(gè)陣列的情況下(例如操作模式1或3)，一個(gè)高速緩存單獨(dú)地被一個(gè)處理器所使用。在雙陣列的情況下(例如操作模式2或4)，兩個(gè)陣列被聯(lián)合起來(lái)使用形成單個(gè)的更大的高速緩存，在這個(gè)實(shí)施例中是原組的兩倍。
例如，假設(shè)與高速緩存210-1關(guān)聯(lián)的核心是活動(dòng)的，因此來(lái)自核心的高速緩存請(qǐng)求被傳遞到控制器220-1。來(lái)自控制器220-1的地址在提供給高速緩存陣列之前可以通過(guò)高速緩存共享裝置225。在圖2a的實(shí)施例中，低的地址被映射到第一高速緩存210-1，因?yàn)榈贜個(gè)地址比特是零，導(dǎo)致選擇器230選擇其來(lái)自控制器220-1的輸入。同樣，高的地址被映射到第二高速緩存210-2，因?yàn)榈贜個(gè)地址比特是1，導(dǎo)致選擇器232傳遞來(lái)自控制器220-1的命令。因此，如果第N個(gè)比特是0，則訪(fǎng)問(wèn)經(jīng)過(guò)選擇器230傳遞到高速緩存210-1。如果第N個(gè)比特是1，則訪(fǎng)問(wèn)被傳遞到第二高速緩存210-2。在這種情況下，高速緩存的大小是相等的，并且活動(dòng)處理器可利用的活動(dòng)高速緩存是加倍的。
同樣，當(dāng)數(shù)據(jù)被從一個(gè)高速緩存中讀出時(shí)，根據(jù)其地址，數(shù)據(jù)被正確地選擇并經(jīng)過(guò)選擇器230或232之一被送到正確的控制器。在某些實(shí)施例中，不同大小的高速緩存可以被用于不同的處理器，所以額外的邏輯電路可以被用來(lái)產(chǎn)生一個(gè)高速緩存選擇信號(hào)以指出訪(fǎng)問(wèn)哪個(gè)高速緩存。另外，與每個(gè)高速緩存訪(fǎng)問(wèn)請(qǐng)求關(guān)聯(lián)的額外信號(hào)(除地址和數(shù)據(jù)以外)可以進(jìn)出適當(dāng)?shù)母咚倬彺妫⑶腋鞣N選擇裝置可以被用來(lái)屏蔽掉不適當(dāng)?shù)恼?qǐng)求和/或引導(dǎo)適當(dāng)?shù)恼?qǐng)求進(jìn)入正確的高速緩沖存儲(chǔ)陣列。
圖2b說(shuō)明具有全局置換裝置233的高速緩存共享裝置的一個(gè)實(shí)施例。各種局部和全局置換策略可以被應(yīng)用在各種實(shí)施例中，并且若干示例將在下文中做進(jìn)一步的說(shuō)明。由控制器220-1和220-2通知全局置換裝置233，按照信號(hào)線(xiàn)222-1和222-2上出現(xiàn)的地址更新應(yīng)用跟蹤信息。
在圖2b的實(shí)施例中，可以使用如圖2a所示的組劃分；但是，其它的劃分方法比如分路劃分(下面所討論的)也是可以使用的。這樣，高速緩存選擇信號(hào)被用來(lái)控制選擇器230和232，并且根據(jù)各種不同的考慮可以訪(fǎng)問(wèn)高速緩存210-1和210-2中的一個(gè)或全部。例如，可以考慮高速緩存的利用率(即每個(gè)高速緩存被使用了多少，一個(gè)處理器正在使用其它處理器的高速緩存的程度等)。此外，熱狀態(tài)也要考慮。利用更多的遠(yuǎn)程高速緩存可以有利地分散熱的產(chǎn)生。因此，在確定哪個(gè)高速緩存將接收可高速緩存的數(shù)據(jù)項(xiàng)時(shí)可以利用來(lái)自熱傳感器或活動(dòng)監(jiān)測(cè)器的輸入。更進(jìn)一步的，全局置換裝置233可以幫助確定哪個(gè)高速緩存用于存儲(chǔ)特定的數(shù)據(jù)項(xiàng)。
圖3是使用分路擴(kuò)展的高速緩存共享裝置的一個(gè)實(shí)施例的示意圖。圖3中的實(shí)施例包括第一高速緩存310-1、第二高速緩存310-2和關(guān)聯(lián)控制邏輯電路320-1和320-2。在這個(gè)實(shí)施例中，顯示了用于每個(gè)高速緩存的分路復(fù)用器，分別表示為322-1和322-2。此外，顯示每個(gè)高速緩存被分為n個(gè)分路。第一高速緩存310-1被配置為存儲(chǔ)分路1到n，而第二高速緩存被配置為存儲(chǔ)分路n+1到2n。
在這個(gè)實(shí)施例中，使用與上文所述類(lèi)似的操作模式。這樣，每個(gè)處理器在二個(gè)處理器都活動(dòng)的模式下可以使用各自的高速緩存，而在一個(gè)處理器被禁用的模式下，總有一個(gè)處理器可以使用兩個(gè)高速緩存。當(dāng)一個(gè)處理器活動(dòng)并使用兩個(gè)高速緩存時(shí)，經(jīng)過(guò)選擇器327和328選擇來(lái)自該處理器的請(qǐng)求。在這種情況下，沿著信號(hào)線(xiàn)329-1和329-2并經(jīng)過(guò)它們對(duì)應(yīng)的控制邏輯電路，請(qǐng)求被傳送到兩個(gè)高速緩存310-1和310-2。每個(gè)高速緩存在其n個(gè)分路中查找所指示的地址。實(shí)際上，兩個(gè)高速緩存陣列聯(lián)合在一起構(gòu)成2n個(gè)分路的組相關(guān)(set associative)高速緩存。
如果命中出現(xiàn)在第一高速緩存310-1中，則分路復(fù)用器322-1選擇適當(dāng)?shù)姆致凡⒔?jīng)過(guò)數(shù)據(jù)總線(xiàn)324-1傳輸數(shù)據(jù)而經(jīng)過(guò)信號(hào)線(xiàn)323-1傳送命中/未命中信號(hào)。同樣，如果命中出現(xiàn)在第二高速緩存310-2中，則分路復(fù)用器322-2選擇適當(dāng)?shù)姆致凡⒔?jīng)過(guò)數(shù)據(jù)總線(xiàn)324-2傳輸數(shù)據(jù)而經(jīng)過(guò)信號(hào)線(xiàn)323-2傳送命中/未命中信號(hào)。選擇邏輯電路350接收命中/未命中信號(hào)和來(lái)自各個(gè)數(shù)據(jù)總線(xiàn)的數(shù)據(jù)，并且如果出現(xiàn)命中，則選擇適當(dāng)?shù)臄?shù)據(jù)。
在一個(gè)實(shí)施例中，命中可能只出現(xiàn)在高速緩存之一中，因?yàn)槿种脫Q策略是經(jīng)過(guò)全局置換邏輯電路333執(zhí)行的。在圖3的實(shí)施例中，全局置換邏輯電路333被連接到每個(gè)高速緩存的控制邏輯電路，以提供置換分路編號(hào)。在這個(gè)實(shí)施例中，兩個(gè)高速緩存被視為單個(gè)的2n路組相關(guān)高速緩存，用來(lái)存儲(chǔ)和取出高速緩存數(shù)據(jù)。因此，新數(shù)據(jù)項(xiàng)被送到高速緩存時(shí)，它被寫(xiě)入到陣列之一的一個(gè)分路中，并且全局置換邏輯電路330可以指示將寫(xiě)入輸入數(shù)據(jù)的分路。如果沒(méi)有分路可以使用(全部包含有效數(shù)據(jù))，則全局置換邏輯電路333指示哪個(gè)數(shù)據(jù)項(xiàng)被取出以騰出空間用于新數(shù)據(jù)。
圖4是允許多個(gè)活動(dòng)核心訪(fǎng)問(wèn)共享高速緩存的高速緩存共享裝置的一個(gè)實(shí)施例的示意圖(例如，表1中的模式四)。為了允許多個(gè)核心有效地訪(fǎng)問(wèn)多個(gè)高速緩存，圖4的實(shí)施例在二個(gè)控制器420-1和420-2之間增加了仲裁邏輯電路440以裁決對(duì)高速緩存的訪(fǎng)問(wèn)。這樣，在圖4的實(shí)施例中，二個(gè)核心可以都為活動(dòng)的并經(jīng)過(guò)它們的控制器420-1和420-2以及防止多路訪(fǎng)問(wèn)沖突的仲裁邏輯電路一起訪(fǎng)問(wèn)高速緩存410-1和410-2。
在圖4的實(shí)施例中，仲裁邏輯電路440與控制器420-1和420-2進(jìn)行通信以經(jīng)過(guò)信號(hào)線(xiàn)441和443接收來(lái)自對(duì)應(yīng)的核心的請(qǐng)求。在某些實(shí)施例中，仲裁邏輯電路440可以經(jīng)過(guò)信號(hào)線(xiàn)442和444向二個(gè)不同的高速緩存410-1和410-2配送不同的同時(shí)發(fā)生的請(qǐng)求。例如，高速緩存可以如圖2a所示構(gòu)成一個(gè)更大的組劃分高速緩存，允許同時(shí)地訪(fǎng)問(wèn)在不同高速緩存中的不同組。在另一些實(shí)施例中，仲裁邏輯電路可以向二個(gè)高速緩存410-1和410-2配送相同的請(qǐng)求。例如，高速緩存410-1和410-2可組成一個(gè)如圖3所示的大的2n個(gè)分路的組相關(guān)高速緩存，并且訪(fǎng)問(wèn)可以被配送到二個(gè)高速緩存以詢(xún)問(wèn)所有的分路。另外，高速緩存420-1和420-2可以是多端口的，在任一情況下允許多個(gè)同時(shí)的訪(fǎng)問(wèn)進(jìn)入各個(gè)高速緩存。這樣，具有二個(gè)活動(dòng)核心的表1的第四種操作模式可以被用在各種實(shí)現(xiàn)中。
圖5是包括可配置的或動(dòng)態(tài)可調(diào)節(jié)的功率和置換模式機(jī)制的高速緩存共享裝置的一個(gè)實(shí)施例的示意圖。圖5的實(shí)施例可以實(shí)現(xiàn)上述的各種劃分模式或操作模式。通常，全局控制邏輯電路550分別經(jīng)過(guò)高速緩存控制器520-1和520-2與二個(gè)高速緩存510-1和510-2連接在一起。控制邏輯電路550分別經(jīng)過(guò)信號(hào)線(xiàn)544和542向高速緩存510-1和510-2提供訪(fǎng)問(wèn)循環(huán)。因此，控制邏輯電路550可以實(shí)現(xiàn)一種選擇功能，以選擇高速緩存510-1和510-2中的哪一個(gè)或二者一起將接收訪(fǎng)問(wèn)循環(huán)。
另外，控制邏輯電路550包括功率模式邏輯電路552和置換模式邏輯電路554。功率模式邏輯電路552可以選擇表1所述的四種操作模式中的一種。在某些實(shí)施例中，通過(guò)功率模式邏輯電路552可以實(shí)現(xiàn)這些模式的一個(gè)子集或一個(gè)超集。功率模式邏輯電路552可以根據(jù)測(cè)量的溫度、操作系統(tǒng)輸入、利用率測(cè)量、用戶(hù)輸入、功耗測(cè)量等選擇功率模式。功率模式邏輯電路552按照所選擇的模式產(chǎn)生各種啟動(dòng)信號(hào)以啟動(dòng)或禁用各種核心和高速緩存。
置換模式邏輯電路554也可以選擇各種模式。在一個(gè)實(shí)施例中，共享的關(guān)聯(lián)高速緩存是二級(jí)(L2)高速緩存，并且可在一個(gè)分路擴(kuò)展實(shí)施例中提供表3中列出的模式。在其它的實(shí)施例中，不同級(jí)的高速緩存可以以這里描述的方式進(jìn)行操作，并可以提供這些模式的一個(gè)子集或一個(gè)超集。另外，在一個(gè)組劃分實(shí)施例中，所有分路可以在一個(gè)高速緩存中，但某些分路可以專(zhuān)用于一個(gè)處理器而其它分路用于另一處理器。這樣，表3中列出的模式在一個(gè)組劃分實(shí)施例中也可以被有效的加以實(shí)現(xiàn)。
表3置換策略模式


在一個(gè)實(shí)施例中，置換模式邏輯電路554根據(jù)一個(gè)或多個(gè)輸入動(dòng)態(tài)地選擇操作模式。置換模式邏輯電路554可以由用戶(hù)設(shè)定或可以響應(yīng)高速緩存應(yīng)用。例如，如果一個(gè)處理器正在壟斷使用二個(gè)高速緩存或與其它處理器關(guān)聯(lián)的高速緩存，則可以適當(dāng)改變置換策略以在核心之間的共享中提供更多的公平性。
圖6顯示了一個(gè)與圖3類(lèi)似的實(shí)施例，但也根據(jù)表3中詳述的基于所有權(quán)和應(yīng)用的置換策略提供額外的支持。圖6的實(shí)施例分別在高速緩存310-1和310-2的控制邏輯電路320-1和320-2上增加了空閑分路檢測(cè)邏輯電路331-1和331-2?？臻e分路檢測(cè)邏輯電路通過(guò)允許置換邏輯電路333幫助所有權(quán)和應(yīng)用LRU策略的實(shí)現(xiàn)，以確定是否對(duì)應(yīng)于來(lái)自一個(gè)高速緩存的特定地址的一個(gè)或多個(gè)分路是沒(méi)有被使用的，并且在某些實(shí)施例中利用時(shí)效(aging)裝置，用于確定多長(zhǎng)時(shí)間。除了發(fā)起高速緩存請(qǐng)求的處理器核心以外，空閑分路檢測(cè)邏輯電路檢測(cè)與處理器核心關(guān)聯(lián)的高速緩存中一個(gè)或多個(gè)分路的可用性。如果在非關(guān)聯(lián)高速緩存中至少一個(gè)分路是有效的，則數(shù)據(jù)可能被寫(xiě)入到該高速緩存。在具有用于分路的時(shí)效計(jì)數(shù)器的實(shí)施例中，可以設(shè)定一個(gè)門(mén)限以指示一個(gè)持續(xù)時(shí)間，那段時(shí)間中一個(gè)分路在它能夠被非關(guān)聯(lián)處理器分配之前將保持空閑。
例如，如果第二處理器還沒(méi)有向其高速緩存中與第一處理器正在寫(xiě)入的特定地址有關(guān)的任何分路寫(xiě)入，并且第一處理器已經(jīng)裝滿(mǎn)了其對(duì)應(yīng)于相同地址的所有分路，則可以有利地允許某種寫(xiě)共享。然而，如果第二處理器也已經(jīng)使用了其高速緩存中對(duì)應(yīng)于該特定線(xiàn)的分路，則第一處理器不被允許分配與第二處理器關(guān)聯(lián)的高速緩存中的分路。
另外，圖6顯示局部和全局置換邏輯電路，以及用來(lái)在全局和局部置換策略之間進(jìn)行選擇的部件。具體地說(shuō)，用于高速緩存310-1的全局置換邏輯電路333和局部置換邏輯電路337-1(例如，LRU置換邏輯電路)分別向復(fù)用器338-1提供分路指示。復(fù)用器338-1選擇全局分路編號(hào)或者由局部置換邏輯電路337-1指示的分路編號(hào)之一，并向控制邏輯電路320-1提供該分路編號(hào)。同樣地，用于高速緩存310-2的全局置換邏輯電路333和局部置換邏輯電路337-2分別向復(fù)用器338-2提供分路指示。復(fù)用器338-2選擇全局分路編號(hào)或者由局部置換邏輯電路337-2指示的分路編號(hào)之一，并向控制邏輯電路320-2提供該分路編號(hào)。復(fù)用器338-1和338-2可以用由置換策略選擇邏輯電路提供的控制信號(hào)加以控制，置換策略選擇邏輯電路根據(jù)特定的操作模式選擇置換策略。
各種實(shí)施例可以以不同的精確程度實(shí)現(xiàn)這種策略。例如，在一個(gè)實(shí)施例中，空閑分路檢測(cè)邏輯電路可以檢測(cè)是否有任何分路是可用的，但在另一個(gè)實(shí)施例中，可能只檢測(cè)到在其它高速緩存中所有分路都可用的情況。當(dāng)然，其它實(shí)施例可以允許可利用的分路的某種子集觸發(fā)高速緩存的交互利用。在任一情況下，提供了某種程度的公平性，因?yàn)槿绻渌幚砥髡谑褂酶咚倬彺妫瑒t另一處理器不能夠完全獨(dú)占其它處理器的高速緩存。
圖7說(shuō)明具有適用于各種已公開(kāi)技術(shù)的配置的多核心處理器700的實(shí)施例。在圖7的實(shí)施例中，提供了二個(gè)核心705-1和705-2。每個(gè)核心具有相關(guān)的一級(jí)(L1)高速緩存，分別表示為710-1和710-2。另外，每個(gè)核心還具有相關(guān)的外部總線(xiàn)邏輯電路(EBL)720-1和720-2，以及后部總線(xiàn)邏輯電路(BBL)725-1和725-2。每個(gè)外部總線(xiàn)邏輯電路與外部互連760相連接，外部互連760可以是總線(xiàn)或者是點(diǎn)對(duì)點(diǎn)互連。經(jīng)過(guò)外部總線(xiàn)邏輯電路，每個(gè)核心可以與其它總線(xiàn)代理、比如處理器、I/O設(shè)備、或存儲(chǔ)器770通信。后部總線(xiàn)邏輯電路與二級(jí)(L2)高速緩存相連接，二級(jí)(L2)高速緩存分別表示為高速緩存730-1和730-2。
另外，提供了連接(coupling)727-1，以允許第一核心705-1與和第二核心705-2關(guān)聯(lián)的L2 730-2進(jìn)行通信。同樣地，連接727-2允許第二核心705-2與和第一核心705-1關(guān)聯(lián)的L2 720-1進(jìn)行通信。在一個(gè)實(shí)施例中，兩個(gè)處理器被放置在使L2高速緩存排列為物理上緊密靠近(例如，鄰近)。通過(guò)把兩個(gè)L2高速緩存排成緊密靠近，在某些情況下訪(fǎng)問(wèn)兩個(gè)L2高速緩存可以不引起不可接受的額外延遲量。在某些實(shí)施例中，由于訪(fǎng)問(wèn)遠(yuǎn)距離的L2可能引起某些額外的延遲，但該延遲可以通過(guò)請(qǐng)求處理器的后部總線(xiàn)邏輯電路進(jìn)行補(bǔ)償。在任何情況下，上文公布的各種不同的高速緩存共享技術(shù)可以應(yīng)用到諸如圖7所示的多處理器700上，從而由于數(shù)據(jù)被存儲(chǔ)在非關(guān)聯(lián)的L2高速緩存而導(dǎo)致極少延遲，和/或以對(duì)請(qǐng)求處理器保持透明的延遲實(shí)現(xiàn)有效共享。
連接727-1和727-2使得表面上針對(duì)一個(gè)L2高速緩存的高速緩存請(qǐng)求在兩個(gè)L2高速緩存間共享。同樣，連接允許數(shù)據(jù)從遠(yuǎn)程L2返回到可能用于相關(guān)L2高速緩存的相同的接口。這樣，在某些實(shí)施例中，有限的設(shè)計(jì)修改就可以實(shí)現(xiàn)高速緩存共享。
設(shè)計(jì)可能經(jīng)過(guò)各種不同的階段，從建立到模擬到制造。描述設(shè)計(jì)的數(shù)據(jù)可以以多種方式表現(xiàn)該設(shè)計(jì)。第一，在模擬階段是有用的，可以利用硬件說(shuō)明語(yǔ)言或其它功能描述語(yǔ)言描述硬件，另外，在設(shè)計(jì)過(guò)程中的某些階段可以產(chǎn)生具有邏輯電路和/或晶體管門(mén)電路的電路級(jí)模型。此外，在某個(gè)階段，多數(shù)的設(shè)計(jì)達(dá)到在硬件模型中描述各種部件的物理位置的數(shù)據(jù)的水平。在使用常規(guī)的半導(dǎo)體制造技術(shù)的情況下，描述硬件模型的數(shù)據(jù)可以是指定屏蔽的不同屏蔽層上存在或不存在各種功能部件的數(shù)據(jù)，用于制造集成電路。在任何設(shè)計(jì)的描述中，數(shù)據(jù)可以被存儲(chǔ)在任何形式機(jī)器可讀介質(zhì)中。調(diào)制或以其它方式產(chǎn)生光或電波以傳送這個(gè)信息，存儲(chǔ)器、或磁或光存儲(chǔ)器，比如盤(pán)，可以是機(jī)器可讀介質(zhì)。任何這些介質(zhì)可以“裝載”設(shè)計(jì)信息，并且這些設(shè)計(jì)信息具體表述該設(shè)計(jì)。
這樣，對(duì)用于芯片多處理器或多處理系統(tǒng)的高速緩存共享技術(shù)進(jìn)行了說(shuō)明。盡管對(duì)幾個(gè)例示性實(shí)施例進(jìn)行了說(shuō)明并顯示在附圖中，但應(yīng)該理解，這些實(shí)施例僅僅為說(shuō)明性的，并不限制本發(fā)明的范圍，并且本發(fā)明不局限于所顯示和描述的具體結(jié)構(gòu)和配置，因?yàn)閷?duì)于普通領(lǐng)域技術(shù)人員而言，在學(xué)習(xí)了本公開(kāi)的基礎(chǔ)上可以做出各種其它修改。
權(quán)利要求
1.一種裝置，所述裝置包括多個(gè)處理器核心；多個(gè)高速緩存，每個(gè)高速緩存與一個(gè)處理器核心相關(guān)聯(lián)；控制裝置，它在操作時(shí)將所述多個(gè)高速緩存連接到每一個(gè)其它的高速緩存，以允許在所述多個(gè)高速緩存之間實(shí)現(xiàn)共享。
2.如權(quán)利要求1所述的裝置，其特征在于所述控制裝置用來(lái)允許與所述多個(gè)高速緩存中的第一個(gè)高速緩存關(guān)聯(lián)的所述多個(gè)處理器核心中的第一個(gè)處理器核心從與所述多個(gè)處理器核心中的第二個(gè)處理器核心關(guān)聯(lián)的所述多個(gè)高速緩存中的第二個(gè)高速緩存加載數(shù)據(jù)單元以及向所述第二個(gè)高速緩存存儲(chǔ)所述數(shù)據(jù)單元。
3.如權(quán)利要求2所述的裝置，其特征在于所述多個(gè)高速緩存包括第一高速緩存，用來(lái)存儲(chǔ)第一多個(gè)組；第二高速緩存，用來(lái)存儲(chǔ)第二多個(gè)組，所述第一多個(gè)組和所述第二多個(gè)細(xì)共同映射處理器核心的地址空間。
4.如權(quán)利要求2所述的裝置，其特征在于所述多個(gè)高速緩存包括第一高速緩存，用來(lái)存儲(chǔ)第一多個(gè)N個(gè)分路；第二高速緩存，用來(lái)存儲(chǔ)第二多個(gè)N個(gè)分路，所述第一多個(gè)N個(gè)分路和所述第二多個(gè)N個(gè)分路被配置為用作具有2N個(gè)分路的組相關(guān)高速緩存。
5.如權(quán)利要求4所述的裝置，其特征在于所述控制裝置還包括置換裝置，所述置換裝置用來(lái)跟蹤所述多個(gè)高速緩存上高速緩存訪(fǎng)問(wèn)的時(shí)間狀態(tài)。
6.如權(quán)利要求5所述的裝置，其特征在于所述置換裝置是可動(dòng)態(tài)配置的，用于選擇多個(gè)置換策略之一。
7.如權(quán)利要求6所述的裝置，其特征在于所述多個(gè)置換策略包括全局最近最少使用(LRU)策略，其中在所有的所述多個(gè)高速緩存上執(zhí)行最近最少使用置換算法；循環(huán)和局部LRU策略；物理所有權(quán)和局部LRU策略。
8.如權(quán)利要求5所述的裝置，其特征在于第一置換策略是全局最近最少使用(LRU)策略，其中在所有的所述多個(gè)高速緩存上執(zhí)行最近最少使用置換算法。
9.如權(quán)利要求5所述的裝置，其特征在于第一置換策略是循環(huán)和局部置換策略。
10.如權(quán)利要求5所述的裝置，其特征在于第一置換策略是物理所有權(quán)和局部置換策略。
11.如權(quán)利要求5所述的裝置，其特征在于第一置換策略是所有權(quán)和應(yīng)用置換策略。
12.如權(quán)利要求1所述的裝置，其特征在于第一性能模式使用了所有核心和高速緩存，并且其中第二性能模式使用的核心和高速緩存少于所有核心和高速緩存。
13.如權(quán)利要求1所述的裝置，其特征在于所述控制裝置用于將包括物理上獨(dú)立的陣列的所述多個(gè)高速緩存視為單個(gè)邏輯高速緩存。
14.如權(quán)利要求1所述的裝置，其特征在于第一模式使用了所有高速緩存和所有核心，第二性能模式使用的高速緩存比使用的核心多，并且其中第三模式使用一個(gè)高速緩存和一個(gè)核心。
15.如權(quán)利要求1所述的裝置，其特征在于所述裝置包括裝載在機(jī)器可讀介質(zhì)上的機(jī)器可讀數(shù)據(jù)。
16.一種方法，所述方法包括從多個(gè)處理器中的第一處理器生成第一高速緩存訪(fǎng)問(wèn)請(qǐng)求；直接詢(xún)問(wèn)多個(gè)高速緩存，其中的每個(gè)高速緩存與所述多個(gè)處理器之一相關(guān)聯(lián)，以滿(mǎn)足所述第一高速緩存訪(fǎng)問(wèn)請(qǐng)求。
17.如權(quán)利要求16所述的方法，其特征在于詢(xún)問(wèn)所述多個(gè)高速緩存包括如果地址落在第一范圍內(nèi)，則從所述多個(gè)高速緩存中的第一個(gè)高速緩存請(qǐng)求數(shù)據(jù)；如果地址落在第二范圍內(nèi)，則從所述多個(gè)高速緩存中的第二個(gè)高速緩存請(qǐng)求數(shù)據(jù)。
18.如權(quán)利要求16所述的方法，其特征在于詢(xún)問(wèn)所述多個(gè)高速緩存包括測(cè)試是否在所述多個(gè)高速緩存的第一個(gè)高速緩存中的第一多個(gè)分路之一中出現(xiàn)匹配；測(cè)試是否在所述多個(gè)高速緩存的第二個(gè)高速緩存中的第二多個(gè)分路之一中出現(xiàn)匹配。
19.如權(quán)利要求16所述的方法，其特征在于還包括在所述多個(gè)高速緩存上執(zhí)行全局置換策略。
20.如權(quán)利要求19所述的方法，其特征在于所述全局置換策略是可動(dòng)態(tài)配置的，用于選擇多個(gè)策略之一。
21.如權(quán)利要求19所述的方法，其特征在于所述全局置換策略包括以下策略之一全局最近最少使用策略，其中在所有的所述多個(gè)高速緩存上執(zhí)行最近最少使用置換算法；循環(huán)和局部置換策略；物理所有權(quán)和局部置換策略；所有權(quán)和應(yīng)用置換策略。
22.如權(quán)利要求16所述的方法，其特征在于還包括在多種模式中操作，其中第一模式使用所有高速緩存和所有核心，第二模式使用所有核心的子集和所有高速緩存，而其中第三模式使用一個(gè)高速緩存和一個(gè)核心。
23.一種系統(tǒng)，所述系統(tǒng)包括存儲(chǔ)器，用來(lái)存儲(chǔ)信息；多處理器部件，它包括第一處理器核心，它具有相關(guān)的第一處理器高速緩存；第二處理器核心，它具有相關(guān)的第二處理器高速緩存；高速緩存共享裝置，使所述第一處理器核心和所述第二處理器核心共享所述第一處理器高速緩存和所述第二處理器高速緩存，從而高速緩存來(lái)自所述存儲(chǔ)器的信息。
24.如權(quán)利要求23所述的系統(tǒng)，其特征在于所述高速緩存共享裝置包括高速緩存到高速緩存?zhèn)鬏斞b置，以允許所述第一處理器核心從所述相關(guān)的第二處理器高速緩存加載數(shù)據(jù)單元以及向所述相關(guān)的第二處理器高速緩存存儲(chǔ)數(shù)據(jù)單元。
25.如權(quán)利要求24所述的系統(tǒng)，其特征在于所述高速緩存共享裝置用于執(zhí)行組擴(kuò)展共享。
26.如權(quán)利要求24所述的系統(tǒng)，其特征在于所述高速緩存共享裝置用于執(zhí)行分路擴(kuò)展共享。
27.如權(quán)利要求23所述的系統(tǒng)，其特征在于所述高速緩存共享裝置在第一模式中被禁用，而在第二模式中被啟用。
28.如權(quán)利要求27所述的系統(tǒng)，其特征在于所述第一模式包括所有核心活動(dòng)并且無(wú)高速緩存共享的模式。
29.如權(quán)利要求28所述的系統(tǒng)，其特征在于所述第二模式包括一個(gè)核心活動(dòng)并且所有高速緩存共享的模式。
全文摘要
用于芯片多處理器的高速緩存共享。在一個(gè)實(shí)施例中，公開(kāi)的裝置包括多個(gè)處理器核心，每個(gè)核心具有相關(guān)的高速緩存。提供控制裝置，用于在與各個(gè)處理器核心相關(guān)聯(lián)的高速緩存之間實(shí)現(xiàn)共享。
文檔編號(hào)G06F12/08GK1495618SQ03164868
公開(kāi)日2004年5月12日 申請(qǐng)日期2003年9月20日 優(yōu)先權(quán)日2002年9月20日
發(fā)明者V·加格, J·克沙瓦, V 加格, 懲 申請(qǐng)人:英特爾公司