專利名稱：數(shù)字信號(hào)處理方法與數(shù)據(jù)處理器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)處理器和數(shù)字信號(hào)處理方法，它們用于一種系統(tǒng)的數(shù)據(jù)處理和數(shù)據(jù)傳輸中。其中的系統(tǒng)具有多個(gè)連接的數(shù)據(jù)處理器。
背景技術(shù)：
至今為止，有下列兩種數(shù)字信號(hào)處理方法，用于進(jìn)行系統(tǒng)中的數(shù)據(jù)傳輸和數(shù)據(jù)處理，其中的系統(tǒng)連接多個(gè)數(shù)據(jù)處理器并系統(tǒng)地操作它們。根據(jù)第一種方法，用于數(shù)字信號(hào)處理的同步時(shí)鐘從所給的時(shí)鐘源分配給所有的形成系統(tǒng)的數(shù)據(jù)處理器，以使各個(gè)處理器與這個(gè)時(shí)鐘同步，因此執(zhí)行信號(hào)處理。根據(jù)第二個(gè)方法，在具有串聯(lián)的數(shù)據(jù)處理器的系統(tǒng)中(珠連接或串聯(lián))，在傳輸?shù)臄?shù)據(jù)上疊加同步時(shí)鐘，因此從前級(jí)處理器向后級(jí)處理器發(fā)送上述數(shù)據(jù)，和在接收的數(shù)據(jù)中復(fù)制同步時(shí)鐘到后級(jí)處理器，以根據(jù)復(fù)制的時(shí)鐘執(zhí)行信號(hào)處理。
在通過(guò)使用上述方法執(zhí)行數(shù)據(jù)處理的數(shù)據(jù)處理器中，固有處理器的內(nèi)部時(shí)鐘與來(lái)自外部分配的同步時(shí)鐘或者來(lái)自傳輸數(shù)據(jù)復(fù)制的時(shí)鐘的相位同步，以及根據(jù)該時(shí)鐘，在固有處理器的范圍內(nèi)執(zhí)行預(yù)定的數(shù)據(jù)處理。
因此，必須固定一個(gè)基準(zhǔn)時(shí)鐘，以同樣的時(shí)鐘頻率應(yīng)用于上述方法的每個(gè)數(shù)據(jù)處理器，通過(guò)在每個(gè)處理器中使用具有相同頻率的振蕩器，以同步處理器，和為了改變數(shù)據(jù)速度，在同步處理器之后，每個(gè)處理器需要采用的時(shí)鐘是基準(zhǔn)時(shí)鐘的整數(shù)比例。
最近，雖然隨著數(shù)據(jù)數(shù)量的增加，通信速度有了更多的改進(jìn)，但仍需要改變通信設(shè)施(基礎(chǔ)結(jié)構(gòu))自身，以改進(jìn)基本的通信速度，但是這樣是很難的。如果使用標(biāo)準(zhǔn)化的信號(hào)以用于通信，用戶和生產(chǎn)者不可能隨意改變數(shù)據(jù)的傳輸速度。
另一方面，CPU執(zhí)行數(shù)據(jù)處理的操作時(shí)鐘的速度比基本的通信速度和CPU時(shí)鐘頻率改進(jìn)的多。由于這些操作速度是獨(dú)立的，就需要分別為連接的處理器之間的數(shù)據(jù)通信接口提供一個(gè)振蕩器和為固有處理器的數(shù)據(jù)處理提供一個(gè)振蕩器，因此就存在限制僅具有預(yù)定的時(shí)鐘頻率時(shí)，才允許進(jìn)行數(shù)據(jù)通信和數(shù)據(jù)處理。
因此，在本說(shuō)明中，用于連接的處理器之間的數(shù)據(jù)通信的時(shí)鐘將稱為“數(shù)據(jù)時(shí)鐘”和用于固有處理器中主要部件的數(shù)據(jù)處理的時(shí)鐘將稱為“系統(tǒng)時(shí)鐘”。
圖6和圖7顯示由上述方法形成的常規(guī)系統(tǒng)結(jié)構(gòu)。圖6是從外部接收同步時(shí)鐘的方法(常規(guī)例1)的結(jié)構(gòu)例。這種方法用于使用不能復(fù)制來(lái)自傳輸數(shù)據(jù)的時(shí)鐘的類型的信號(hào)格式的情況下，像NRZ(不返回零)信號(hào)方法。同步時(shí)鐘從是外部時(shí)鐘源的時(shí)鐘產(chǎn)生單元9分配給各個(gè)數(shù)據(jù)處理器。在各個(gè)處理器，同步時(shí)鐘用于PLL(鎖相回路)10，及由內(nèi)部振蕩器產(chǎn)生的時(shí)鐘和它有相位同步，以產(chǎn)生并輸出用于固有處理器的時(shí)鐘(數(shù)據(jù)時(shí)鐘DCK)。根據(jù)該時(shí)鐘，從前級(jí)處理器獲得傳輸?shù)臄?shù)據(jù)，并向后級(jí)處理器傳輸。在根據(jù)乘法器和除法器11的需要而乘以和除以時(shí)鐘頻率(DCK’)后，將數(shù)據(jù)時(shí)鐘DCK提供給數(shù)據(jù)處理單元2和數(shù)據(jù)處理控制單元3(DSP(數(shù)字信號(hào)處理器)，及CPU在內(nèi)執(zhí)行主要處理)，因此以該時(shí)鐘頻率進(jìn)行數(shù)據(jù)處理。
在圖6和圖7，DCK表示數(shù)據(jù)時(shí)鐘線，DCK’表示進(jìn)行乘法和除法的數(shù)據(jù)時(shí)鐘線，D表示傳輸數(shù)據(jù)線，和D’表示由數(shù)據(jù)處理單元2和數(shù)據(jù)處理控制單元3進(jìn)行處理的數(shù)據(jù)線。從數(shù)據(jù)處理單元2到數(shù)據(jù)處理控制單元3的線表示給予數(shù)據(jù)處理單元3的數(shù)據(jù)或者包含在數(shù)據(jù)中的信息。從數(shù)據(jù)處理控制單元3到數(shù)據(jù)處理單元2的線表示由數(shù)據(jù)處理控制單元3計(jì)算的數(shù)據(jù)、控制信號(hào)或信息。
圖7是由具有疊加的同步時(shí)鐘的數(shù)據(jù)復(fù)制時(shí)鐘的方法的結(jié)構(gòu)例(常規(guī)例2)。在此例中，作為能夠由接收數(shù)據(jù)復(fù)制時(shí)鐘類的傳輸編碼方法，使用了包括NRZI(不返回零，反相)的各種方法。在數(shù)據(jù)接收機(jī)中，根據(jù)來(lái)自前級(jí)處理器的接收數(shù)據(jù)在PLL10中復(fù)制時(shí)鐘，和根據(jù)上述時(shí)鐘，以上述的時(shí)鐘或由乘法器和除法器11乘過(guò)或除過(guò)的時(shí)鐘來(lái)操作固有處理器。當(dāng)沒(méi)有接收數(shù)據(jù)時(shí)，由于在PLL10中沒(méi)有要同步的原始數(shù)據(jù)，使用在自由運(yùn)行狀態(tài)下的時(shí)鐘。在這種方法的例子中，PLL10中僅能提供一個(gè)振蕩器，以進(jìn)行數(shù)據(jù)傳輸和數(shù)據(jù)處理，及可以很低的開(kāi)銷形成該振蕩器。
圖8顯示使用高速時(shí)鐘形成的例子(常規(guī)例3)，其中該高速時(shí)鐘不同于用在數(shù)據(jù)傳輸(數(shù)據(jù)時(shí)鐘)中的時(shí)鐘，以作為用在固有處理器中的系統(tǒng)時(shí)鐘，以便加速固有處理器的操作。在這個(gè)系統(tǒng)中，F(xiàn)IFI(先進(jìn)先出)存儲(chǔ)器12用做數(shù)據(jù)輸入和輸出單元，和通過(guò)使用系統(tǒng)時(shí)鐘(圖8中的內(nèi)部處理時(shí)鐘)執(zhí)行數(shù)據(jù)處理。及對(duì)輸入數(shù)據(jù)D和來(lái)自前級(jí)的處理數(shù)據(jù)D和處理數(shù)據(jù)D’和向后級(jí)的輸出數(shù)據(jù)D’進(jìn)行數(shù)據(jù)時(shí)鐘交換。在此時(shí)，可能發(fā)生數(shù)據(jù)通過(guò)/已通過(guò)，或者產(chǎn)生數(shù)據(jù)短缺。為了控制上述情況，必須一直監(jiān)控存儲(chǔ)器的狀態(tài)。當(dāng)改變存儲(chǔ)容量和系統(tǒng)時(shí)鐘時(shí)，必須改變控制的同步和設(shè)置。存儲(chǔ)控制根據(jù)作為附加到LSI的單元的空標(biāo)志、半空標(biāo)志、和全標(biāo)志進(jìn)行。存儲(chǔ)器的使用狀態(tài)由標(biāo)志表示，及提供一種用于計(jì)算時(shí)鐘數(shù)量的獨(dú)立電路，以控制存儲(chǔ)器。當(dāng)已經(jīng)存儲(chǔ)在FIFI存儲(chǔ)器12中的數(shù)據(jù)D達(dá)到一定數(shù)量時(shí)，立刻讀出和處理數(shù)據(jù)D，以及在收集該數(shù)據(jù)到避免溢出的程度時(shí)，在輸出端將數(shù)據(jù)寫(xiě)入到FIFI存儲(chǔ)器12中。
根據(jù)本發(fā)明一個(gè)實(shí)施例，一種用于系統(tǒng)中數(shù)據(jù)傳輸和數(shù)據(jù)處理的數(shù)字信號(hào)處理方法，其中的系統(tǒng)具有多個(gè)連接的數(shù)據(jù)處理器，該方法包括下列步驟產(chǎn)生時(shí)鐘頻率獨(dú)立的數(shù)據(jù)時(shí)鐘和系統(tǒng)時(shí)鐘，數(shù)據(jù)時(shí)鐘用于數(shù)據(jù)處理器之間的數(shù)據(jù)傳輸，和系統(tǒng)時(shí)鐘用于數(shù)據(jù)處理器內(nèi)的數(shù)據(jù)處理，和從輸入的數(shù)據(jù)時(shí)鐘和固有處理器內(nèi)的系統(tǒng)時(shí)鐘中產(chǎn)生數(shù)據(jù)處理允許信號(hào)，根據(jù)數(shù)據(jù)處理允許信號(hào)，從前級(jí)處理器中接收傳輸數(shù)據(jù)，并在數(shù)據(jù)處理器中，對(duì)接收的數(shù)據(jù)在系統(tǒng)時(shí)鐘預(yù)定數(shù)量的周期內(nèi)執(zhí)行數(shù)據(jù)處理。
在優(yōu)選的結(jié)構(gòu)中，系統(tǒng)時(shí)鐘固定于比數(shù)據(jù)時(shí)鐘大的多的時(shí)鐘頻率。
在另一個(gè)優(yōu)選的結(jié)構(gòu)中，通過(guò)將系統(tǒng)時(shí)鐘的第一個(gè)周期看成允許信號(hào)，產(chǎn)生數(shù)據(jù)處理允許信號(hào)，其中系統(tǒng)時(shí)鐘的第一個(gè)周期滿足所述數(shù)據(jù)時(shí)鐘的一個(gè)周期內(nèi)的電的特性，和中止處理，直到以預(yù)定數(shù)量的系統(tǒng)時(shí)鐘周期對(duì)數(shù)據(jù)進(jìn)行數(shù)據(jù)處理之后，允許下一個(gè)允許信號(hào)。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例，數(shù)據(jù)處理器包括數(shù)據(jù)接收裝置，用來(lái)從前級(jí)處理器中接收傳輸?shù)臄?shù)據(jù)，同時(shí)在接收由外部提供的同步時(shí)鐘后，復(fù)制時(shí)鐘，并提供復(fù)制的時(shí)鐘作為數(shù)據(jù)時(shí)鐘，系統(tǒng)時(shí)鐘產(chǎn)生裝置，用來(lái)產(chǎn)生獨(dú)立于數(shù)據(jù)時(shí)鐘的系統(tǒng)時(shí)鐘，以便用于固有處理器內(nèi)的數(shù)據(jù)處理，數(shù)據(jù)處理裝置，用來(lái)從數(shù)據(jù)接收裝置接收數(shù)據(jù)，并在系統(tǒng)時(shí)鐘預(yù)定數(shù)量的周期內(nèi)對(duì)數(shù)據(jù)進(jìn)行數(shù)據(jù)處理，和允許產(chǎn)生裝置，用來(lái)產(chǎn)生允許信號(hào)，以在接收數(shù)據(jù)時(shí)鐘和系統(tǒng)時(shí)鐘之后，在數(shù)據(jù)處理裝置中使得數(shù)據(jù)處理允許/禁止，其中根據(jù)允許產(chǎn)生裝置提供的允許信號(hào)，數(shù)據(jù)處理裝置接收數(shù)據(jù)。
在優(yōu)選結(jié)構(gòu)中，數(shù)據(jù)處理裝置在系統(tǒng)時(shí)鐘預(yù)定數(shù)量的周期內(nèi)進(jìn)行數(shù)據(jù)處理，并隨后中止處理直到下一個(gè)允許信號(hào)產(chǎn)生。
在另一個(gè)優(yōu)選結(jié)構(gòu)中，系統(tǒng)時(shí)鐘固定于比數(shù)據(jù)時(shí)鐘大的多的時(shí)鐘頻率。
在另一個(gè)優(yōu)選結(jié)構(gòu)中，數(shù)據(jù)處理器還包括數(shù)據(jù)處理控制裝置，根據(jù)系統(tǒng)時(shí)鐘進(jìn)行操作，通過(guò)與數(shù)據(jù)處理裝置的通信以控制或執(zhí)行數(shù)據(jù)處理。
在另一個(gè)優(yōu)選結(jié)構(gòu)中，數(shù)據(jù)處理器還包括數(shù)據(jù)存儲(chǔ)裝置，用于在數(shù)據(jù)處理裝置中接收和存儲(chǔ)處理的數(shù)據(jù)，并向后級(jí)處理器提供與數(shù)據(jù)時(shí)鐘同步的數(shù)據(jù)。
根據(jù)本發(fā)明的一方面，數(shù)據(jù)處理器包括數(shù)據(jù)存儲(chǔ)裝置，用于接收數(shù)據(jù)，同時(shí)復(fù)制來(lái)自前級(jí)處理器提供的傳輸?shù)臄?shù)據(jù)的時(shí)鐘，并提供復(fù)制的時(shí)鐘作為數(shù)據(jù)時(shí)鐘，系統(tǒng)時(shí)鐘產(chǎn)生裝置，用于產(chǎn)生獨(dú)立于數(shù)據(jù)時(shí)鐘的系統(tǒng)時(shí)鐘，以用于固有處理器內(nèi)的數(shù)據(jù)處理，數(shù)據(jù)處理裝置，用于從數(shù)據(jù)接收裝置接收數(shù)據(jù)，并在系統(tǒng)時(shí)鐘預(yù)定數(shù)量的周期內(nèi)，對(duì)數(shù)據(jù)執(zhí)行數(shù)據(jù)處理，和允許產(chǎn)生裝置，用來(lái)產(chǎn)生允許信號(hào)，以在接收數(shù)據(jù)時(shí)鐘和系統(tǒng)時(shí)鐘之后，在數(shù)據(jù)處理裝置中使得數(shù)據(jù)處理允許/禁止，并向數(shù)據(jù)接收裝置提供用于數(shù)據(jù)處理的允許信號(hào)，其中根據(jù)允許產(chǎn)生裝置提供的允許信號(hào)，數(shù)據(jù)處理裝置接收數(shù)據(jù)。
在優(yōu)選結(jié)構(gòu)中，數(shù)據(jù)處理裝置在系統(tǒng)時(shí)鐘預(yù)定數(shù)量的周期內(nèi)進(jìn)行數(shù)據(jù)處理，并隨后中止處理直到下一個(gè)允許信號(hào)產(chǎn)生。
在另一個(gè)優(yōu)選結(jié)構(gòu)中，系統(tǒng)時(shí)鐘固定于比數(shù)據(jù)時(shí)鐘大的多的時(shí)鐘頻率。
在另一個(gè)優(yōu)選結(jié)構(gòu)中，數(shù)據(jù)處理器還包括數(shù)據(jù)處理控制裝置，由系統(tǒng)時(shí)鐘進(jìn)行操作，通過(guò)與數(shù)據(jù)處理裝置的通信以控制或執(zhí)行數(shù)據(jù)處理。
在另一個(gè)優(yōu)選結(jié)構(gòu)中，數(shù)據(jù)處理器還包括數(shù)據(jù)存儲(chǔ)裝置，用于在數(shù)據(jù)處理裝置中接收和存儲(chǔ)處理的數(shù)據(jù)，并向后級(jí)處理器提供與數(shù)據(jù)時(shí)鐘同步的數(shù)據(jù)。
本發(fā)明的其它目的、特征和益處將通過(guò)下述的詳細(xì)說(shuō)明而展現(xiàn)的很清楚。
在附圖中
圖1是描述根據(jù)本發(fā)明實(shí)施例的方法和數(shù)據(jù)處理器(實(shí)施例1)結(jié)構(gòu)的示意圖；圖2是描述根據(jù)本發(fā)明另一個(gè)實(shí)施例的方法和數(shù)據(jù)處理器(實(shí)施例2)結(jié)構(gòu)的示意圖；圖3是描述根據(jù)本發(fā)明實(shí)施例的方法和數(shù)據(jù)處理器的操作的同步圖表；
圖4是描述根據(jù)本發(fā)明實(shí)施例的方法和數(shù)據(jù)處理器(實(shí)施例3)結(jié)構(gòu)的示意圖；圖5是描述根據(jù)本發(fā)明實(shí)施例的方法和數(shù)據(jù)處理器(實(shí)施例4)結(jié)構(gòu)的示意圖；圖6是描述常規(guī)實(shí)施例1結(jié)構(gòu)的示意圖；圖7是描述常規(guī)實(shí)施例2結(jié)構(gòu)的示意圖；圖8是描述常規(guī)實(shí)施例3結(jié)構(gòu)的示意圖。
下文，根據(jù)本發(fā)明的優(yōu)選實(shí)施例將參考附圖詳細(xì)地描述數(shù)字信號(hào)處理方法和數(shù)據(jù)處理器。圖1和圖2是描述根據(jù)本發(fā)明實(shí)施例對(duì)應(yīng)于該方法的數(shù)字信號(hào)處理方法和數(shù)據(jù)處理器的結(jié)構(gòu)的示意圖。這種方法是用于一種系統(tǒng)中的數(shù)字信號(hào)處理方法，其中該系統(tǒng)具有多個(gè)連接的數(shù)據(jù)處理器，以根據(jù)預(yù)定傳輸方法，執(zhí)行連接的系統(tǒng)中的數(shù)據(jù)通信和數(shù)字信號(hào)的數(shù)據(jù)處理。
在此方法中，使用于連接的處理器之間數(shù)據(jù)通信接口的數(shù)據(jù)時(shí)鐘和用于固有處理器內(nèi)主要處理(數(shù)據(jù)處理)的系統(tǒng)時(shí)鐘獨(dú)立，并且時(shí)鐘頻率(時(shí)鐘速度和時(shí)鐘頻率)異步。通過(guò)使比相對(duì)低速的數(shù)據(jù)時(shí)鐘快得多的系統(tǒng)時(shí)鐘的速度增加幾倍，以提供執(zhí)行數(shù)據(jù)處理的簡(jiǎn)化的結(jié)構(gòu)。這里， “獨(dú)立”或者“異步”需要條件系統(tǒng)時(shí)鐘SCK應(yīng)該比數(shù)據(jù)時(shí)鐘DCK快得多，或者系統(tǒng)時(shí)鐘SCK的時(shí)鐘頻率應(yīng)該比數(shù)據(jù)時(shí)鐘DCK的時(shí)鐘頻率大的多，和進(jìn)一步來(lái)說(shuō)，它意味著系統(tǒng)時(shí)鐘SCK不取決于數(shù)據(jù)時(shí)鐘DCK的頻率、相位、電平、抖動(dòng)精確度。
通過(guò)串聯(lián)兩個(gè)或更多的數(shù)據(jù)處理器形成該系統(tǒng)，和在圖1和圖2中，前級(jí)處理器、固有處理器和后級(jí)處理器以這種次序連接。通過(guò)預(yù)定的傳輸媒質(zhì)連接固有處理器和連接的處理器，和以預(yù)定的通信方法執(zhí)行數(shù)據(jù)傳輸。作為在連接的處理器之間的數(shù)據(jù)通信，本發(fā)明涉及到用于通信的數(shù)據(jù)時(shí)鐘頻率和編碼方法，其它的因素并不特定地限制本發(fā)明。
圖1示出了使用分配來(lái)自外部同步時(shí)鐘的方法的結(jié)構(gòu)，對(duì)應(yīng)于上述常規(guī)例1，稱之為實(shí)施例1。圖2所示的是使用復(fù)制來(lái)自數(shù)據(jù)的時(shí)鐘的方法的結(jié)構(gòu)，對(duì)應(yīng)于常規(guī)例2，稱之為實(shí)施例2。雖然它們?cè)谕酵ㄐ欧椒ㄖ胁幌嗤?，本發(fā)明的精神是關(guān)于數(shù)據(jù)時(shí)鐘和系統(tǒng)時(shí)鐘之間的調(diào)整的機(jī)理，該機(jī)理可以適用于兩種同步通信方法。在圖1和圖2中，由于具有相同數(shù)字的元件是具有相同功能的模塊，所以將同時(shí)描述它們。
圖1和圖2所示的每條線是物理信號(hào)線。線D表示傳輸數(shù)據(jù)和要處理的數(shù)據(jù)，D’表示在數(shù)據(jù)處理單元2中處理的數(shù)據(jù)或者固有處理器向后級(jí)傳輸?shù)臄?shù)據(jù)，DCK表示“數(shù)據(jù)時(shí)鐘”，SCK表示“系統(tǒng)時(shí)鐘”，及ENB表示“數(shù)據(jù)處理允許信號(hào)”。
該方法和數(shù)據(jù)處理器包括數(shù)據(jù)接收單元1、數(shù)據(jù)處理單元2、數(shù)據(jù)處理控制單元3和允許產(chǎn)生單元4。數(shù)據(jù)接收單元1還包括數(shù)據(jù)時(shí)鐘復(fù)制單元5和第一數(shù)據(jù)存儲(chǔ)單元7。數(shù)據(jù)處理控制單元3包括時(shí)鐘產(chǎn)生單元6。進(jìn)一步，它包括第二存儲(chǔ)單元8，作為后級(jí)處理器的接口。在實(shí)施例1中，存在是外部時(shí)鐘源的時(shí)鐘產(chǎn)生單元9，以便向各個(gè)處理器分配同步時(shí)鐘。
數(shù)據(jù)接收單元1在相位與輸入時(shí)鐘或數(shù)據(jù)同步之后，在數(shù)據(jù)時(shí)鐘復(fù)制單元5中進(jìn)行復(fù)制和提供數(shù)據(jù)時(shí)鐘DCK的處理，和根據(jù)數(shù)據(jù)處理允許信號(hào)ENB，進(jìn)行從前級(jí)處理器發(fā)送到第一數(shù)據(jù)存儲(chǔ)單元7的接收數(shù)據(jù)D的處理。在實(shí)施例1，接收來(lái)自時(shí)鐘產(chǎn)生單元9提供的同步時(shí)鐘，以獲得用于固有處理器的數(shù)據(jù)時(shí)鐘DCK。在實(shí)施例2，由具有疊加時(shí)鐘的數(shù)據(jù)復(fù)制時(shí)鐘，以獲得用于固有處理器的數(shù)據(jù)時(shí)鐘DCK。
數(shù)據(jù)時(shí)鐘復(fù)制單元5包括PLL(鎖相回路相位同步電路)。PLL通過(guò)使用內(nèi)部振蕩器的輸出，提供與輸入信號(hào)相位同步的信號(hào)。數(shù)據(jù)時(shí)鐘復(fù)制單元5復(fù)制來(lái)自輸入信號(hào)的數(shù)據(jù)時(shí)鐘DCK并提供數(shù)據(jù)時(shí)鐘DCK。由數(shù)據(jù)時(shí)鐘復(fù)制單元5提供的數(shù)據(jù)時(shí)鐘DCK提供給允許產(chǎn)生單元4和第二存儲(chǔ)單元8。當(dāng)數(shù)據(jù)接收單元1從前級(jí)處理器接收數(shù)據(jù)D時(shí)，數(shù)據(jù)時(shí)鐘DCK直接用做同步信號(hào)，和第二存儲(chǔ)單元8向后級(jí)處理器提供該數(shù)據(jù)D。
在輸入端的第一數(shù)據(jù)存儲(chǔ)單元和在輸出端的第二數(shù)據(jù)存儲(chǔ)單元分別由例如D觸發(fā)器形成，及它們接收并存儲(chǔ)數(shù)據(jù)D或數(shù)據(jù)D’。
由系統(tǒng)時(shí)鐘SCK操作的數(shù)據(jù)處理控制單元3，是諸如CPU或DSP(數(shù)字信號(hào)處理器)的控制器，用于控制具有預(yù)定控制順序的固有處理器。數(shù)據(jù)處理控制單元3指示數(shù)據(jù)處理單元2關(guān)于數(shù)據(jù)D的處理方法并對(duì)數(shù)據(jù)D進(jìn)行計(jì)算處理。
時(shí)鐘產(chǎn)生單元6是電路，用于產(chǎn)生系統(tǒng)時(shí)鐘SCK，以用于數(shù)據(jù)處理控制單元3中的固有處理器的主要處理，和根據(jù)諸如石英諧振器的振蕩器，用于數(shù)據(jù)處理單元2中的數(shù)據(jù)處理。系統(tǒng)時(shí)鐘SCK是獨(dú)立于并同步于數(shù)據(jù)時(shí)鐘DCK的時(shí)鐘，其中該系統(tǒng)時(shí)鐘SCK具有比用于連接的處理器之間的數(shù)據(jù)通信的數(shù)據(jù)時(shí)鐘DCK大得多的時(shí)鐘頻率。該該系統(tǒng)時(shí)鐘SCK也提供給允許產(chǎn)生單元4。
數(shù)據(jù)處理單元2是用于處理來(lái)自前級(jí)處理器的接收數(shù)據(jù)(數(shù)據(jù)處理)和處理向后級(jí)處理器傳輸?shù)臄?shù)據(jù)的單元，它由純硬件或由CPU或DSP處理的軟件形成。在數(shù)據(jù)處理單元2中，根據(jù)允許信號(hào)ENB接收來(lái)自第一數(shù)據(jù)存儲(chǔ)單元7的數(shù)據(jù)D，及在系統(tǒng)時(shí)鐘SCK的預(yù)定周期數(shù)的周期內(nèi)來(lái)處理該數(shù)據(jù)。在數(shù)據(jù)時(shí)鐘DCK的一個(gè)周期內(nèi)，由系統(tǒng)時(shí)鐘SCK在它的預(yù)定周期數(shù)的周期內(nèi)處理數(shù)據(jù)。
每個(gè)數(shù)據(jù)時(shí)鐘DCK，能夠處理數(shù)據(jù)的系統(tǒng)時(shí)鐘SCK的最大的周期數(shù)由這兩個(gè)時(shí)鐘頻率的比率決定。即，當(dāng)在數(shù)據(jù)時(shí)鐘DCK和系統(tǒng)時(shí)鐘SCK之間的時(shí)鐘頻率比率是1∶10時(shí)，系統(tǒng)時(shí)鐘SCK在一個(gè)數(shù)據(jù)周期內(nèi)可以進(jìn)行最大值為十次的計(jì)算處理。當(dāng)數(shù)據(jù)時(shí)鐘DCK的時(shí)鐘頻率是已給的信息時(shí)，可以設(shè)置上述具有可變的系統(tǒng)時(shí)鐘SCK的數(shù)據(jù)處理周期數(shù)。
在數(shù)據(jù)處理單元2中對(duì)數(shù)據(jù)D進(jìn)行的處理在當(dāng)由允許產(chǎn)生單元4提供的數(shù)據(jù)處理允許信號(hào)ENB變成H(＝允許)時(shí)開(kāi)始，及在允許信號(hào)ENB由H到H的周期內(nèi)，以系統(tǒng)時(shí)鐘SCK的預(yù)同步鐘周期數(shù)執(zhí)行處理。在根據(jù)系統(tǒng)時(shí)鐘SCK進(jìn)行數(shù)據(jù)處理之后，中止該處理直到允許信號(hào)ENB的下一個(gè)H同步，因此，節(jié)省電的消耗。
在數(shù)據(jù)處理單元2中，作為數(shù)據(jù)處理，該處理取決于應(yīng)用目的，例如，CRC信號(hào)的加法處理和解碼處理，或者誤差校正和聲音數(shù)據(jù)的重放。本發(fā)明提供一種能夠執(zhí)行數(shù)據(jù)處理的簡(jiǎn)單結(jié)構(gòu)，該結(jié)構(gòu)具有獨(dú)立于數(shù)據(jù)時(shí)鐘DCK的快速的系統(tǒng)時(shí)鐘SCK。
在數(shù)據(jù)處理單元2和數(shù)據(jù)處理控制單元3之間有一些用于通信和數(shù)據(jù)處理的方法。例如，數(shù)據(jù)處理控制單元3向數(shù)據(jù)處理單元2提供系統(tǒng)時(shí)鐘SCK，以便能夠根據(jù)同樣的時(shí)鐘處理數(shù)據(jù)D。在數(shù)據(jù)處理單元2和數(shù)據(jù)處理控制單元3之間交換控制數(shù)據(jù)，以作為一些指示。作為另一方法，數(shù)據(jù)處理控制單元3可以從數(shù)據(jù)處理單元2獲得數(shù)據(jù)D，以根據(jù)系統(tǒng)時(shí)鐘SCK處理數(shù)據(jù)，并向數(shù)據(jù)處理單元2返回處理的數(shù)據(jù)D’。作為另一方法，根據(jù)包含數(shù)據(jù)D中的信息可以由數(shù)據(jù)處理控制單元3產(chǎn)生控制信號(hào)和可以使用控制信號(hào)，以控制數(shù)據(jù)處理單元2。
允許產(chǎn)生單元4是電路，用于接收來(lái)自數(shù)據(jù)時(shí)鐘復(fù)制單元5的數(shù)據(jù)時(shí)鐘DCK和從系統(tǒng)時(shí)鐘產(chǎn)生單元6中提供的系統(tǒng)時(shí)鐘SCK，在調(diào)整這兩個(gè)時(shí)鐘之間的同步之后，產(chǎn)生數(shù)據(jù)處理允許信號(hào)ENB，并分別向在輸入端的第一數(shù)據(jù)存儲(chǔ)單元7和數(shù)據(jù)處理單元2提供上述信號(hào)。數(shù)據(jù)處理允許信號(hào)ENB是用于將數(shù)據(jù)D接收到第一數(shù)據(jù)存儲(chǔ)單元7及通過(guò)數(shù)據(jù)處理單元2和數(shù)據(jù)處理控制單元3使具有系統(tǒng)時(shí)鐘SCK的數(shù)據(jù)處理允許/禁止。
更具體地，當(dāng)數(shù)據(jù)處理允許信號(hào)ENB是在H電平(＝允許)時(shí)，在系統(tǒng)時(shí)鐘SCK的上升沿將輸入數(shù)據(jù)D存儲(chǔ)在第一存儲(chǔ)單元7中。輸入第一數(shù)據(jù)存儲(chǔ)單元7的具有系統(tǒng)時(shí)鐘SCK的數(shù)據(jù)D由數(shù)據(jù)處理單元2和數(shù)據(jù)處理控制單元3進(jìn)行處理(隨后描述)。
在實(shí)施例1和2中，在向后級(jí)處理器傳輸數(shù)據(jù)D’(數(shù)據(jù)D已經(jīng)由數(shù)處理單元2和數(shù)據(jù)處理控制單元3進(jìn)行了處理)時(shí)也使用用數(shù)據(jù)時(shí)鐘DCK的接口。在到前級(jí)處理器的接口和到級(jí)處理器接口中，只要時(shí)鐘頻率和通信時(shí)間是相同的，通信算和信號(hào)格式之間的差異和其它的差異不會(huì)產(chǎn)生什么問(wèn)題。
圖3是根據(jù)本發(fā)明實(shí)施例(實(shí)例1和2)數(shù)字信號(hào)處理方法和數(shù)據(jù)處理器的操作的時(shí)間圖。從頂部開(kāi)始，這些信號(hào)表示系統(tǒng)時(shí)鐘SCK，來(lái)自前級(jí)處理器的傳輸數(shù)據(jù)D，數(shù)據(jù)時(shí)鐘DCK，數(shù)據(jù)處理允許信號(hào)ENB(允許信號(hào)用于數(shù)據(jù)D的數(shù)據(jù)處理和接收處理)，數(shù)據(jù)D的數(shù)據(jù)處理和接收處理的同步，在數(shù)據(jù)處理單元2中根據(jù)系統(tǒng)時(shí)鐘SCK對(duì)數(shù)據(jù)D的數(shù)據(jù)處理，來(lái)自數(shù)據(jù)處理單元2的輸出數(shù)據(jù)D’，和來(lái)自固有處理器的輸出數(shù)據(jù)D’。
將描述該處理的流程圖。首先，在第一實(shí)施例的例子中，在數(shù)據(jù)時(shí)鐘復(fù)制單元5中，接收來(lái)自外部的同步時(shí)鐘，以獲得數(shù)據(jù)時(shí)鐘DCK。在第二實(shí)施例的例子中，從輸入數(shù)據(jù)中復(fù)制數(shù)據(jù)時(shí)鐘DCK。在數(shù)據(jù)接收單元1，與數(shù)據(jù)時(shí)鐘DCK一致地將數(shù)據(jù)D提供給第一數(shù)據(jù)存儲(chǔ)單元7。
將數(shù)據(jù)時(shí)鐘DCK和系統(tǒng)時(shí)鐘SCK提供給允許產(chǎn)生單元4，允許產(chǎn)生單元4產(chǎn)生數(shù)據(jù)處理允許信號(hào)ENB，并提供給第一數(shù)據(jù)存儲(chǔ)單元7和數(shù)據(jù)處理單元2。
數(shù)據(jù)處理允許信號(hào)ENB在H電平(＝允許)時(shí)，在系統(tǒng)時(shí)鐘SCK的上升沿將輸入數(shù)據(jù)D存入第一數(shù)據(jù)存儲(chǔ)單元7，和由數(shù)據(jù)處理單元2和數(shù)據(jù)處理控制單元3以預(yù)定數(shù)量的系統(tǒng)時(shí)鐘SCK周期高速處理數(shù)據(jù)。
在允許產(chǎn)生單元4，作為產(chǎn)生允許信號(hào)ENB的方法，例如，在數(shù)據(jù)時(shí)鐘DCK上升到H電平之后，將先滿足電的特性的系統(tǒng)時(shí)鐘SCK的一個(gè)時(shí)鐘周期看作允許信號(hào)ENB的H。當(dāng)允許信號(hào)ENB在H的時(shí)刻，將其看作能夠在數(shù)據(jù)處理單元2中開(kāi)始數(shù)據(jù)D的數(shù)據(jù)處理和接收數(shù)據(jù)處理的同步。
根據(jù)每一個(gè)數(shù)據(jù)時(shí)鐘DCK的周期的系統(tǒng)時(shí)鐘SCK的時(shí)鐘數(shù)，數(shù)據(jù)處理控制單元3通過(guò)使用系統(tǒng)時(shí)鐘SCK以高速處理由數(shù)據(jù)處理單元2接收的數(shù)據(jù)D，其中將時(shí)鐘數(shù)看成為用于數(shù)據(jù)處理的合適的設(shè)置。在數(shù)據(jù)處理之后，數(shù)據(jù)處理單元2中止數(shù)據(jù)處理直到接收到下一個(gè)允許信號(hào)ENB(它變成H電平)，因此節(jié)省功耗。
將在數(shù)據(jù)處理單元2中的數(shù)據(jù)D’(或者從固有處理器的數(shù)據(jù)處理控制單元3向后級(jí)處理器傳輸?shù)臄?shù)據(jù))提供給第二存儲(chǔ)單元8，并根據(jù)數(shù)據(jù)時(shí)鐘DCK讀出，及因此通過(guò)第二存儲(chǔ)單元8將數(shù)據(jù)D’輸出到后級(jí)處理器。
在上述實(shí)施例的結(jié)構(gòu)中，也可以考慮沒(méi)有數(shù)據(jù)處理控制單元3的結(jié)構(gòu)(也就是，數(shù)據(jù)D的數(shù)據(jù)處理僅通過(guò)數(shù)據(jù)處理單元2執(zhí)行)(圖4中的實(shí)施例3)。這是這種情況，例如，輸入數(shù)據(jù)D總是有效數(shù)據(jù)和在數(shù)據(jù)處理單元2中執(zhí)行預(yù)定的常量處理。在這種情況下，存在與后級(jí)處理器連接的接口，作為處理的數(shù)據(jù)D的輸出目的地。
進(jìn)一步，可以考慮沒(méi)有向后級(jí)處理器提供數(shù)據(jù)的第二數(shù)據(jù)存儲(chǔ)單元8后級(jí)處理器的結(jié)構(gòu)(在圖5中的實(shí)施例4)。這是這種情況，例如，存在數(shù)據(jù)處理控制單元3，已經(jīng)從輸入數(shù)據(jù)D獲得了必須的信息并且取出在固有處理器內(nèi)的所有數(shù)據(jù)，因此沒(méi)有向后級(jí)處理器傳輸該數(shù)據(jù)?？蛇x地，在即使存在后級(jí)處理器的情況下，以對(duì)輸入到固有處理器中的數(shù)據(jù)時(shí)鐘DCK無(wú)影響的數(shù)據(jù)周期內(nèi)傳輸數(shù)據(jù)D。
根據(jù)上述結(jié)構(gòu)和操作，可能通過(guò)改變固有處理器系統(tǒng)時(shí)鐘SCK的時(shí)鐘頻率，加速處理數(shù)據(jù)，而不用改變用于各自連接的處理器的接口規(guī)格。這是因?yàn)閿?shù)據(jù)時(shí)鐘DCK和系統(tǒng)時(shí)鐘被設(shè)計(jì)為獨(dú)立操作和異步操作。作為本發(fā)明的方法和數(shù)據(jù)處理器的應(yīng)用，可以考慮它適用于各種系統(tǒng)，例如AV系統(tǒng)。
如上所述，已經(jīng)描述過(guò)本發(fā)明的實(shí)施例。上述實(shí)施例僅描述本發(fā)明的一些優(yōu)選實(shí)施例，本發(fā)明并不局限與上述內(nèi)容，而且可能會(huì)有各種更改，這些更改不會(huì)偏離本發(fā)明的精神。
如上所闡述的，根據(jù)本發(fā)明，在具有多個(gè)連接的數(shù)據(jù)處理器以執(zhí)行數(shù)字?jǐn)?shù)據(jù)通信和數(shù)據(jù)處理的系統(tǒng)中，對(duì)在連接的處理器之間的通信接口限制使用外部時(shí)鐘(數(shù)據(jù)時(shí)鐘)，通過(guò)使用幾倍于連接的處理器之間的數(shù)據(jù)傳輸比率的時(shí)鐘頻率的內(nèi)部時(shí)鐘(基于數(shù)據(jù)時(shí)鐘)，使在處理器內(nèi)的數(shù)據(jù)處理獨(dú)立，和通過(guò)使用ENB產(chǎn)生單元產(chǎn)生的允許信號(hào)，調(diào)整兩個(gè)時(shí)鐘之間的同步，因此在固有處理器內(nèi)加速了數(shù)據(jù)處理，同時(shí)改變內(nèi)部時(shí)鐘頻率，而不改變連接的處理器之間的接口規(guī)格。
在數(shù)據(jù)處理器中，即使當(dāng)用戶想改變內(nèi)部時(shí)鐘的操作速度，由于它獨(dú)立于外部時(shí)鐘(數(shù)據(jù)時(shí)鐘)，這種改變也是很容易的，其中外部時(shí)鐘用在連接的處理器之間的數(shù)據(jù)通信中。
當(dāng)在連接的處理器之間的數(shù)據(jù)通信的數(shù)據(jù)速度(數(shù)據(jù)速率)暫時(shí)變化時(shí)(例如，在時(shí)鐘頻率從1Mbps變到2Mbps的瞬間)，PLL跟蹤所給的數(shù)據(jù)時(shí)鐘的速度或頻率以作為信息，產(chǎn)生復(fù)制輸入數(shù)據(jù)和數(shù)據(jù)時(shí)鐘的狀態(tài)。如果數(shù)據(jù)速度(數(shù)據(jù)速率)的改變?cè)谝粋€(gè)范圍內(nèi)，就可以同樣的系統(tǒng)時(shí)鐘進(jìn)行數(shù)據(jù)處理，而不需要任何特別的控制，其中該范圍內(nèi)能夠獲得在數(shù)據(jù)時(shí)鐘的一個(gè)周期內(nèi)進(jìn)行數(shù)據(jù)處理必須的系統(tǒng)時(shí)鐘的周期數(shù)。每一數(shù)據(jù)時(shí)鐘的一個(gè)周期內(nèi)的系統(tǒng)時(shí)鐘周期數(shù)由允許信號(hào)ENB的周期定義。在此時(shí)，用于輸入數(shù)據(jù)的數(shù)據(jù)時(shí)鐘定義為相對(duì)相同的同步(即，從來(lái)不會(huì)產(chǎn)生數(shù)據(jù)是1MHz周期的數(shù)據(jù)而時(shí)鐘是3MHz的情況)。
與上述常規(guī)例3相比較，如果能夠發(fā)現(xiàn)每一個(gè)數(shù)據(jù)時(shí)鐘的時(shí)鐘周期使用了多少系統(tǒng)時(shí)鐘的周期數(shù)時(shí)，就不需要使用復(fù)雜的存儲(chǔ)控制，和如果每當(dāng)數(shù)據(jù)處理允許信號(hào)ENB變成H時(shí)，由數(shù)據(jù)處理單元2接收并處理數(shù)據(jù)和在下一個(gè)允許信號(hào)ENB變成H之前由數(shù)據(jù)處理單元2提供數(shù)據(jù)時(shí)，進(jìn)一步地，也不需要復(fù)雜的數(shù)據(jù)量的控制。
雖然已經(jīng)描述本發(fā)明和對(duì)實(shí)施例進(jìn)行了描述，本領(lǐng)域的普通技術(shù)人員應(yīng)該明白本發(fā)明可能會(huì)有上述和各種其它改變、刪除和添加，這些變化不會(huì)偏離本發(fā)明的精神和范圍。因此，本發(fā)明不應(yīng)該理解為上文闡述的特定實(shí)施例的限制，但是可認(rèn)為是對(duì)包含的范圍內(nèi)的所有可能的實(shí)施例和所附權(quán)利要求中所闡述的特征的等同物的限制。
權(quán)利要求
1.一種用于系統(tǒng)中的數(shù)據(jù)傳輸和數(shù)據(jù)處理的數(shù)字信號(hào)處理方法，所述系統(tǒng)具有多個(gè)連接的數(shù)據(jù)處理器，該方法包括下列步驟產(chǎn)生時(shí)鐘頻率獨(dú)立的數(shù)據(jù)時(shí)鐘和系統(tǒng)時(shí)鐘，數(shù)據(jù)時(shí)鐘用于所述數(shù)據(jù)處理器之間的數(shù)據(jù)傳輸，和系統(tǒng)時(shí)鐘用于數(shù)據(jù)處理器內(nèi)的數(shù)據(jù)處理，和從鍵入的所述數(shù)據(jù)時(shí)鐘和固有處理器內(nèi)的所述系統(tǒng)時(shí)鐘中產(chǎn)生數(shù)據(jù)處理允許信號(hào)，根據(jù)數(shù)據(jù)處理允許信號(hào)，從前級(jí)處理器中接收傳輸數(shù)據(jù)，并在數(shù)據(jù)處理器中，對(duì)接收的數(shù)據(jù)在系統(tǒng)時(shí)鐘預(yù)定數(shù)量的周期內(nèi)執(zhí)行數(shù)據(jù)處理。
2.如權(quán)利要求1所述的數(shù)字信號(hào)處理方法，其特征在于所述系統(tǒng)時(shí)鐘固定于比所述數(shù)據(jù)時(shí)鐘大得多的時(shí)鐘頻率。
3.如權(quán)利要求1所述的數(shù)字信號(hào)處理方法，其特征在于通過(guò)將所述系統(tǒng)時(shí)鐘的第一個(gè)周期看成允許信號(hào)，產(chǎn)生所述數(shù)據(jù)處理允許信號(hào)，其中系統(tǒng)時(shí)鐘的第一個(gè)周期滿足所述數(shù)據(jù)時(shí)鐘的一個(gè)周期內(nèi)的電的特性，和中止處理，直到在系統(tǒng)時(shí)鐘預(yù)定數(shù)量的周期內(nèi)對(duì)數(shù)據(jù)進(jìn)行數(shù)據(jù)處理之后，允許下一個(gè)允許信號(hào)時(shí)，繼續(xù)處理。
4.一種數(shù)據(jù)處理器，包括數(shù)據(jù)接收裝置，用來(lái)從前級(jí)處理器中接收傳輸?shù)臄?shù)據(jù)，同時(shí)在接收由外部提供的同步時(shí)鐘后，復(fù)制時(shí)鐘，并提供復(fù)制的時(shí)鐘作為數(shù)據(jù)時(shí)鐘；系統(tǒng)時(shí)鐘產(chǎn)生裝置，用來(lái)產(chǎn)生獨(dú)立于數(shù)據(jù)時(shí)鐘的系統(tǒng)時(shí)鐘，以便用于固有處理器內(nèi)的數(shù)據(jù)處理；數(shù)據(jù)處理裝置，用來(lái)從所述數(shù)據(jù)接收裝置接收數(shù)據(jù)，并在系統(tǒng)時(shí)鐘預(yù)定數(shù)量的周期內(nèi)對(duì)數(shù)據(jù)進(jìn)行處理；和允許產(chǎn)生裝置，用來(lái)產(chǎn)生允許信號(hào)，以在接收所述數(shù)據(jù)時(shí)鐘和所述系統(tǒng)時(shí)鐘之后，在所述數(shù)據(jù)處理裝置中使得數(shù)據(jù)處理允許/禁止，其中根據(jù)所述允許產(chǎn)生裝置提供的允許信號(hào)，所述數(shù)據(jù)處理裝置接收數(shù)據(jù)。
5.如權(quán)利要求4所述的數(shù)據(jù)處理器，其特征在于所述數(shù)據(jù)處理裝置在系統(tǒng)時(shí)鐘預(yù)定數(shù)量的周期內(nèi)進(jìn)行數(shù)據(jù)處理，然后中止處理直到下一個(gè)允許信號(hào)產(chǎn)生。
6.如權(quán)利要求4所述的數(shù)據(jù)處理器，其特征在于所述系統(tǒng)時(shí)鐘固定于比所述數(shù)據(jù)時(shí)鐘大得多的時(shí)鐘頻率。
7.如權(quán)利要求4所述的數(shù)據(jù)處理器，其特征在于還包括數(shù)據(jù)處理控制裝置，根據(jù)所述系統(tǒng)時(shí)鐘進(jìn)行操作，通過(guò)與所述數(shù)據(jù)處理裝置的通信以控制或執(zhí)行數(shù)據(jù)處理。
8.如權(quán)利要求4所述的數(shù)據(jù)處理器，其特征在于還包括數(shù)據(jù)存儲(chǔ)裝置，用于在所述數(shù)據(jù)處理裝置中接收和存儲(chǔ)處理的數(shù)據(jù)，并向后級(jí)處理器提供與所述數(shù)據(jù)時(shí)鐘同步的數(shù)據(jù)。
9.一種數(shù)據(jù)處理器，包括數(shù)據(jù)接收裝置，用來(lái)接收數(shù)據(jù)，同時(shí)復(fù)制來(lái)自前級(jí)處理器提供的傳輸數(shù)據(jù)的時(shí)鐘，并提供復(fù)制的時(shí)鐘作為數(shù)據(jù)時(shí)鐘，系統(tǒng)時(shí)鐘產(chǎn)生裝置，用來(lái)產(chǎn)生獨(dú)立于所述數(shù)據(jù)時(shí)鐘的系統(tǒng)時(shí)鐘，以便用于固有處理器內(nèi)的數(shù)據(jù)處理，數(shù)據(jù)處理裝置，用來(lái)從所述數(shù)據(jù)接收裝置接收數(shù)據(jù)，并在系統(tǒng)時(shí)鐘預(yù)定數(shù)量的周期內(nèi)對(duì)數(shù)據(jù)進(jìn)行數(shù)據(jù)處理，和允許產(chǎn)生裝置，用來(lái)產(chǎn)生允許信號(hào)，以在接收所述數(shù)據(jù)時(shí)鐘和所述系統(tǒng)時(shí)鐘之后，在所述數(shù)據(jù)處理裝置中使得數(shù)據(jù)處理允許/禁止，和給數(shù)據(jù)接收裝置提供所述允許信號(hào)，用于數(shù)據(jù)處理，其中根據(jù)所述允許產(chǎn)生裝置提供的所述允許信號(hào)，所述數(shù)據(jù)處理裝置接收數(shù)據(jù)。
10.如權(quán)利要求9所述的數(shù)據(jù)處理器，其特征在于所述數(shù)據(jù)處理裝置在系統(tǒng)時(shí)鐘預(yù)定數(shù)量的周期內(nèi)進(jìn)行數(shù)據(jù)處理，然后中止處理直到下一個(gè)允許信號(hào)產(chǎn)生。
11.如權(quán)利要求9所述的數(shù)據(jù)處理器，其特征在于所述系統(tǒng)時(shí)鐘固定于比所述數(shù)據(jù)時(shí)鐘大得多的時(shí)鐘頻率。
12.如權(quán)利要求9所述的數(shù)據(jù)處理器，其特征在于還包括數(shù)據(jù)處理控制裝置，根據(jù)系統(tǒng)時(shí)鐘進(jìn)行操作，通過(guò)與所述數(shù)據(jù)處理裝置的通信以控制或執(zhí)行數(shù)據(jù)處理。
13.如權(quán)利要求9所述的數(shù)據(jù)處理器，其特征在于還包括數(shù)據(jù)存儲(chǔ)裝置，用于在所述數(shù)據(jù)處理裝置中接收和存儲(chǔ)處理的數(shù)據(jù)，并向后級(jí)處理器提供與所述數(shù)據(jù)時(shí)鐘同步的數(shù)據(jù)。
全文摘要
用于連接的處理器之間的數(shù)據(jù)通信的數(shù)據(jù)時(shí)鐘和用于在固有處理器內(nèi)進(jìn)行數(shù)據(jù)處理的系統(tǒng)時(shí)鐘是相互獨(dú)立且時(shí)鐘頻率不同步，以及由允許產(chǎn)生單元進(jìn)行在兩個(gè)時(shí)鐘之間的調(diào)整。根據(jù)由這兩個(gè)時(shí)鐘產(chǎn)生的數(shù)據(jù)處理允許信號(hào)，控制數(shù)據(jù)處理的同步，和由系統(tǒng)時(shí)鐘以很高的速度處理數(shù)據(jù)。
文檔編號(hào)G06F1/04GK1420654SQ0215226
公開(kāi)日2003年5月28日 申請(qǐng)日期2002年11月21日 優(yōu)先權(quán)日2001年11月21日
發(fā)明者豬原尚之 申請(qǐng)人:日本電氣株式會(huì)社