專利名稱：時(shí)鐘同步電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種適用于雙倍數(shù)據(jù)速率(DDR)型DRAM、同步DRAM(SDRAM)和雙倍數(shù)據(jù)速率第一周期(double data rate first cycle)RAM(FCRAM)等時(shí)鐘同步型存儲(chǔ)器等使用高速時(shí)鐘來(lái)進(jìn)行同步控制的時(shí)鐘同步電路。
近年來(lái)，在計(jì)算機(jī)系統(tǒng)中，應(yīng)處理高速化的要求，采用了同步DRAM等時(shí)鐘同步型存儲(chǔ)器。這種時(shí)鐘同步型存儲(chǔ)器在存儲(chǔ)器內(nèi)部使用與控制存儲(chǔ)器的時(shí)鐘(以下稱為外部時(shí)鐘)同步的時(shí)鐘。
但是由于接收機(jī)(輸入緩沖器)等的影響，在存儲(chǔ)器內(nèi)部使用的時(shí)鐘(以下稱為內(nèi)部時(shí)鐘)和外部時(shí)鐘之間產(chǎn)生偏差(時(shí)滯)的情況下，特別是對(duì)于高速動(dòng)作而言，即使該偏差很小，也容易在存儲(chǔ)器的內(nèi)部電路中引起誤操作。另外，使用與外部時(shí)鐘有偏差的內(nèi)部時(shí)鐘來(lái)從存儲(chǔ)器輸出的數(shù)據(jù)也會(huì)由于使用該數(shù)據(jù)的控制器而妨礙高速處理。
因此，在最近的存儲(chǔ)器中，在芯片內(nèi)部置位使內(nèi)部時(shí)鐘高精度地與外部時(shí)鐘同步的時(shí)鐘同步電路。
以前，對(duì)于時(shí)鐘同步電路的結(jié)構(gòu)，已知周期型和相位比較型兩種。特別是，與相位比較型時(shí)鐘同步電路相比，作為周期型時(shí)鐘同步電路的STBD(Synchronous Traced Backward Delay)由于同步速度(從電源接通到完成外部時(shí)鐘與內(nèi)部時(shí)鐘同步的速度)快，所以頻繁繼電，以實(shí)現(xiàn)消耗功能的減少。
圖1是表示現(xiàn)有的周期型時(shí)鐘同步電路的塊結(jié)構(gòu)。
向具有延遲量Trc的接收機(jī)(輸入緩沖器)11中輸入外部時(shí)鐘EXTCLK。接收機(jī)11輸出對(duì)外部時(shí)鐘EXTCLK有Trc時(shí)滯的時(shí)鐘CLKSTIN。將時(shí)鐘CLKSTIN輸入具有延遲量為Trc+Tdr的延遲監(jiān)視器12和控制脈沖發(fā)生電路13。
延遲監(jiān)視器12根據(jù)時(shí)鐘CLKSTIN輸出正向脈沖FCLIN?？刂泼}沖發(fā)生電路13根據(jù)時(shí)鐘CLKSTIN輸出控制脈沖P、bP?？刂泼}沖發(fā)生電路13由例如圖6所示的電路構(gòu)成。
將正向脈沖FCLIN施加給正向脈沖用延遲線14。正向脈沖用延遲線14由串聯(lián)連接的N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N構(gòu)成。其中，N和n均為正數(shù)，且n＜N。
控制脈沖(正向脈沖傳輸控制信號(hào))P、bP控制N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N的動(dòng)作。當(dāng)N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N處于動(dòng)作狀態(tài)(可傳輸正向脈沖的狀態(tài))時(shí)，各正向延遲單元將從前級(jí)的正向延遲單元接收到的正向脈沖傳輸給后級(jí)的正向延遲單元。
正向延遲單元14-n由例如圖2所示電路構(gòu)成。
狀態(tài)保持部15與正向脈沖延遲線14鄰接配置。N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N對(duì)應(yīng)于N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N。
輸入正向脈沖的正向延遲單元改變與其對(duì)應(yīng)的狀態(tài)保持單元的狀態(tài)(置位/復(fù)位)。具體而言，在正向脈沖FCLIN輸入正向脈沖用延遲線14之前，所有的狀態(tài)保持單元15-1、15-2、…15-n、…15-N處于復(fù)位(R)狀態(tài)，對(duì)應(yīng)于輸入正向脈沖的正向延遲單元的狀態(tài)保持單元從復(fù)位(R)狀態(tài)變?yōu)橹梦?S)狀態(tài)。
狀態(tài)保持單元15-n由例如圖3所示電路構(gòu)成。
狀態(tài)保持部15內(nèi)的N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N通過(guò)控制脈沖(狀態(tài)保持部復(fù)位信號(hào))bP恢復(fù)復(fù)位狀態(tài)。狀態(tài)保持部初始化電路17根據(jù)復(fù)位信號(hào)RESET輸出初始化信號(hào)bRSINI，強(qiáng)制將N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)初始化為復(fù)位狀態(tài)。
狀態(tài)保持部初始化電路17由例如圖14所示電路構(gòu)成。
延遲監(jiān)視器12、控制脈沖發(fā)生電路13、正向脈沖用延遲線14、狀態(tài)保持部15和狀態(tài)保持部初始化電路17的目的在于監(jiān)視外部時(shí)鐘EXTCLK和內(nèi)部時(shí)鐘INTCLK同步所需的延遲時(shí)間τ-(Trc-Tdr)，這里，稱為監(jiān)視電路。
相對(duì)于監(jiān)視延遲時(shí)間τ-(Trc-Tdr)的監(jiān)視電路，反向脈沖用延遲線16的目的在于正確復(fù)制監(jiān)視電路監(jiān)視的延遲時(shí)間τ-(Trc-Tdr)。
因?yàn)榉聪蛎}沖用延遲線16的目的在于正確復(fù)制延遲時(shí)間τ-(Trc-Tdr)，所以完全仿造正向脈沖用延遲線14。即，對(duì)稱于保持狀態(tài)部15來(lái)配置正向脈沖用延遲線14和反向脈沖用延遲線16，且兩個(gè)電路結(jié)構(gòu)完全相同。因此，本實(shí)例的STBD有時(shí)被稱為鏡式STBD。
反向脈沖用延遲線16由串聯(lián)連接的N個(gè)反向延遲單元16-1、16-2、…16-n、…16-N構(gòu)成。反向脈沖用延遲線16根據(jù)狀態(tài)保持部15內(nèi)的N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)和CLKSTIN，在正確復(fù)制延遲時(shí)間τ-(Trc-Tdr)之后，輸出時(shí)鐘STCLK。
反向延遲單元16-n由例如圖5所示電路構(gòu)成。
時(shí)鐘STCLK一旦經(jīng)過(guò)具有延遲量Tdr的驅(qū)動(dòng)器18，則變?yōu)榕c外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK。
下面說(shuō)明STBD的同步動(dòng)作原理。
其中，如圖1所示的STBD，第n級(jí)的正向延遲單元15-n改變第n級(jí)的狀態(tài)保持單元15-n的狀態(tài)，根據(jù)第n級(jí)狀態(tài)保持單元15-n的狀態(tài)，第n-1級(jí)反向延遲單元16-(n-1)動(dòng)作。
圖7是說(shuō)明STBD的同步動(dòng)作原理的波形圖。
考慮圖(a)所示周期τ的外部時(shí)鐘EXTCLK輸入接收機(jī)11的情況。
外部時(shí)鐘EXTCLK由接收機(jī)11進(jìn)行波形整形和放大，作為時(shí)鐘CLKSTIN輸出。若設(shè)接收機(jī)11具有的延遲時(shí)間為Trc時(shí)，則時(shí)鐘CLKSTIN相對(duì)于外部時(shí)鐘EXTCLK僅延遲了Trc。(圖(b))。
從接收機(jī)11輸出的時(shí)鐘CLKSTIN分別輸入顯示監(jiān)視器(模擬顯示器)12、控制脈沖發(fā)生電路13、反向脈沖用延遲線16。
控制脈沖發(fā)生電路13脈沖化CLKSTIN，生成與時(shí)鐘CLKSTIN同步上升的控制脈沖P。例如，將控制脈沖P的周期設(shè)定為τ，將脈沖寬度設(shè)定為Wp(圖(c))。控制脈沖bP為控制脈沖P的反向信號(hào)。
延遲監(jiān)視器12具有等于接收機(jī)11具有的延遲時(shí)間Trc和驅(qū)動(dòng)器14具有的延遲時(shí)間Tdr之和的延遲時(shí)間(Trc+Tdr)。因此，從延遲監(jiān)視器12輸出的正向脈沖FCLIN相對(duì)于從接收機(jī)11輸出的時(shí)鐘CLKSTIN僅延遲(Trc+Tdr)，并輸入正向脈沖用延遲線14(圖(d))。
正向脈沖用延遲線14由串聯(lián)連接的N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N構(gòu)成。N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N的每一個(gè)在控制脈沖P為“L(低)”電平時(shí)，接收從前級(jí)正向延遲單元輸出的正向脈沖，向后級(jí)正向延遲單元傳輸該正向脈沖。另外，N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N的每一個(gè)在控制脈沖P為“H(高)”電平時(shí)，阻止正向脈沖用延遲線14的正向脈沖傳輸。
即，正向脈沖FCLIN僅在從向正向脈沖用延遲線14輸入到控制脈沖P變?yōu)镠”電平的期間(τ-(Trc+Tdr))內(nèi)傳輸正向脈沖用延遲線14(圖(d))。
狀態(tài)保持部15存儲(chǔ)正向脈沖的傳輸狀態(tài)，在獲得信息的同時(shí)，控制反向脈沖用延遲線16內(nèi)的各反向延遲單元的動(dòng)作，使反向脈沖的反向脈沖用延遲線16內(nèi)的傳輸時(shí)間與正向脈沖的正向脈沖用延遲線14內(nèi)的傳輸時(shí)間相同。
狀態(tài)保持部15可具有置位(S)狀態(tài)和復(fù)位(R)狀態(tài)兩種狀態(tài)，向反向延遲單元輸出分別對(duì)應(yīng)的控制信號(hào)。
處于置位狀態(tài)的狀態(tài)保持單元控制的反向延遲單元向配置在其前級(jí)的反向延遲單元原樣輸出配置在后級(jí)的反向延遲單元的輸出信號(hào)。保持在復(fù)位狀態(tài)的狀態(tài)保持單元控制的反向延遲單元向配置在其前級(jí)的反向延遲單元輸出接收機(jī)11的輸出信號(hào)。
初始狀態(tài)的狀態(tài)保持部15通過(guò)狀態(tài)保持部初始化電路17將所有狀態(tài)保持單元15-1、15-2、…15-n、…15-N變?yōu)閺?fù)位狀態(tài)，對(duì)應(yīng)于未輸入正向脈沖的正向延遲單元的狀態(tài)保持單元原樣保持復(fù)位狀態(tài)，對(duì)應(yīng)于輸入正向脈沖的正向延遲單元的狀態(tài)保持單元變?yōu)橹梦粻顟B(tài)。
當(dāng)控制脈沖P變?yōu)椤癏”電平時(shí)，時(shí)鐘CLKSTIN也變?yōu)镠電平(圖(b)、(c))，所以向復(fù)位狀態(tài)的狀態(tài)保持單元控制的反向延遲單元(例如圖26的第n級(jí)以后的反向延遲單元)輸入H電平的輸入信號(hào)(CLKSTIN)。
若設(shè)正向脈沖傳輸?shù)恼蜓舆t單元的級(jí)數(shù)為n，則第1~n的狀態(tài)保持單元15-1、15-2、…15-n變?yōu)橹梦粻顟B(tài)，所以復(fù)位狀態(tài)的第(n+1)級(jí)的狀態(tài)保持單元控制的第n級(jí)反向延遲單元16-n生成反向脈沖，將反向脈沖從反向延遲單元16-n傳輸?shù)狡淝凹?jí)的反向延遲單元16-(n-1)。
因此，反向脈沖傳輸?shù)姆聪蜓舆t單元級(jí)數(shù)與正向脈沖傳輸?shù)恼蜓舆t單元級(jí)數(shù)相等。
這里，正向脈沖的正向脈沖用延遲線14的傳輸時(shí)間(延遲時(shí)間)與反向脈沖的反向脈沖用延遲線16的傳輸時(shí)間(延遲時(shí)間)被設(shè)計(jì)成彼此相等，所以從正向脈沖FCLIN輸入正向脈沖用延遲線14到從反向脈沖用延遲線16輸出反向脈沖STCLK的時(shí)間為(τ-(Trc+Tdr))×2(圖(e))。
之后，將從反向脈沖用延遲線16輸出的反向脈沖(時(shí)鐘)STCLK輸入驅(qū)動(dòng)器18。驅(qū)動(dòng)器18具有延遲時(shí)間Tdr，所以驅(qū)動(dòng)器18的輸出信號(hào)變?yōu)榕c外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK(圖(f))。
將向接收機(jī)11輸入外部時(shí)鐘EXTCLK開(kāi)始到從驅(qū)動(dòng)器18輸出內(nèi)部時(shí)鐘INTCLK的延遲時(shí)間作為Δtotal來(lái)進(jìn)行計(jì)算，有Δtotal＝Δmsr+Δprp (1)。
其中，Δmsr是從向延遲監(jiān)視器12輸入正向脈沖開(kāi)始到截?cái)嘣谡蛎}沖用延遲線14內(nèi)傳輸正向脈沖的時(shí)間，Δprp是從截?cái)嘣谡蛎}沖用延遲線14內(nèi)傳輸正向脈沖開(kāi)始到向驅(qū)動(dòng)器18輸出反向脈沖用延遲線16內(nèi)生成的反向脈沖的時(shí)間與接收機(jī)11的延遲量的合計(jì)時(shí)間。
延遲監(jiān)視器12具有延遲量(Trc+Tdr)，正向脈沖在正向脈沖用延遲線14內(nèi)傳輸?shù)臅r(shí)間為(τ-(Trc+Tdr))，用下式(2)表示ΔmsrΔmsr＝(Trc+Tdr)+(τ-(Trc+Tdr))＝τ (2)接收機(jī)11具有延遲量Trc，驅(qū)動(dòng)器18具有延遲量Tdr，反向脈沖在反向脈沖用延遲線16中傳輸?shù)臅r(shí)間為(τ-(Trc+Tdr))，用下式(3)表示ΔprpΔprp＝Trc+(τ-(Trc+Tdr))+Tdr＝τ (3)由上述(3)式，得Δprp為τ，結(jié)果，內(nèi)部時(shí)鐘INTCLK與外部時(shí)鐘EXTCLK同步。
根據(jù)上述(1)-(3)式，從外部時(shí)鐘EXTCLK輸入芯片(具體而言是接收機(jī)11)內(nèi)開(kāi)始到生成與外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK所需的時(shí)間為2τ。
由此，在作為周期型時(shí)鐘同步電路的STBD中，從外部時(shí)鐘EXTCLK輸入芯片內(nèi)開(kāi)始到生成內(nèi)部時(shí)鐘INTCLK所需的時(shí)間縮短為2τ，與相位比較型時(shí)鐘同步電路相比，同步速度(從電源接通到完成外部時(shí)鐘與內(nèi)部時(shí)鐘同步的速度)變快。因此，經(jīng)常存在不使用存儲(chǔ)器的期間，即使在該期間非常短的情況下，都可每次進(jìn)行電源斷開(kāi)，實(shí)現(xiàn)消費(fèi)功率的減少。
另外，在現(xiàn)有的周期型時(shí)鐘同步電路中，在連接使用存儲(chǔ)器的情況下，外部時(shí)鐘EXTCLK數(shù)周期中僅進(jìn)行一次監(jiān)視動(dòng)作，將該監(jiān)視動(dòng)作得到的狀態(tài)保持部15的狀態(tài)固定在外部時(shí)鐘EXTCLK的數(shù)周期之間，并可實(shí)現(xiàn)消耗功率的減少。
但是，這種方法存在以下問(wèn)題。
即，實(shí)際上在動(dòng)作存儲(chǔ)器時(shí)，外部時(shí)鐘EXTCLK中產(chǎn)生周期變化，另外，芯片的周圍溫度也變化。此時(shí)，正向脈沖傳輸?shù)恼蛎}沖單元級(jí)數(shù)不穩(wěn)定，對(duì)應(yīng)于外部時(shí)鐘EXTCLK的周期變動(dòng)或芯片周圍溫度等變化。
因此，在將狀態(tài)保持部15的狀態(tài)固定在外部時(shí)鐘EXTCLK的數(shù)周期之間時(shí)，在該數(shù)周期內(nèi)，在外部時(shí)鐘EXTCLK和內(nèi)部時(shí)鐘INTCLK之間產(chǎn)生同步偏差，不能高精度地同步兩個(gè)時(shí)鐘。
例如，如圖8所示，考慮由于溫度變動(dòng)等影響，對(duì)于k周期內(nèi)正向脈沖的傳輸級(jí)數(shù)，k+1周期內(nèi)的正向脈沖傳輸級(jí)數(shù)僅增加δ的情況。此時(shí)，若對(duì)每個(gè)周期都進(jìn)行外部時(shí)鐘EXTCLK的監(jiān)視，通常得到與外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK，沒(méi)有問(wèn)題，但在每個(gè)周期不進(jìn)行外部時(shí)鐘EXTCLK監(jiān)視時(shí)，不能得到與外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK。
另外，如圖9所示，考慮由于溫度變動(dòng)等影響，對(duì)于k周期內(nèi)正向脈沖的傳輸級(jí)數(shù)，k+1周期內(nèi)的正向脈沖傳輸級(jí)數(shù)僅減少δ的情況。此時(shí)，若對(duì)每個(gè)周期都進(jìn)行外部時(shí)鐘EXTCLK的監(jiān)視，通常得到與外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK，沒(méi)有問(wèn)題，但在每個(gè)周期不進(jìn)行外部時(shí)鐘EXTCLK監(jiān)視時(shí)，不能得到與外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK。
因此，若對(duì)每個(gè)周期進(jìn)行監(jiān)視動(dòng)作，則可提高同步精度，但消耗功率變大。相反，若對(duì)數(shù)個(gè)周期進(jìn)行監(jiān)視動(dòng)作，則消耗功率變小，但同步精度降低。
近年來(lái)，溫度變動(dòng)等影響引起的正向脈沖的傳輸級(jí)數(shù)的變化有變小的傾向，實(shí)際上，考慮到消耗功率和同步精度，定期(每個(gè)周期或每數(shù)個(gè)周期)進(jìn)行監(jiān)視動(dòng)作。
在圖9的情況下，定期對(duì)例如每個(gè)周期進(jìn)行外部時(shí)鐘EXTCLK的監(jiān)視，在k+1周期中，至少第n級(jí)和第n+1級(jí)狀態(tài)保持單元必須變?yōu)閺?fù)位(R)狀態(tài)。
即，由于k+1周期下的正向脈沖的傳輸級(jí)數(shù)相對(duì)于k周期下的正向脈沖的傳輸級(jí)數(shù)僅減少δ，所以與之對(duì)應(yīng)，置位(S)狀態(tài)的狀態(tài)保持單元的數(shù)量也必須減少。因此，在k+1周期開(kāi)始前，必須將對(duì)應(yīng)于δ的狀態(tài)保持單元(圖9中用虛線包圍)或包含其的狀態(tài)保持單元(n-1級(jí)前的單元)從置位狀態(tài)返回復(fù)位狀態(tài)(下面將該動(dòng)作稱為復(fù)位動(dòng)作)。
在周期型時(shí)鐘同步電路(STBD、SMD等)中，STBD中狀態(tài)保持部15內(nèi)的狀態(tài)保持單元15-1、15-2、…15-n、…15-N具有閂鎖電路。
作為閂鎖電路，可采用僅在規(guī)定時(shí)間的期間內(nèi)保持其狀態(tài)所得的動(dòng)態(tài)型閂鎖電路、和限于不進(jìn)行復(fù)位等、通常保持其狀態(tài)的靜態(tài)型閂鎖電路，但在任何情況下，特別是考慮圖9的情況，在進(jìn)行監(jiān)視動(dòng)作后，有必要在下一監(jiān)視動(dòng)作中配備，進(jìn)行復(fù)位動(dòng)作來(lái)復(fù)位狀態(tài)保持部15內(nèi)的狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)。
另外，以前關(guān)于定期(每個(gè)周期或每數(shù)個(gè)周期)進(jìn)行的復(fù)位動(dòng)作，考慮了各種方法，但未能提出同時(shí)實(shí)現(xiàn)低消耗功率、高同步精度、簡(jiǎn)單布局、小電路尺寸等的方法。
因此，對(duì)于使用閂鎖電路將監(jiān)視結(jié)果保持一定期間的時(shí)鐘同步電路，必須定期、即每個(gè)外部時(shí)鐘EXTCLK周期或每多個(gè)周期進(jìn)行狀態(tài)保持部?jī)?nèi)的狀態(tài)保持單元的復(fù)位動(dòng)作和時(shí)鐘監(jiān)視動(dòng)作。但是，還未能提出同時(shí)實(shí)現(xiàn)低消耗功率、高同步精度、簡(jiǎn)單布局、小電路尺寸等的時(shí)鐘同步電路。

發(fā)明內(nèi)容
根據(jù)本發(fā)明一實(shí)例的時(shí)鐘同步電路進(jìn)行使第一時(shí)鐘與第二時(shí)鐘同步的同步動(dòng)作，其中，包括由多級(jí)正向延遲單元構(gòu)成、使用正向脈沖來(lái)監(jiān)視所述同步動(dòng)作所需的延遲時(shí)間的正向脈沖用延遲線；由多級(jí)狀態(tài)保持單元構(gòu)成、由所述多級(jí)狀態(tài)保持單元的置位/復(fù)位狀態(tài)來(lái)保持所述延遲時(shí)間的狀態(tài)保持部；和由多級(jí)反向延遲單元構(gòu)成、使用反向脈沖來(lái)復(fù)制所述延遲時(shí)間的反向脈沖用延遲線，有條件地復(fù)位所述多級(jí)狀態(tài)保持單元的每一個(gè)，以在復(fù)位期間，使后級(jí)狀態(tài)保持單元處于復(fù)位狀態(tài)。
根據(jù)本發(fā)明一實(shí)例的時(shí)鐘同步型存儲(chǔ)器配備上述時(shí)鐘同步電路。
根據(jù)本發(fā)明一實(shí)例的存儲(chǔ)器系統(tǒng)包括配備上述時(shí)鐘同步電路的存儲(chǔ)器；向所述存儲(chǔ)器提供所述第二時(shí)鐘的CPU；和連接所述存儲(chǔ)器和所述CPU的總線。


圖1是表示現(xiàn)有的STBD的圖；圖2是表示圖1的正向延遲單元的圖；圖3是表示圖1的狀態(tài)保持單元的圖；圖4是表示圖1的狀態(tài)保持部初始化電路的圖；圖5是表示圖1的反向延遲單元的圖；圖6是表示圖1的控制脈沖發(fā)生電路的圖；
圖7是表示圖1的STBD的同步動(dòng)作原理的波形圖；圖8是表示圖1的STBD問(wèn)題的圖；圖9是表示圖1的STBD問(wèn)題的圖；圖10是本發(fā)明參考例的STBD的圖；圖11是表示圖10的正向延遲單元的圖；圖12是表示圖10的狀態(tài)保持單元的圖；圖13是表示圖10的狀態(tài)保持部初始化電路的圖；圖14是表示圖10的反向延遲單元的圖；圖15是表示圖10的控制脈沖發(fā)生電路的圖；圖16是表示圖10的狀態(tài)保持部控制電路的圖；圖17是表示現(xiàn)有的STBD的圖；圖18是表示本發(fā)明參考例的STBD的圖；圖19是表示圖10的STBD的動(dòng)作的波形圖；圖20是表示圖19波形內(nèi)時(shí)刻①的STBD的狀態(tài)的圖；圖21是表示圖19波形內(nèi)時(shí)刻②的STBD的狀態(tài)的圖；圖22是表示圖19波形內(nèi)時(shí)刻③的STBD的狀態(tài)的圖；圖23是表示圖19波形內(nèi)時(shí)刻④的STBD的狀態(tài)的圖；圖24是表示圖19波形內(nèi)時(shí)刻①’的STBD的狀態(tài)的圖；圖25是表示圖19波形內(nèi)時(shí)刻②’的STBD的狀態(tài)的圖；圖26是表示圖19波形內(nèi)時(shí)刻③’的STBD的狀態(tài)的圖；圖27是表示圖19波形內(nèi)時(shí)刻④’的STBD的狀態(tài)的圖；圖28是表示根據(jù)本發(fā)明實(shí)施例1的STBD的圖；圖29是表示圖28的正向延遲單元的圖；圖30是表示圖28的狀態(tài)保持單元的圖；圖31是表示圖28的狀態(tài)保持初始化電路的圖；圖32是表示圖28的反向延遲單元的圖；圖33是表示圖28的控制脈沖發(fā)生電路的圖；圖34是表示圖28的STBD的動(dòng)作的波形圖；圖35是表示圖34波形內(nèi)時(shí)刻①的STBD的狀態(tài)的圖；圖36是表示圖34波形內(nèi)時(shí)刻②的STBD的狀態(tài)的圖；
圖37是表示圖34波形內(nèi)時(shí)刻③的STBD的狀態(tài)的圖；圖38是表示根據(jù)本發(fā)明實(shí)施例2的STBD的圖；圖39是表示圖38的正向延遲單元的圖；圖40是表示圖38的狀態(tài)保持單元的圖；圖41是表示圖38的狀態(tài)保持初始化電路的圖；圖42是表示圖38的反向延遲單元的圖；圖43是表示圖38的控制脈沖發(fā)生電路的圖；圖44是表示由配備本發(fā)明STBD的存儲(chǔ)器和CPU構(gòu)成的系統(tǒng)的圖；圖45是表示配備本發(fā)明STBD的存儲(chǔ)器的布局的圖；圖46是表示配備本發(fā)明STBD的存儲(chǔ)器的布局的圖；圖47是表示本發(fā)明一實(shí)例的STBD的布局的圖；圖48是表示本發(fā)明一實(shí)例的STBD的布局的圖；圖49是表示本發(fā)明一實(shí)例的STBD的布局的圖；圖50是表示本發(fā)明一實(shí)例的STBD的布局的圖；圖51是表示本發(fā)明一實(shí)例的STBD的布局的圖。
具體實(shí)施例方式
下面參照附圖來(lái)詳細(xì)說(shuō)明根據(jù)本發(fā)明一實(shí)例的時(shí)鐘同步電路。
在STBD等周期型時(shí)鐘同步電路中，在定期(每個(gè)周期或每多個(gè)周期)進(jìn)行監(jiān)視動(dòng)作的情況下，在進(jìn)行監(jiān)視動(dòng)作之前，必須進(jìn)行狀態(tài)保持部的復(fù)位動(dòng)作。
本發(fā)明提出該復(fù)位動(dòng)作的方法或執(zhí)行該方法的電路。
下面，首先說(shuō)明關(guān)于復(fù)位動(dòng)作的參考例，之后，說(shuō)明本發(fā)明時(shí)鐘同步電路的實(shí)施例。
在參考例和實(shí)施例的說(shuō)明中，對(duì)于正向延遲單元、狀態(tài)保持單元和反向延遲單元，使用前級(jí)、后級(jí)等詞語(yǔ)，為了簡(jiǎn)單，如下定義這些詞語(yǔ)。
對(duì)于正向延遲單元和狀態(tài)保持單元，向正向脈沖行進(jìn)方向級(jí)數(shù)增加，將對(duì)于規(guī)定單元位于與正向脈沖的行進(jìn)方向反方向上的單元稱為前級(jí)單元，將位于同一方向上的單元稱為后級(jí)單元。
對(duì)于反向延遲單元而言，也與上述定義相同。
即，對(duì)于反向延遲單元，向正向脈沖行進(jìn)方向(與反向脈沖的行進(jìn)方向相反的方向)級(jí)數(shù)增加，將對(duì)于規(guī)定單元位于與正向脈沖的行進(jìn)方向反方向(反向脈沖的行進(jìn)方向)上的單元稱為前級(jí)單元，將位于同一方向(與反向脈沖行進(jìn)方向相反的方向)上的單元稱為后級(jí)單元。
參考例圖10表示作為本發(fā)明參考例的STBD的塊結(jié)構(gòu)。
將外部時(shí)鐘EXTCLK輸入具有延遲量Trc的接收機(jī)(輸入緩沖器)11中。接收機(jī)11輸出對(duì)外部時(shí)鐘EXTCLK具有Trc時(shí)滯的時(shí)鐘CLKSTIN。
將時(shí)鐘CLKSTIN分別輸入具有延遲量(Trc+Tdr)的延遲監(jiān)視器12、控制脈沖發(fā)生電路13和構(gòu)成反向脈沖用延遲線16的N個(gè)反向延遲單元16-1、16-2、…16-n、…16-N中。
延遲監(jiān)視器12根據(jù)時(shí)鐘CLKSTIN輸出正向脈沖FCLIN?？刂泼}沖發(fā)生電路根據(jù)時(shí)鐘CLKSTIN輸出控制脈沖P、bP。
控制脈沖P、bP控制構(gòu)成正向脈沖用延遲線14的N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N的動(dòng)作。即，由控制脈沖P、bP來(lái)確定正向脈沖FCLIN是否在正向脈沖用延遲線內(nèi)傳輸(是否監(jiān)視外部時(shí)鐘EXTCLK)。
狀態(tài)保持部控制電路19根據(jù)控制脈沖Bp和從反向脈沖用延遲線16輸出的反向脈沖STCLK來(lái)生成控制脈沖BPM?？刂泼}沖BPM確定進(jìn)行狀態(tài)保持部15復(fù)位的定時(shí)(或復(fù)位期間)。
這里，簡(jiǎn)單說(shuō)明控制脈沖發(fā)生電路13和狀態(tài)保持部控制電路19的具體實(shí)例。
圖15表示控制脈沖發(fā)生電路13的一實(shí)例。
控制脈沖發(fā)生電路13由反相器和NAND電路構(gòu)成的公知的脈沖發(fā)生電路構(gòu)成。NAND電路的輸出信號(hào)變?yōu)榭刂泼}沖bP，由反相器來(lái)反向該控制脈沖bP的電平時(shí)，得到控制脈沖P。該控制脈沖發(fā)生電路13在時(shí)鐘CLKSTIN由L變?yōu)镠時(shí)，之后，輸出一定寬度的控制脈沖P、bP。
圖16表示狀態(tài)保持部控制電路19的一實(shí)例。
狀態(tài)保持部控制電路19包括監(jiān)視控制脈沖bP從L變?yōu)镠的時(shí)刻和時(shí)鐘STCLK從H變?yōu)長(zhǎng)的時(shí)刻(從反向脈沖用延遲線輸出反向脈沖的實(shí)邊界的時(shí)刻)的觸發(fā)器電路、和由反相器和NAND電路構(gòu)成的公知的脈沖發(fā)生電路。
在從控制脈沖bP從L變?yōu)镠的時(shí)刻和時(shí)鐘STCLK從H變?yōu)長(zhǎng)的時(shí)刻中較晚的時(shí)刻開(kāi)始經(jīng)過(guò)一定的延遲時(shí)間后，狀態(tài)保持部控制電路19輸出具有一定寬度的控制脈沖BPM。
即，在時(shí)鐘STCLK下降的時(shí)刻比控制脈沖bP上升的時(shí)刻晚的情況下，從時(shí)鐘STCLK下降開(kāi)始經(jīng)過(guò)一定延遲時(shí)間后，輸出控制脈沖BPM。另外，在時(shí)鐘STCLK下降的時(shí)刻存在于控制脈沖bP為L(zhǎng)的期間內(nèi)(bP上升之前)的情況下，在從控制脈沖bP上升開(kāi)始經(jīng)過(guò)一定的延遲時(shí)間后，輸出控制脈沖BPM。
本參考例與現(xiàn)有實(shí)例(圖1)的不同點(diǎn)在于具有狀態(tài)保持部控制電路19。
將正向脈沖FCLIN施加給正向脈沖用延遲線14。正向脈沖用延遲線14由串聯(lián)連接的N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N構(gòu)成。其中，N和n均為正數(shù)，且n＜N。
控制脈沖(正向脈沖傳輸控制信號(hào))P、bP控制N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N的動(dòng)作。當(dāng)N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N處于動(dòng)作狀態(tài)(可傳輸正向脈沖的狀態(tài))時(shí)，各正向延遲單元將從前級(jí)的正向延遲單元接收到的正向脈沖傳輸給后級(jí)的正向延遲單元。
這里說(shuō)明正向脈沖用延遲線14內(nèi)的正向延遲單元14-n的具體實(shí)例。
圖11表示正向延遲單元14-n的一實(shí)例。
在本實(shí)例中，正向延遲單元14-n由三個(gè)反相器I1、I2、I3和兩個(gè)定時(shí)反相器CI1、CI2構(gòu)成?？刂泼}沖P、bP控制定時(shí)反相器CI1、CI2的動(dòng)作。
在控制脈沖P為L(zhǎng)電平，控制脈沖bP為H電平時(shí)，定時(shí)反相器CI1變?yōu)閯?dòng)作狀態(tài)，定時(shí)反相器CI2變?yōu)榉莿?dòng)作狀態(tài)。因此，正向脈沖FCLn-1經(jīng)過(guò)定時(shí)反相器CI1和定時(shí)反相器CI2后，傳輸?shù)胶蠹?jí)的正向延遲單元14-(n-1)。將反相器I3的輸出信號(hào)FFCLn施加給狀態(tài)保持單元15-n。
另外，在控制脈沖P為H電平，控制脈沖bP為L(zhǎng)電平時(shí)，定時(shí)反相器CI1變?yōu)榉莿?dòng)作狀態(tài)，定時(shí)反相器CI2變?yōu)閯?dòng)作狀態(tài)。因此，對(duì)于所有的正向延遲單元，向定時(shí)反相器CI2輸入L電平的電位VSS，將節(jié)點(diǎn)A復(fù)位為H電平。
考慮了與后述反向延遲單元16-n(參照?qǐng)D14)的對(duì)稱性來(lái)設(shè)定反相器I1，不使用輸出信號(hào)bFCLn。
狀態(tài)保持部15由N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N構(gòu)成。N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N對(duì)應(yīng)于N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N。
輸入正向脈沖的正向延遲單元改變與其對(duì)應(yīng)的狀態(tài)保持單元的狀態(tài)(置位/復(fù)位)。具體而言，在正向脈沖FCLIN輸入正向脈沖用延遲線14之前，所有的狀態(tài)保持單元15-1、15-2、…15-n、…15-N處于復(fù)位(R)狀態(tài)，對(duì)應(yīng)于輸入正向脈沖的正向延遲單元的狀態(tài)保持單元從復(fù)位(R)狀態(tài)變?yōu)橹梦?S)狀態(tài)。
改變狀態(tài)保持單元15-n狀態(tài)的結(jié)果是正向延遲單元的輸出信號(hào)FFCLn。
狀態(tài)保持部15內(nèi)的N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N通過(guò)控制脈沖(狀態(tài)保持部復(fù)位信號(hào))BMP恢復(fù)成復(fù)位狀態(tài)。狀態(tài)保持部初始化電路17根據(jù)復(fù)位信號(hào)RESET輸出初始化信號(hào)bRSINI，強(qiáng)制將N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)初始化為復(fù)位狀態(tài)。
這里，簡(jiǎn)單說(shuō)明狀態(tài)保持單元15-n和狀態(tài)保持部初始化電路17。
圖12表示狀態(tài)保持單元15-n的一實(shí)例。
狀態(tài)保持單元15-n包括串聯(lián)連接在電源端子VDD和節(jié)點(diǎn)C之間的P溝道MOS晶體管P1、P2、串聯(lián)連接于接地端子VSS和節(jié)點(diǎn)C之間的N溝道MOS晶體管N1、N2、連接于電源端子VDD和節(jié)點(diǎn)C之間的P溝道MOS晶體管P3和連接在節(jié)點(diǎn)C、D之間的閂鎖電路LATCH。
在本實(shí)例中，閂鎖電路LATCH不限于被復(fù)位的，可以是通常保持相同狀態(tài)的靜態(tài)閂鎖電路。復(fù)位時(shí)，BPM和bRCLn-2都變?yōu)長(zhǎng)電平，節(jié)點(diǎn)C變?yōu)镠電平，節(jié)點(diǎn)D變?yōu)長(zhǎng)電平。bRCLn-2是從后述的反向延遲單元16-(n-2)輸出的信號(hào)。
在控制脈沖BPM為H電平時(shí)，向正向延遲單元14-n輸入正向脈沖FCLn-1，則正向延遲單元14-n的輸出信號(hào)FFCLn變?yōu)镠電平，所以狀態(tài)保持單元15-n變?yōu)橹梦粻顟B(tài)，即，節(jié)點(diǎn)C變?yōu)長(zhǎng)電平、節(jié)點(diǎn)D變?yōu)镠電平的狀態(tài)。
分別將狀態(tài)保持單元15-n的節(jié)點(diǎn)C的信號(hào)bQn和節(jié)點(diǎn)D的信號(hào)Qn提供給后述的反向延遲單元16-n。由狀態(tài)保持單元15-n的輸出信號(hào)Qn、bQn來(lái)控制反向延遲單元16-n的動(dòng)作。
圖13表示狀態(tài)保持部初始化電路17的一實(shí)例。
狀態(tài)保持部初始化電路17例如由串聯(lián)連接的三個(gè)反相器構(gòu)成的延遲電路構(gòu)成。當(dāng)復(fù)位信號(hào)RESET變?yōu)镠電平時(shí)，控制信號(hào)bRSINI變?yōu)長(zhǎng)電平，所以圖12的P溝道MOS晶體管P3變?yōu)閷?dǎo)通狀態(tài)，狀態(tài)保持單元15-n變?yōu)閺?fù)位狀態(tài)。
控制脈沖BPM的復(fù)位動(dòng)作和控制信號(hào)bRSINI的復(fù)位動(dòng)作作為個(gè)別動(dòng)作而被區(qū)別。
上述延遲監(jiān)視器12、控制脈沖發(fā)生電路13、正向脈沖用延遲線14、狀態(tài)保持部15和狀態(tài)保持部初始化電路17的目的在于監(jiān)視外部時(shí)鐘EXTCLK和內(nèi)部時(shí)鐘INTCLK同步所需的延遲時(shí)間τ-(Trc+Tdr)。
與之相對(duì)，反向脈沖用延遲線16的目的在于正確復(fù)制監(jiān)視電路監(jiān)視的延遲時(shí)間τ-(Trc+Tdr)。因?yàn)榉聪蛎}沖用延遲線16的目的在于正確復(fù)制延遲時(shí)間τ-(Trc+Tdr)，所以完全仿造正向脈沖用延遲線14。即，對(duì)稱于保持狀態(tài)部15來(lái)配置正向脈沖用延遲線14和反向脈沖用延遲線16，且兩個(gè)電路結(jié)構(gòu)完全相同。
反向脈沖用延遲線16由串聯(lián)連接的N個(gè)反向延遲單元16-1、16-2、…16-n、…16-N構(gòu)成。反向脈沖用延遲線16根據(jù)狀態(tài)保持部15內(nèi)的N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)和CLKSTIN，在正確復(fù)制延遲時(shí)間τ-(Trc+Tdr)之后，輸出時(shí)鐘STCLK。
這里，說(shuō)明反向脈沖用延遲線16內(nèi)的反向延遲單元16-n的具體實(shí)例。
圖14表示反向延遲單元16-n的一實(shí)例。
在本實(shí)例中，反向延遲單元16-(n-1)由三個(gè)反相器I4、I5、I6和兩個(gè)定時(shí)反相器CI3、CI4構(gòu)成。從狀態(tài)保持單元15-n輸出的控制信號(hào)Qn、bQn控制定時(shí)反相器CI3、CI4的動(dòng)作。
在對(duì)應(yīng)于復(fù)位狀態(tài)的狀態(tài)保持單元(規(guī)定級(jí)之后的狀態(tài)保持單元)的反向延遲單元、即控制信號(hào)Qn為L(zhǎng)電平、控制信號(hào)bQn為H電平的反向延遲單元中，定時(shí)反相器CI4變?yōu)閯?dòng)作狀態(tài)，定時(shí)反相器CI3變?yōu)榉莿?dòng)作狀態(tài)。因此，將時(shí)鐘RCLIN(＝CLKSTIN)輸入定時(shí)反相器CI4，生成反向脈沖。
在對(duì)應(yīng)于置位狀態(tài)的狀態(tài)保持單元(規(guī)定級(jí)之前的狀態(tài)保持單元)的反向延遲單元、即控制信號(hào)Qn為H電平、控制信號(hào)bQn為L(zhǎng)電平的反向延遲單元中，定時(shí)反相器CI3變?yōu)閯?dòng)作狀態(tài)，定時(shí)反相器CI4變?yōu)榉莿?dòng)作狀態(tài)。因此，前級(jí)的反向延遲單元生成的反向脈沖RCLn+1作為RCLn經(jīng)過(guò)定時(shí)反相器CI3和反相器I5傳輸?shù)胶蠹?jí)的反向延遲單元。向狀態(tài)保持單元15-(n-2)施加反相器I6的輸出信號(hào)bRCLn。
考慮與正向延遲單元14-n(參照?qǐng)D11)的對(duì)稱性來(lái)設(shè)計(jì)反相器I4，所以不使用其輸出信號(hào)RRCLn。
當(dāng)時(shí)鐘STCLK經(jīng)過(guò)具有延遲量Tdr的驅(qū)動(dòng)器18時(shí)，變?yōu)榕c外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK。
比較本參考例(圖10)的時(shí)鐘同步電路和現(xiàn)有例(圖1)的時(shí)鐘同步電路，前者通過(guò)控制脈沖BPM來(lái)控制復(fù)位動(dòng)作，相反，后者通過(guò)控制脈沖bP來(lái)控制復(fù)位動(dòng)作。
在通過(guò)控制脈沖bP來(lái)控制復(fù)位動(dòng)作的情況下(圖1的情況下)，復(fù)位期間(bP＝L的期間)與反向脈沖無(wú)關(guān)，而僅由時(shí)鐘CLKSTIN的上升沿決定。在復(fù)位期間，復(fù)位輸入反向脈沖的反向延遲單元、即RCLi(i為級(jí)數(shù))為H的單元的兩個(gè)后級(jí)狀態(tài)保持單元的狀態(tài)。
例如，在圖1中，在向反向延遲單元16-(n-2)輸入反向脈沖的前沿的情況下，該反向延遲單元16-(n-2)的兩個(gè)后級(jí)狀態(tài)保持單元15-n和比該單元還靠后的狀態(tài)保持單元15-(n+1)、…變?yōu)閺?fù)位狀態(tài)。
但是，在該情況下，在復(fù)位期間，通常復(fù)位輸入反向脈沖的反向延遲單元的兩個(gè)后級(jí)狀態(tài)保持單元的狀態(tài)。
因此，例如圖17所示，在反向脈沖用延遲線16內(nèi)存在兩個(gè)反向脈沖B1、B2的定時(shí)中，復(fù)位輸入前一反向脈沖B1的反向延遲單元16-1的兩個(gè)后級(jí)狀態(tài)保持單元(用虛線表示)15-3的狀態(tài)，電切斷反向脈沖用延遲線16的一部分、即反向延遲單元16-2中的反向脈沖用延遲線16。
結(jié)果，中途截?cái)嗪笠环聪蛎}沖B2的傳輸路徑，反向脈沖的輸出定時(shí)亂，不能進(jìn)行正確的同步控制。
相反，在通過(guò)控制脈沖BPM來(lái)控制復(fù)位動(dòng)作的情況下(圖10的情況下)，根據(jù)從反向脈沖用延遲線16輸出的反向脈沖(時(shí)鐘)STCLK的下降沿和時(shí)鐘CLKSTIN的上升沿(或控制脈沖bP的上升沿)來(lái)確定復(fù)位期間(BPM＝L的期間)。
即，從圖16的電路圖可知，復(fù)位期間是從反向脈沖(時(shí)鐘)STCLK下降時(shí)刻和控制脈沖bP上升時(shí)刻中較晚時(shí)刻開(kāi)始經(jīng)過(guò)一定延遲時(shí)間后的一定期間(BPM＝L的期間)。其中，反向脈沖(時(shí)鐘)STCLK下降時(shí)刻通常比控制脈沖bP下降時(shí)刻晚。
在復(fù)位期間中，復(fù)位輸入反向脈沖的反向延遲單元、即RCLi(i為級(jí)數(shù))為H的單元的兩個(gè)后級(jí)狀態(tài)保持單元的狀態(tài)。
這里，在圖10的情況下，對(duì)于反向脈沖用延遲線16內(nèi)存在兩個(gè)反向脈沖B1、B2的定時(shí)，通常在前一反向脈沖B1(的后沿)完全從反向脈沖用延遲線16輸出后，進(jìn)行狀態(tài)保持單元的復(fù)位動(dòng)作，所以不會(huì)在中途截?cái)喾聪蛎}沖用延遲線16的一部分、即后一反向脈沖B2的傳輸路徑。
例如圖18所示，在前一反向脈沖B1(的后沿)完全從反向脈沖用延遲線16輸出后，進(jìn)行復(fù)位動(dòng)作，所以在復(fù)位時(shí)，輸入后一反向脈沖B2的反向延遲單元16-n的兩個(gè)后級(jí)狀態(tài)保持單元15-(n+2)和在其后的后級(jí)單元15-(n+3)、…的狀態(tài)變?yōu)閺?fù)位狀態(tài)。
因此，在圖10的情況下，因?yàn)椴粫?huì)在中途截?cái)嗪笠环聪蛎}沖B2的傳輸路徑，所以反向脈沖的輸出定時(shí)不會(huì)亂，可進(jìn)行正確的同步控制。
因此，在本參考例中，考慮反向脈沖用延遲線16內(nèi)存在兩個(gè)反向脈沖的情況，新設(shè)計(jì)狀態(tài)保持部控制電路19，使用該狀態(tài)保持部控制電路19，通常在反向脈沖從反向脈沖用延遲線16輸出后，進(jìn)行狀態(tài)保持部15的復(fù)位動(dòng)作。
但是，在圖10的時(shí)鐘同步電路中，因?yàn)楦鶕?jù)從反向脈沖用延遲線16輸出反向脈沖(的后沿)的時(shí)刻來(lái)確定復(fù)位期間，所以產(chǎn)生一周期內(nèi)的復(fù)位時(shí)刻因從反向脈沖用延遲線16輸出反向脈沖(的后沿)的時(shí)刻變化而在每個(gè)周期變化的現(xiàn)象。
另外，復(fù)位時(shí)刻在每個(gè)周期變化時(shí)，復(fù)位的狀態(tài)保持單元數(shù)(復(fù)位級(jí)數(shù))和一周期內(nèi)產(chǎn)生的反向脈沖的脈沖寬度也隨之變化。
這種復(fù)位級(jí)數(shù)的變化或反向脈沖的脈沖寬度變化產(chǎn)生了不規(guī)則動(dòng)作引起的內(nèi)部時(shí)鐘INTCLK的差異、復(fù)位必要數(shù)量以上的單元引起的消耗電流的增大等。
具體說(shuō)明該問(wèn)題。
圖19表示關(guān)于圖10的時(shí)鐘同步電路復(fù)位動(dòng)作的波形。圖20至圖27表示圖19波形各時(shí)刻的時(shí)鐘同步電路的狀態(tài)。
·STCLK的下降時(shí)刻比bP的上升時(shí)刻晚的情況(周期2)首先，在周期2中，當(dāng)時(shí)鐘CLKSTIN上升時(shí)(L→H)，根據(jù)狀態(tài)保持部15的狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)(置位/復(fù)位)來(lái)形成反向脈沖B2的前沿(時(shí)刻①和圖20)。
即，在本實(shí)例中，在時(shí)鐘CLKSTIN上升的時(shí)刻，第n級(jí)狀態(tài)保持單元15-n和其前級(jí)狀態(tài)保持單元15-1、…、15-(n-1)變?yōu)橹梦粻顟B(tài)(bQi(i是級(jí)數(shù))＝L)、第n+1級(jí)狀態(tài)保持單元15-(n+1)和其后級(jí)狀態(tài)保持單元15-(n+2)、…、15-N變?yōu)閺?fù)位狀態(tài)(bQi(i是級(jí)數(shù))＝H)，所以接收bQn的第n級(jí)反向延遲單元16-n根據(jù)時(shí)鐘CLKSTIN形成反向脈沖B2的前沿。
之后，反向脈沖(的前沿)B2向反向延遲單元16-1(反向脈沖用延遲線的輸出端)依次傳輸反向延遲單元16-(n-1)、16-(n-2)、…。
另一方面，當(dāng)時(shí)刻CLKSTIN上升時(shí)，響應(yīng)該上升，控制脈沖發(fā)生電路13生成控制脈沖bP(＝L)。
在本實(shí)例中，在輸出控制脈沖bP(＝L)期間，不從反向脈沖用延遲線16輸出周期2之前的周期1中生成的反向脈沖B1(的后沿)，所以狀態(tài)保持部控制電路19不輸出控制脈沖BPM。
之后，從反向脈沖用延遲線16輸出周期1中生成的反向脈沖B1(的后沿)，當(dāng)STCLK(＝RCL1)從H變?yōu)長(zhǎng)時(shí)，狀態(tài)保持部控制電路19從變化時(shí)開(kāi)始經(jīng)過(guò)一定延遲時(shí)間后輸出控制脈沖BPM(＝L)(時(shí)刻②和圖21)。
當(dāng)控制脈沖BPM變?yōu)長(zhǎng)時(shí)，在該時(shí)刻，復(fù)位反向脈沖B2存在的反向延遲單元(反向脈沖B2的前沿存在的反向延遲單元和其后的反向延遲單元)、即RCLi(i為級(jí)數(shù))變?yōu)镠(bRCi為L(zhǎng))的反向延遲單元的兩個(gè)后級(jí)狀態(tài)保持單元的狀態(tài)。
例如，在本實(shí)例中，在控制脈沖BPM變?yōu)長(zhǎng)的時(shí)刻，第n-7級(jí)和之后的反向延遲單元16-(n-7)、…16-n、…16-N的輸出信號(hào)RCLn-7、…RCLn、…變?yōu)镠，所以從第n-7的兩個(gè)后級(jí)的第n-5級(jí)到第n級(jí)的狀態(tài)保持單元15-(n-5)、…15-n同時(shí)變?yōu)閺?fù)位狀態(tài)(bQn-5、…bQn＝H)。
第n+1和其后的狀態(tài)保持單元15-(n+1)、…通常為復(fù)位狀態(tài)。
另外，在控制脈沖BPM為L(zhǎng)的期間(復(fù)位期間)，反向脈沖B2(的前沿)依次向其輸出端傳輸反向脈沖用延遲線16。因此，在控制脈沖BPM為L(zhǎng)的期間，依次復(fù)位輸入反向脈沖B2(的前沿)的反向延遲單元的兩個(gè)后級(jí)的狀態(tài)保持單元(期間③和圖22)。
例如，在本實(shí)例中，在控制脈沖BPM為L(zhǎng)的期間，向反向延遲單元16-(n-8)、16-(n-9)輸入反向脈沖B2(的前沿)。因此，反向延遲單元16-(n-8)、16-(n-9)的輸出信號(hào)RCLn-8、RCLn-9依次變?yōu)镠，依次復(fù)位第n-6級(jí)和第n-7級(jí)的狀態(tài)保持單元的狀態(tài)(bQn-6、bQn-7＝H)。
因此，在周期2中，從第n到第n-7級(jí)的8個(gè)狀態(tài)保持單元15-n、…15-(n-7)從置位狀態(tài)變?yōu)閺?fù)位狀態(tài)。
之后，當(dāng)時(shí)鐘CLKSTIN下降時(shí)(H→L)，根據(jù)狀態(tài)保持部15的狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)(置位/復(fù)位)，形成反向脈沖B2的后沿(時(shí)刻④和圖23)。
即，在本實(shí)例中，在時(shí)鐘CLKSTIN下降的時(shí)刻，第n-8級(jí)狀態(tài)保持單元15-(n-8)和其前級(jí)狀態(tài)保持單元15-1、…15-(n-9)變?yōu)橹梦粻顟B(tài)(bQi(i為級(jí)數(shù))＝L)、第n-7級(jí)狀態(tài)保持單元15-(n-7)和其后級(jí)狀態(tài)保持單元15-(n-6)、…15-N變?yōu)閺?fù)位狀態(tài)(bQi(i為級(jí)數(shù))＝H)，所以接收bQn-7的第n-8級(jí)反向延遲單元16-(n-8)根據(jù)時(shí)鐘CLKSTIN形成反向脈沖B2的后沿。
在周期2中，接近反向脈沖用延遲線16輸出端的第n-8級(jí)反向延遲單元16-(n-8)形成反向脈沖B2的后沿。因此，反向脈沖B2的脈沖寬度變窄。
之后，反向脈沖B2的(后沿)依次向反向延遲單元16-1(反向脈沖用延遲線的輸出端)傳輸反向延遲單元16-(n-9)、16-(n-10)、…。
由此，在STCLK的下降時(shí)刻比bP的上升時(shí)刻晚的情況下，狀態(tài)保持部控制電路19進(jìn)行復(fù)位定時(shí)的延遲動(dòng)作(確認(rèn)從反向脈沖用延遲線16輸出反向脈沖B1的動(dòng)作)，所以從此增加了反向脈沖B2傳輸反向脈沖用延遲線16的級(jí)數(shù)，結(jié)果，狀態(tài)保持單元的復(fù)位級(jí)數(shù)增加，反向脈沖B2的脈沖寬度變窄。
如上所述，結(jié)束了周期2的反向脈沖B2的生成，在從反向脈沖用延遲線16輸出反向脈沖B2(的后沿)之前，在周期2之后的周期3中開(kāi)始生成反向脈沖B3。
·STCLK的下降時(shí)刻在bP＝L的期間內(nèi)的情況(周期3)首先，在周期3中，當(dāng)時(shí)鐘CLKSTIN上升時(shí)(L→H)，根據(jù)狀態(tài)保持部15的狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)(置位/復(fù)位)來(lái)形成反向脈沖B2的前沿(時(shí)刻①’和圖24)。
即，在本實(shí)例中，在時(shí)鐘CLKSTIN上升的時(shí)刻，第n級(jí)狀態(tài)保持單元15-n和其前級(jí)狀態(tài)保持單元15-1、…、15-(n-1)變?yōu)橹梦粻顟B(tài)(bQi(i是級(jí)數(shù))＝L)、第n+1級(jí)狀態(tài)保持單元15-(n+1)和其后級(jí)狀態(tài)保持單元15-(n+2)、…、15-N變?yōu)閺?fù)位狀態(tài)(bQi(i是級(jí)數(shù))＝H)，所以接收bQn的第n級(jí)反向延遲單元16-n根據(jù)時(shí)鐘CLKSTIN形成反向脈沖B3的前沿。
之后，反向脈沖(的前沿)B3向反向延遲單元16-1(反向脈沖用延遲線的輸出端)依次傳輸反向延遲單元16-(n-1)、16-(n-2)、…。
另一方面，當(dāng)時(shí)刻CLKSTIN上升時(shí)，響應(yīng)該上升，控制脈沖發(fā)生電路13生成控制脈沖bP(＝L)。
在本實(shí)例中，在輸出控制脈沖bP(＝L)期間，不從反向脈沖用延遲線16輸出周期3之前的周期2中生成的反向脈沖B2(的后沿)(時(shí)刻②’和圖25)，所以狀態(tài)保持部控制電路19從控制脈沖bP由L變?yōu)镠開(kāi)始經(jīng)過(guò)一定延遲時(shí)間后輸出控制脈沖BPM(＝L)。
當(dāng)控制脈沖BPM變?yōu)長(zhǎng)時(shí)，在該時(shí)刻，復(fù)位反向脈沖B3存在的反向延遲單元(反向脈沖B43的前沿存在的反向延遲單元和其后的反向延遲單元)、即RCLi(i為級(jí)數(shù))變?yōu)镠(bRCi為L(zhǎng))的反向延遲單元的兩個(gè)后級(jí)狀態(tài)保持單元的狀態(tài)。
例如，在本實(shí)例中，在控制脈沖BPM變?yōu)長(zhǎng)的時(shí)刻，第n-1級(jí)和之后的反向延遲單元16-(n-1)、16-n、…16-N的輸出信號(hào)RCLn-1、RCLn、…變?yōu)镠，所以從第n-1的兩個(gè)后級(jí)的第n+1級(jí)到第N級(jí)的狀態(tài)保持單元15-(n+1)、…15-N變?yōu)閺?fù)位狀態(tài)(bQn+1、…bQn＝H)。
在本實(shí)例中，第n+1和其后的狀態(tài)保持單元15-(n+1)、…通常為復(fù)位狀態(tài)。
另外，在控制脈沖BPM為L(zhǎng)的期間(復(fù)位期間)，反向脈沖B3(的前沿)依次向其輸出端傳輸反向脈沖用延遲線16。因此，在控制脈沖BPM為L(zhǎng)的期間，依次復(fù)位輸入反向脈沖B3(的前沿)的反向延遲單元的兩個(gè)后級(jí)的狀態(tài)保持單元(期間③’和圖26)。
例如，在本實(shí)例中，在控制脈沖BPM為L(zhǎng)的期間，向反向延遲單元16-(n-2)、16-(n-3)輸入反向脈沖B3(的前沿)。因此，反向延遲單元16-(n-2)、16-(n-3)的輸出信號(hào)RCLn-2、RCLn-3依次變?yōu)镠，依次復(fù)位第n和第n-1的狀態(tài)保持單元的狀態(tài)(bQn、bQn-1＝H)。
因此，在周期3中，從第n到第n-1級(jí)的2個(gè)狀態(tài)保持單元15-n、15-(n-1)從置位狀態(tài)變?yōu)閺?fù)位狀態(tài)。
之后，當(dāng)時(shí)鐘CLKSTIN下降時(shí)(H→L)，根據(jù)狀態(tài)保持部15的狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)(置位/復(fù)位)，形成反向脈沖B3的后沿(時(shí)刻④’和圖27)。
即，在本實(shí)例中，在時(shí)鐘CLKSTIN下降的時(shí)刻，第n-2級(jí)狀態(tài)保持單元15-(n-2)和其前級(jí)狀態(tài)保持單元15-1、…15-(n-3)變?yōu)橹梦粻顟B(tài)(bQi(i為級(jí)數(shù))＝L)、第n-1級(jí)狀態(tài)保持單元15-(n-1)和其后級(jí)狀態(tài)保持單元15-n、…15-N變?yōu)閺?fù)位狀態(tài)(bQi(i為級(jí)數(shù))＝H)，所以接收bQn-1的第n級(jí)反向延遲單元16-(n-2)根據(jù)時(shí)鐘CLKSTIN形成反向脈沖B3的后沿。
在周期3中，遠(yuǎn)離反向脈沖用延遲線16輸出端的第n-2級(jí)反向延遲單元16-(n-2)形成反向脈沖B3的后沿。因此，反向脈沖B3的脈沖寬度變寬。
之后，反向脈沖B3的(后沿)依次向反向延遲單元16-1(反向脈沖用延遲線的輸出端)傳輸反向延遲單元16-(n-3)、16-(n-4)、…。
由此，在STCLK的下降時(shí)刻存在于bP為L(zhǎng)的期間內(nèi)的情況下，狀態(tài)保持部控制電路19不進(jìn)行復(fù)位定時(shí)的延遲動(dòng)作(確認(rèn)從反向脈沖用延遲線16輸出反向脈沖B2的動(dòng)作)。所以從此減少了反向脈沖B3傳輸反向脈沖用延遲線16的級(jí)數(shù)，結(jié)果，狀態(tài)保持單元的復(fù)位級(jí)數(shù)減少，反向脈沖B3的脈沖寬度變寬。
如上所述，結(jié)束了周期3的反向脈沖B3的生成，在從反向脈沖用延遲線16輸出反向脈沖B3(的后沿)之前，在周期3之后的周期4中開(kāi)始生成反向脈沖B4。
周期4中生成反向脈沖B4的動(dòng)作與周期2中生成反向脈沖B2的動(dòng)作相同。
上面說(shuō)明了圖10的時(shí)鐘同步電路的復(fù)位動(dòng)作，但在該時(shí)鐘同步電路中，在STCLK的下降時(shí)刻比bP上升時(shí)刻晚的情況(前一反向脈潰的脈沖寬度寬的情況)下，進(jìn)行復(fù)位定時(shí)的延遲動(dòng)作(確定從反向脈沖用延遲線輸出反向脈沖的動(dòng)作)，從此增加了反向脈沖傳輸反向脈沖用延遲線的級(jí)數(shù)，結(jié)果，狀態(tài)保持單元的復(fù)位級(jí)數(shù)增加，反向脈沖的脈沖寬度變窄。
另一方面，在STCLK的下降時(shí)刻存在于bP為L(zhǎng)的期間內(nèi)的情況(前一反向脈潰的脈沖寬度窄的情況)下，不進(jìn)行復(fù)位定時(shí)的延遲動(dòng)作，從此減少了反向脈沖B3傳輸反向脈沖用延遲線的級(jí)數(shù)，結(jié)果，狀態(tài)保持單元的復(fù)位級(jí)數(shù)減少，反向脈沖的脈沖寬度變寬。
由此，在圖10的時(shí)鐘同步電路中，每個(gè)周期中復(fù)位的狀態(tài)保持單元的數(shù)量級(jí)(復(fù)位級(jí)數(shù))或反向脈沖的脈沖寬度不同，所以由于不規(guī)則動(dòng)作而產(chǎn)生內(nèi)部時(shí)鐘INTCLK的差異和消耗電流增大的問(wèn)題。
在下面的實(shí)施例中，說(shuō)明復(fù)位的狀態(tài)保持單元的數(shù)量(復(fù)位級(jí)數(shù))和反向脈沖的脈沖寬度總是恒定的時(shí)鐘同步電路。
實(shí)施例1
圖28表示作為本發(fā)明實(shí)施例1的STBD的塊結(jié)構(gòu)。
將外部時(shí)鐘EXTCLK輸入具有延遲量Trc的接收機(jī)(輸入緩沖器)11中。接收機(jī)11輸出對(duì)外部時(shí)鐘EXTCLK具有Trc時(shí)滯的時(shí)鐘CLKSTIN。
將時(shí)鐘CLKSTIN分別輸入具有延遲量(Trc+Tdr)的延遲監(jiān)視器12、控制脈沖發(fā)生電路13和構(gòu)成反向脈沖用延遲線16的N個(gè)反向延遲單元16-1、16-2、…16-n、…16-N中。
延遲監(jiān)視器12根據(jù)時(shí)鐘CLKSTIN輸出正向脈沖FCLIN。控制脈沖發(fā)生電路根據(jù)時(shí)鐘CLKSTIN輸出控制脈沖P、bP、bP2。
控制脈沖P、bP控制構(gòu)成正向脈沖用延遲線14的N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N的動(dòng)作。即，由控制脈沖P、bP來(lái)確定正向脈沖FCLIN是否在正向脈沖用延遲線14內(nèi)傳輸(是否監(jiān)視外部時(shí)鐘EXTCLK)。
另外，控制脈沖bP2確定進(jìn)行狀態(tài)保持部15的復(fù)位的定時(shí)(或復(fù)位期間)。
這里，簡(jiǎn)單說(shuō)明控制脈沖發(fā)生電路13的具體實(shí)例。
圖33表示控制脈沖發(fā)生電路13的一實(shí)例。
控制脈沖發(fā)生電路13由反相器和NAND電路構(gòu)成的公知的脈沖發(fā)生電路構(gòu)成。NAND電路的輸出信號(hào)變?yōu)榭刂泼}沖bP，由反相器來(lái)反向該控制脈沖bP的電平時(shí)，得到控制脈沖P?？刂泼}沖bP經(jīng)由串聯(lián)連接的偶數(shù)個(gè)反相器(具有延遲時(shí)間X的延遲電路)時(shí)，變?yōu)榭刂泼}沖bP2。
該控制脈沖發(fā)生電路13在時(shí)鐘CLKSTIN由L變?yōu)镠時(shí)，分別輸出由延遲時(shí)間Y確定的一定寬度(即L的期間為Y)的控制脈沖bP、bP2和由延遲時(shí)間Y確定的一定寬度(即H的期間為Y)的控制脈沖P。
另外，本實(shí)施例的STBD與上述參考例不同，不具有狀態(tài)保持部控制電路(參照?qǐng)D10)。即，不監(jiān)視是否從反向脈沖用延遲線16輸出當(dāng)前周期的前一個(gè)周期中生成的反向脈沖的后沿。
這是因?yàn)楸緦?shí)施例STBD不根據(jù)反向脈沖來(lái)進(jìn)行狀態(tài)保持部15的復(fù)位。即，假設(shè)反向脈沖用延遲線16內(nèi)存在兩個(gè)反向脈沖，由于不是根據(jù)反向脈沖而是根據(jù)后級(jí)狀態(tài)保持單元的狀態(tài)(置位/復(fù)位)來(lái)進(jìn)行復(fù)位(該點(diǎn)重要)，所以在本實(shí)施例的STBD中，不產(chǎn)生反向脈沖延遲線16斷線的問(wèn)題。
因此，本實(shí)施例的STBD不需要具備監(jiān)視反向脈沖用延遲線16的輸出信號(hào)STCLK的狀態(tài)保持部控制電路(由控制脈沖bP2來(lái)控制狀態(tài)保持部15的復(fù)位)，因此可縮小STBD的面積。
將正向脈沖FCLIN施加給正向脈沖用延遲線14。正向脈沖用延遲線14由串聯(lián)連接的N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N構(gòu)成。其中，N和n均為正數(shù)，且n＜N。
控制脈沖(正向脈沖傳輸控制信號(hào))P、bP控制N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N的動(dòng)作。當(dāng)N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N處于動(dòng)作狀態(tài)(可傳輸正向脈沖的狀態(tài))時(shí)，各正向延遲單元將從前級(jí)的正向延遲單元接收到的正向脈沖傳輸給后級(jí)的正向延遲單元。
這里說(shuō)明正向脈沖用延遲線14內(nèi)的正向延遲單元14-n的具體實(shí)例。
圖29表示正向延遲單元14-n的一實(shí)例。
在本實(shí)例中，正向延遲單元14-n由兩個(gè)反相器I2、I3和兩個(gè)定時(shí)反相器CI1、CI2構(gòu)成?？刂泼}沖P、bP控制定時(shí)反相器CI1、CI2的動(dòng)作。
在控制脈沖P為L(zhǎng)電平，控制脈沖bP為H電平時(shí)，定時(shí)反相器CI1變?yōu)閯?dòng)作狀態(tài)，定時(shí)反相器CI2變?yōu)榉莿?dòng)作狀態(tài)。因此，正向脈沖FCLn-1經(jīng)過(guò)定時(shí)反相器CI1和定時(shí)反相器CI2后，傳輸?shù)胶蠹?jí)的正向延遲單元14-(n-1)。將反相器I3的輸出信號(hào)FFCLn施加給狀態(tài)保持單元15-n。
另外，在控制脈沖P為H電平，控制脈沖bP為L(zhǎng)電平時(shí)，定時(shí)反相器CI1變?yōu)榉莿?dòng)作狀態(tài)，定時(shí)反相器CI2變?yōu)閯?dòng)作狀態(tài)。因此，對(duì)于所有的正向延遲單元，向定時(shí)反相器CI2輸入L電平的電位VSS，將節(jié)點(diǎn)A復(fù)位為H電平。
另外，本實(shí)施例的STBD的正向延遲單元14-n與上述參考例不同，不具有反相器I1(參照?qǐng)D11)。這是因?yàn)楸緦?shí)施例STBD不根據(jù)反向脈沖來(lái)進(jìn)行狀態(tài)保持部15的復(fù)位。
即，因?yàn)椴桓鶕?jù)反向脈沖來(lái)進(jìn)行狀態(tài)保持部15的復(fù)位，所以在本實(shí)施例的STBD中，后述的反向延遲脈沖(參照?qǐng)D32)不具有反相器I6(參照?qǐng)D14)。
因此，由于正向延遲單元和反向延遲單元的對(duì)稱性，所以正向延遲單元14-n也不具有反相器I1(參照?qǐng)D11)。因此，在本實(shí)施例的STBD中，正向延遲單元14-n的面積僅縮小了一個(gè)反相器的部分。
狀態(tài)保持部15由N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N構(gòu)成。N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N對(duì)應(yīng)于N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N。
輸入正向脈沖的正向延遲單元改變與其對(duì)應(yīng)的狀態(tài)保持單元的狀態(tài)(置位/復(fù)位)。具體而言，對(duì)應(yīng)于輸入正向脈沖的正向延遲單元的狀態(tài)保持單元從復(fù)位(R)狀態(tài)變?yōu)橹梦?S)狀態(tài)。
其中，在第二周期之后，如后所述，僅由至少正向脈沖傳輸級(jí)數(shù)的變動(dòng)量δ部分就足以進(jìn)行狀態(tài)保持部15的復(fù)位，所以僅對(duì)應(yīng)于輸入正向脈沖的正向延遲單元的狀態(tài)保持單元中處于復(fù)位狀態(tài)的單元變?yōu)橹梦粻顟B(tài)。
改變狀態(tài)保持單元15-n狀態(tài)的結(jié)果是正向延遲單元的輸出信號(hào)FFCLn。
狀態(tài)保持部15內(nèi)的N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N根據(jù)控制脈沖(狀態(tài)保持部復(fù)位信號(hào))Bp2和后級(jí)狀態(tài)保持單元的輸出信號(hào)恢復(fù)成復(fù)位狀態(tài)。
即，首先，由控制脈沖Bp2來(lái)確定復(fù)位期間。在該復(fù)位期間內(nèi)進(jìn)行狀態(tài)保持部15的復(fù)位。在復(fù)位期間內(nèi)，狀態(tài)保持單元15-n的后級(jí)狀態(tài)保持單元15-(n-1)的輸出信號(hào)Qn+1為L(zhǎng)時(shí)，狀態(tài)保持單元15-n的狀態(tài)變?yōu)閺?fù)位狀態(tài)。
在STBD中，在正向脈沖用延遲線14監(jiān)視延遲量τ-(Trc+Tdr)后，通常在狀態(tài)保持部15中存在置位狀態(tài)和復(fù)位狀態(tài)的交界，且該交界使前級(jí)側(cè)的狀態(tài)保持單元全部變?yōu)橹梦粻顟B(tài)，使后級(jí)側(cè)的狀態(tài)保持單元全部變?yōu)閺?fù)位狀態(tài)。
在本實(shí)施例中，在復(fù)位期間，前級(jí)狀態(tài)保持單元為復(fù)位狀態(tài)的置位狀態(tài)的狀態(tài)保持單元使其狀態(tài)從置位狀態(tài)變?yōu)閺?fù)位狀態(tài)。此時(shí)，置位狀態(tài)的狀態(tài)保持單元從位于最邊界的狀態(tài)保持單元開(kāi)始依次變化為復(fù)位狀態(tài)(復(fù)位的傳輸)。
復(fù)位的狀態(tài)保持單元的數(shù)量(復(fù)位級(jí)數(shù))由控制脈沖bP2的寬度(bP2＝L的期間)來(lái)確定。另外，復(fù)位級(jí)數(shù)必需大于正向脈沖傳輸級(jí)數(shù)的變動(dòng)量δ。
在本實(shí)施例的STBD中，與反向脈沖的傳輸無(wú)關(guān)地進(jìn)行復(fù)位的傳輸。此時(shí)，當(dāng)復(fù)位的傳輸速度比反向脈沖的傳輸速度快時(shí)，反向脈沖用延遲線16不能正確復(fù)制τ-(Trc+Tdr)。
使控制脈沖bP僅延遲一定的延遲時(shí)間，生成控制脈沖bP2，該控制脈沖bP2控制狀態(tài)保持部15的復(fù)位。即，使復(fù)位的時(shí)期比形成反向脈沖前沿的時(shí)期充分晚。通常復(fù)位的傳輸不會(huì)趕超反向脈沖的傳輸。
狀態(tài)保持部初始化電路17根據(jù)復(fù)位信號(hào)RESET輸出初始化信號(hào)bRSINI，強(qiáng)制將N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)初始化為復(fù)位狀態(tài)。
這里，簡(jiǎn)單說(shuō)明狀態(tài)保持單元15-n和狀態(tài)保持部初始化電路17。
圖30表示狀態(tài)保持單元15-n的一實(shí)例。
狀態(tài)保持單元15-n包括串聯(lián)連接在電源端子VDD和節(jié)點(diǎn)C之間的P溝道MOS晶體管P1、P2、串聯(lián)連接于接地端子VSS和節(jié)點(diǎn)C之間的N溝道MOS晶體管N1、N2、連接于電源端子VDD和節(jié)點(diǎn)C之間的P溝道MOS晶體管P3和連接在節(jié)點(diǎn)C、D之間的閂鎖電路LATCH。
在本實(shí)例中，閂鎖電路LATCH不限于被復(fù)位的，可以是通常保持相同狀態(tài)的靜態(tài)閂鎖電路。復(fù)位時(shí)，bP2和Qn+1都變?yōu)長(zhǎng)電平，節(jié)點(diǎn)C變?yōu)镠電平，節(jié)點(diǎn)D變?yōu)長(zhǎng)電平。
bP2是從控制脈沖發(fā)生電路13輸出的信號(hào)，Qn+1是從后級(jí)狀態(tài)保持單元15-(n+1)輸出的信號(hào)。在本實(shí)施例的STBD中，代替從反向延遲單元16-(n-2)輸出的信號(hào)bRCLn-2，由從后級(jí)狀態(tài)保持單元15-(n+1)輸出的信號(hào)Qn+1來(lái)控制復(fù)位。
在控制脈沖bP2為H電平時(shí)，向正向延遲單元14-n輸入正向脈沖FCLn-1，則正向延遲單元14-n的輸出信號(hào)FFCLn變?yōu)镠電平，所以狀態(tài)保持單元15-n變?yōu)橹梦粻顟B(tài)，即，節(jié)點(diǎn)C變?yōu)長(zhǎng)電平、節(jié)點(diǎn)D變?yōu)镠電平的狀態(tài)。
分別將狀態(tài)保持單元15-n的節(jié)點(diǎn)C的信號(hào)bQn和節(jié)點(diǎn)D的信號(hào)Qn提供給后述的反向延遲單元16-n。由狀態(tài)保持單元15-n的輸出信號(hào)Qn、bQn來(lái)控制反向延遲單元16-n的動(dòng)作。
在控制脈沖bP2為L(zhǎng)電平時(shí)，后級(jí)的狀態(tài)保持單元15-(n+1)為復(fù)位狀態(tài)(Qn+1＝L)時(shí)，狀態(tài)保持單元15-n變?yōu)閺?fù)位狀態(tài)，即，節(jié)點(diǎn)C變?yōu)镠電平、節(jié)點(diǎn)D變?yōu)長(zhǎng)電平的狀態(tài)。
將狀態(tài)保持單元15-n的節(jié)點(diǎn)D的信號(hào)Qn提供給前級(jí)的狀態(tài)保持單元15-(n-1)。當(dāng)前級(jí)的狀態(tài)保持單元15-(n-1)接收Qn(＝L)時(shí)，若為復(fù)位期間(bP2＝L)，則該狀態(tài)變?yōu)閺?fù)位狀態(tài)。
圖31表示狀態(tài)保持部初始化電路17的一實(shí)例。
狀態(tài)保持部初始化電路17例如由串聯(lián)連接的三個(gè)反相器構(gòu)成的延遲電路構(gòu)成。當(dāng)復(fù)位信號(hào)RESET變?yōu)镠電平時(shí)，控制信號(hào)bRSINI變?yōu)長(zhǎng)電平，所以圖30的P溝道MOS晶體管P3變?yōu)閷?dǎo)通狀態(tài)，狀態(tài)保持單元15-n變?yōu)閺?fù)位狀態(tài)。
控制脈沖bP2的復(fù)位動(dòng)作和控制信號(hào)bRSINI的復(fù)位動(dòng)作作為個(gè)別動(dòng)作而被區(qū)別。
上述延遲監(jiān)視器12、控制脈沖發(fā)生電路13、正向脈沖用延遲線14、狀態(tài)保持部15和狀態(tài)保持部初始化電路17(將它們統(tǒng)稱為監(jiān)視電路)的目的在于監(jiān)視外部時(shí)鐘EXTCLK和內(nèi)部時(shí)鐘INTCLK同步所需的延遲時(shí)間τ-(Trc+Tdr)。
與之相對(duì)，反向脈沖用延遲線16的目的在于正確復(fù)制監(jiān)視電路監(jiān)視的延遲時(shí)間τ-(Trc+Tdr)。因?yàn)榉聪蛎}沖用延遲線16的目的在于正確復(fù)制延遲時(shí)間τ-(Trc+Tdr)，所以完全仿造正向脈沖用延遲線14。即，對(duì)稱于保持狀態(tài)部15來(lái)配置正向脈沖用延遲線14和反向脈沖用延遲線16，且兩個(gè)電路結(jié)構(gòu)完全相同。
反向脈沖用延遲線16由串聯(lián)連接的N個(gè)反向延遲單元16-1、16-2、…16-n、…16-N構(gòu)成。反向脈沖用延遲線16根據(jù)狀態(tài)保持部15內(nèi)的N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)和CLKSTIN，在正確復(fù)制延遲時(shí)間τ-(Trc+Tdr)之后，輸出時(shí)鐘STCLK。
這里，說(shuō)明反向脈沖用延遲線16內(nèi)的反向延遲單元16-n的具體實(shí)例。
圖32表示反向延遲單元16-n的-實(shí)例。
在本實(shí)例中，反向延遲單元16-(n-1)由兩個(gè)反相器I4、I5和兩個(gè)定時(shí)反相器CI3、CI4構(gòu)成。從狀態(tài)保持單元15-n輸出的控制信號(hào)Qn、bQn控制定時(shí)反相器CI3、CI4的動(dòng)作。
在對(duì)應(yīng)于復(fù)位狀態(tài)的狀態(tài)保持單元(規(guī)定級(jí)之后的狀態(tài)保持單元)的反向延遲單元、即控制信號(hào)Qn為L(zhǎng)電平、控制信號(hào)bQn為H電平的反向延遲單元中，定時(shí)反相器CI4變?yōu)閯?dòng)作狀態(tài)，定時(shí)反相器CI3變?yōu)榉莿?dòng)作狀態(tài)。因此，將時(shí)鐘RCLIN(＝CLKSTIN)輸入定時(shí)反相器CI4，生成反向脈沖。
在對(duì)應(yīng)于置位狀態(tài)的狀態(tài)保持單元(規(guī)定級(jí)之前的狀態(tài)保持單元)的反向延遲單元、即控制信號(hào)Qn為H電平、控制信號(hào)bQn為L(zhǎng)電平的反向延遲單元中，定時(shí)反相器CI3變?yōu)閯?dòng)作狀態(tài)，定時(shí)反相器CI4變?yōu)榉莿?dòng)作狀態(tài)。因此，前級(jí)的反向延遲單元生成的反向脈沖RCLn+1作為RCLn經(jīng)過(guò)定時(shí)反相器CI3和反相器I5傳輸?shù)胶蠹?jí)的反向延遲單元。
另外，本實(shí)施例的STBD的反向延遲單元16-(n-1)與上述參考例不同，不具有反相器I6(參照?qǐng)D14)。這是因?yàn)楸緦?shí)施例的STBD不根據(jù)反向脈沖來(lái)進(jìn)行狀態(tài)保持部15的復(fù)位。
因此，在本實(shí)施例的STBD中，反向延遲單元16-n的面積僅縮小一個(gè)反相器部分。
考慮與正向延遲單元14-n(參照?qǐng)D29)的對(duì)稱性來(lái)設(shè)計(jì)反相器I4，所以不使用其輸出信號(hào)RRCLn-1。
當(dāng)時(shí)鐘STCLK經(jīng)過(guò)具有延遲量Tdr的驅(qū)動(dòng)器18時(shí)，變?yōu)榕c外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK。
比較本實(shí)施例的時(shí)鐘同步電路(圖28)和參考例的時(shí)鐘同步電路(圖10)，狀態(tài)保持單元15-n的復(fù)位動(dòng)作的很大的不同之處在于，前者根據(jù)控制脈沖bP2和后級(jí)狀態(tài)保持單元15-(n+1)的置位/復(fù)位狀態(tài)Qn+1來(lái)控制復(fù)位動(dòng)作，相反，后者根據(jù)控制脈沖BPM和兩個(gè)前級(jí)的反向延遲單元16-(n-2)的輸出信號(hào)bRCLn-2來(lái)控制復(fù)位動(dòng)作。
在現(xiàn)有實(shí)例(圖1)中，根據(jù)控制脈沖bP和兩個(gè)前級(jí)的反向延遲單元16-(n-2)的輸出信號(hào)bRCLn-2來(lái)控制復(fù)位動(dòng)作，此時(shí)，在反向脈沖用延遲線16內(nèi)存在兩個(gè)反向脈沖B1、B2的定時(shí)(圖17)中，存在電氣切斷反向脈沖用延遲線16的問(wèn)題。
在參考例(圖10)中，為了解決該問(wèn)題，將現(xiàn)有實(shí)例的控制脈沖bP變更為控制脈沖BPM。此時(shí)，雖然解決了反向脈沖用延遲線16的斷線問(wèn)題，但同時(shí)由于新設(shè)計(jì)狀態(tài)保持部控制電路而使面積增大，且每個(gè)周期中復(fù)位的狀態(tài)保持單元的數(shù)量(復(fù)位級(jí)數(shù))或反向脈沖的脈沖寬度不同引起了消耗電流增大等問(wèn)題。
在本發(fā)明(圖28)中，可防止反向脈沖用延遲線16的斷線問(wèn)題以及參考例中面積增大和消耗功率增大的問(wèn)題。即，在本發(fā)明中，不需要狀態(tài)保持部控制電路，在整個(gè)周期中，復(fù)位的狀態(tài)保持單元的數(shù)量(復(fù)位級(jí)數(shù))或反向脈沖的脈沖寬度總相同。
在本發(fā)明中，通過(guò)新的原理(后述的詳細(xì)動(dòng)作)進(jìn)行復(fù)位動(dòng)作，所以可能產(chǎn)生復(fù)位的傳輸趕超反向脈沖的傳輸。對(duì)于該問(wèn)題，可通過(guò)使復(fù)位期間從反向脈沖的前沿形成時(shí)期僅延遲一定時(shí)間、即僅在一定時(shí)間內(nèi)發(fā)送控制脈沖bP的通過(guò)控制脈沖bP2來(lái)控制復(fù)位動(dòng)作來(lái)容易解決。
下面說(shuō)明圖28至圖33的時(shí)鐘同步電路的動(dòng)作。
圖34表示關(guān)于圖28至圖33的時(shí)鐘同步電路復(fù)位動(dòng)作的波形。圖35至圖37表示圖34波形在各時(shí)刻的時(shí)鐘同步電路的狀態(tài)。
首先，在周期2中，當(dāng)時(shí)鐘CLKSTIN上升時(shí)(L→H)，根據(jù)狀態(tài)保持部15的狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)(置位/復(fù)位)來(lái)形成反向脈沖B2的前沿(時(shí)刻①和圖35)。
即，在本實(shí)例中，在時(shí)鐘CLKSTIN上升的時(shí)刻，第n級(jí)狀態(tài)保持單元15-n和其前級(jí)狀態(tài)保持單元15-1、…、15-(n-1)變?yōu)橹梦粻顟B(tài)(bQi(i是級(jí)數(shù))＝L)、第n+1級(jí)狀態(tài)保持單元15-(n+1)和其后級(jí)狀態(tài)保持單元15-(n+2)、…、15-N變?yōu)閺?fù)位狀態(tài)(bQi(i是級(jí)數(shù))＝H)，所以接收bQn+1的第n級(jí)反向延遲單元16-n根據(jù)時(shí)鐘CLKSTIN形成反向脈沖B2的前沿。
之后，反向脈沖(的前沿)B2向反向延遲單元16-1(反向脈沖用延遲線的輸出端)依次傳輸反向延遲單元16-(n-1)、16-(n-2)、…。
另一方面，當(dāng)時(shí)刻CLKSTIN上升時(shí)，響應(yīng)該上升，控制脈沖發(fā)生電路13生成控制脈沖bP(＝L)。
在本發(fā)明中，控制脈沖bP的脈沖寬度(bP＝L的期間)是重要的。
即，如后所述，在本發(fā)明中，由控制脈沖bP(實(shí)際上是bP2)來(lái)確定復(fù)位期間，由該復(fù)位期間來(lái)確定復(fù)位級(jí)數(shù)。因此，控制脈沖bP的脈沖寬度必須具有可復(fù)位至少相當(dāng)于正向脈沖的傳輸級(jí)數(shù)的變動(dòng)量δ(參照?qǐng)D8和圖9)的級(jí)數(shù)的狀態(tài)保持單元的寬度。
對(duì)于該變動(dòng)量δ，必須通過(guò)實(shí)驗(yàn)或經(jīng)驗(yàn)來(lái)事先確認(rèn)。另外，根據(jù)該變動(dòng)量δ來(lái)確定例如形成圖33的延遲時(shí)間Y的反相器的數(shù)量。
在生成控制脈沖bP后，若經(jīng)過(guò)規(guī)定的延遲時(shí)間X(圖33的延遲時(shí)間X)，則生成控制脈沖bP2。將該控制脈沖bP2提供給狀態(tài)保持部15(時(shí)刻②和圖36)。
這里，在本發(fā)明中，延遲時(shí)間X也是重要因素。
即，如上所述，當(dāng)時(shí)鐘CLKSTIN上升時(shí)，形成反向脈沖B2的前沿(時(shí)刻①)。其中，在形成形成反向脈沖B2的前沿的同時(shí)，開(kāi)始復(fù)位狀態(tài)保持部15，當(dāng)復(fù)位的傳輸速度比反向脈沖的傳輸速度快時(shí)，復(fù)位的傳輸趕超反向脈沖的傳輸。
另外，即使假設(shè)復(fù)位的傳輸速度比反向脈沖的傳輸快，為了復(fù)位的傳輸不趕超反向脈沖的傳輸，在從反向脈沖B2的前沿形成時(shí)(控制脈沖bP形成時(shí))經(jīng)過(guò)一定的延遲時(shí)間后，生成反向脈沖B2，開(kāi)始狀態(tài)保持部15的復(fù)位。
在控制脈沖bP2為L(zhǎng)的期間(復(fù)位期間)內(nèi)，狀態(tài)保持部15中，與反向脈沖的傳輸無(wú)關(guān)地進(jìn)行復(fù)位的傳輸。
即，在復(fù)位期間，前級(jí)的狀態(tài)保持單元為復(fù)位狀態(tài)的置位狀態(tài)的狀態(tài)保持單元從置位狀態(tài)變?yōu)閺?fù)位狀態(tài)。
例如，在本實(shí)例中，在控制脈沖bP2為L(zhǎng)的時(shí)刻，從第1級(jí)到第n級(jí)的狀態(tài)保持單元15-1、15-2、…15-n、…15-n為置位狀態(tài)，從第n+1級(jí)到第N級(jí)的狀態(tài)保持單元15-(n+1)、…15-N變?yōu)閺?fù)位狀態(tài)。
因此，首先，接收控制脈沖bP2和復(fù)位狀態(tài)的后級(jí)狀態(tài)保持單元15-(n+1)輸出信號(hào)Qn+1(＝L)的第n級(jí)狀態(tài)保持單元15-n的狀態(tài)從置位狀態(tài)(bQn＝L)變?yōu)閺?fù)位狀態(tài)(bQn＝H)。
之后，接收控制脈沖bP2(＝L)和復(fù)位狀態(tài)的后級(jí)狀態(tài)保持單元15-n輸出信號(hào)Qn(＝L)的第n-1級(jí)狀態(tài)保持單元15-(n-1)的狀態(tài)從置位狀態(tài)(bQn-1＝L)變?yōu)閺?fù)位狀態(tài)(bQn-1＝H)。
在本實(shí)例中，之后，bP2變?yōu)镠，復(fù)位期間結(jié)束，所以狀態(tài)保持單元的復(fù)位級(jí)數(shù)變?yōu)?級(jí)(狀態(tài)保持單元15-(n-1)、15-n)。
由此，在本發(fā)明中，由復(fù)位期間來(lái)確定復(fù)位級(jí)數(shù)，不依賴于反向脈沖的前沿位置，所以在多個(gè)周期中，通常復(fù)位級(jí)數(shù)相等(2級(jí))。另外，如上所述，該復(fù)位級(jí)數(shù)變?yōu)橄喈?dāng)于至少正向脈沖的傳輸級(jí)數(shù)變動(dòng)量δ(參照?qǐng)D8和圖9)的級(jí)數(shù)。
因此，不必檢測(cè)是否從反向脈沖用延遲線16輸出本周期的前一個(gè)周期中生成的反向脈沖B1的后沿，也無(wú)須狀態(tài)保持部控制電路(參照?qǐng)D10)。
另外，在多個(gè)周期中，復(fù)位級(jí)數(shù)通常相等，且反向脈沖的脈沖寬度也相等，所以可進(jìn)行統(tǒng)一的動(dòng)作，消耗功率也很小。
之后，當(dāng)時(shí)鐘CLKSTIN下降時(shí)(H→L)，根據(jù)狀態(tài)保持部15的狀態(tài)保持單元15-1、15-2、…15-n、…15-n、…15-N的狀態(tài)(置位/復(fù)位)，形成反向脈沖B2的后沿(時(shí)刻③和圖37)。
即，在本實(shí)例中，在時(shí)鐘CLKSTIN下降的時(shí)刻，第n-2級(jí)的狀態(tài)保持單元15-(n-2)和其前級(jí)的狀態(tài)保持單元15-3、…15-(n-9)變?yōu)橹梦粻顟B(tài)(bQi(i為級(jí)數(shù))＝L)，第n-1級(jí)的狀態(tài)保持單元15-(n-1)和其后級(jí)的狀態(tài)保持單元15-n、…15-N變?yōu)閺?fù)位狀態(tài)(bQi(i為級(jí)數(shù))＝H)，所以接收bQn-1的第n-2級(jí)反向延遲單元16-(n-2)根據(jù)時(shí)鐘CLKSITN來(lái)形成反向脈沖B2的后沿(RCLi＝L。其中，i是n-2、n-1、…N)。
之后，反向脈沖B2(的后沿)向反向延遲單元16-1(反向脈沖用延遲線的輸出端)依次傳輸反向延遲單元16-(n-3)、16-(n-10)。
通過(guò)以上的動(dòng)作，結(jié)束周期2的反向脈沖B2的生成，但在從反向脈沖用延遲線16輸出反向脈沖B2(的后沿)之前，周期2之后的周期3中開(kāi)始生成反向脈沖B3。
但是，周期3也與周期2相同，由復(fù)位期間來(lái)確定復(fù)位級(jí)數(shù)，因?yàn)椴灰蕾囉诜聪蛎}沖B2、B3的位置，所以復(fù)位級(jí)數(shù)相等(2級(jí))。
如上所述，在本發(fā)明的復(fù)位動(dòng)作中，由復(fù)位期間來(lái)確定復(fù)位級(jí)數(shù)，因?yàn)椴灰蕾囉诜聪蛎}沖前沿的位置，所以在多個(gè)周期中，復(fù)位級(jí)數(shù)通常相等。另外，該復(fù)位級(jí)數(shù)為相當(dāng)于至少正向脈沖傳輸級(jí)數(shù)的變動(dòng)量δ的級(jí)數(shù)。
因此，不必檢測(cè)是否從反向脈沖用延遲線輸出反向脈沖的后沿，也無(wú)須狀態(tài)保持部控制電路(參照?qǐng)D10)，可縮小STBD的面積。另外，若復(fù)位級(jí)數(shù)是最小值、即相當(dāng)于變動(dòng)量δ的級(jí)數(shù)，則由于不必復(fù)位過(guò)多的狀態(tài)保持單元，所以消耗電流也很小。
另外，對(duì)于復(fù)位動(dòng)作，復(fù)位級(jí)數(shù)和實(shí)施復(fù)位的定時(shí)在每個(gè)周期中相同意味著消耗電流的大小和發(fā)生定時(shí)在每個(gè)周期中都相同。
消耗電流引起的電源噪聲的產(chǎn)生是同步電路中或多或少同步差異的原因。若消耗電流的大小和發(fā)生定時(shí)不規(guī)則，則同步差異量不同，難以補(bǔ)償同步差異。相反，如本發(fā)明所示，若消耗電流的大小和發(fā)生定時(shí)規(guī)則，則同步差異量一定，容易補(bǔ)償同步差異。
結(jié)果，可實(shí)現(xiàn)高精度的時(shí)鐘同步電路。
在本發(fā)明中，根據(jù)后級(jí)的狀態(tài)保持單元的狀態(tài)來(lái)進(jìn)行狀態(tài)保持單元的復(fù)位，而不是根據(jù)反向脈沖的位置進(jìn)行。因此，在控制脈沖bP2為L(zhǎng)的期間(復(fù)位期間)，與反向脈沖的傳輸無(wú)關(guān)地進(jìn)行狀態(tài)保持部的復(fù)位傳輸。
此時(shí)，與反向脈沖的前沿的形成同時(shí)開(kāi)始狀態(tài)保持部的復(fù)位，當(dāng)復(fù)位的傳輸速度比反向脈沖的傳輸速度快時(shí)，復(fù)位的傳輸趕超反向脈沖的傳輸。
另外，即使假設(shè)復(fù)位的傳輸速度比反向脈沖的傳輸快，為了復(fù)位的傳輸不趕超反向脈沖的傳輸，在從反向脈沖的前沿形成時(shí)(控制脈沖bP形成時(shí))經(jīng)過(guò)一定的延遲時(shí)間X后，生成控制脈沖bP2，延遲狀態(tài)保持部的復(fù)位時(shí)期。
實(shí)施例2實(shí)施例2的STBD是將上述實(shí)施例1的STBD(圖28)與現(xiàn)有的STBD(圖1)的一部分相組合而成的。
即，在本發(fā)明中，在控制脈沖bP2為L(zhǎng)的期間(復(fù)位期間)，狀態(tài)保持部的復(fù)位傳輸與反向脈沖的傳輸無(wú)關(guān)的進(jìn)行。在上述實(shí)施例1的STBD中，通過(guò)使復(fù)位期間僅延遲延遲時(shí)間X來(lái)對(duì)應(yīng)關(guān)于該點(diǎn)的問(wèn)題。
在本實(shí)施例中，通過(guò)向?qū)嵤├?的STBD追加根據(jù)反向脈沖的位置來(lái)復(fù)位的條件，則不管在何種條件下都可得到復(fù)位的傳輸不趕超反向脈沖的傳輸?shù)男Ч?br> 這里，作為復(fù)位的條件，追加在上上級(jí)的反向延遲單元中存在例如反向脈沖(的前沿)的條件，在本發(fā)明中，作為復(fù)位的其它條件，存在后級(jí)的狀態(tài)保持單元為復(fù)位狀態(tài)的條件，則不發(fā)生現(xiàn)有的問(wèn)題(反向脈沖用延遲線的斷線)。
圖38表示作為本發(fā)明實(shí)施例2的STBD的塊結(jié)構(gòu)。
將外部時(shí)鐘EXTCLK輸入具有延遲量Trc的接收機(jī)(輸入緩沖器)11中。接收機(jī)11輸出對(duì)外部時(shí)鐘EXTCLK具有Trc時(shí)滯的時(shí)鐘CLKSTIN。
將時(shí)鐘CLKSTIN分別輸入具有延遲量(Trc+Tdr)的延遲監(jiān)視器12、控制脈沖發(fā)生電路13和構(gòu)成反向脈沖用延遲線16的N個(gè)反向延遲單元16-1、16-2、…16-n、…16-N中。
延遲監(jiān)視器12根據(jù)時(shí)鐘CLKSTIN輸出正向脈沖FCLIN?？刂泼}沖發(fā)生電路根據(jù)時(shí)鐘CLKSTIN輸出控制脈沖P、bP、bP2。
控制脈沖P、bP控制構(gòu)成正向脈沖用延遲線14的N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N的動(dòng)作。即，由控制脈沖P、bP來(lái)確定正向脈沖FCLIN是否在正向脈沖用延遲線14內(nèi)傳輸(是否監(jiān)視外部時(shí)鐘EXTCLK)。
另外，控制脈沖bP2確定進(jìn)行狀態(tài)保持部15的復(fù)位的定時(shí)(或復(fù)位期間)。
這里，簡(jiǎn)單說(shuō)明控制脈沖發(fā)生電路13的具體實(shí)例。
圖43表示控制脈沖發(fā)生電路13的一實(shí)例。
控制脈沖發(fā)生電路13由反相器和NAND電路構(gòu)成的公知的脈沖發(fā)生電路構(gòu)成。NAND電路的輸出信號(hào)變?yōu)榭刂泼}沖bP，由反相器來(lái)反向該控制脈沖bP的電平時(shí)，得到控制脈沖P?？刂泼}沖bP經(jīng)由串聯(lián)連接的偶數(shù)個(gè)反相器(具有延遲時(shí)間X的延遲電路)時(shí)，變?yōu)榭刂泼}沖bP2。
該控制脈沖發(fā)生電路13在時(shí)鐘CLKSTIN由L變?yōu)镠時(shí)，分別輸出由延遲時(shí)間Y確定的一定寬度(即L的期間為Y)的控制脈沖bP、bP2和由延遲時(shí)間Y確定的一定寬度(即H的期間為Y)的控制脈沖P。
另外，本實(shí)施例的STBD與上述實(shí)施例1的STBD相同，不具有狀態(tài)保持部控制電路(參照?qǐng)D10)。即，不監(jiān)視是否從反向脈沖用延遲線16輸出當(dāng)前周期的前一個(gè)周期中生成的反向脈沖的后沿。
這是因?yàn)楸緦?shí)施例STBD不根據(jù)后級(jí)的狀態(tài)保持單元15-(n+1)的狀態(tài)(置位/復(fù)位)來(lái)進(jìn)行狀態(tài)保持部單元15-n的復(fù)位。即，假設(shè)反向脈沖用延遲線16內(nèi)存在兩個(gè)反向脈沖，作為復(fù)位條件，由于存在后級(jí)的狀態(tài)保持單元為復(fù)位狀態(tài)的條件，所以在本實(shí)施例的STBD中，不產(chǎn)生反向脈沖延遲線16斷線的問(wèn)題。
因此，本實(shí)施例的STBD不需要具備監(jiān)視反向脈沖用延遲線16的輸出信號(hào)STCLK的狀態(tài)保持部控制電路(由控制脈沖bP2來(lái)控制狀態(tài)保持部15的復(fù)位)，因此可縮小STBD的面積。
將正向脈沖FCLIN施加給正向脈沖用延遲線14。正向脈沖用延遲線14由串聯(lián)連接的N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N構(gòu)成。其中，N和n均為正數(shù)，且n＜N。
控制脈沖(正向脈沖傳輸控制信號(hào))P、bP控制N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N的動(dòng)作。當(dāng)N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N處于動(dòng)作狀態(tài)(可傳輸正向脈沖的狀態(tài))時(shí)，各正向延遲單元將從前級(jí)的正向延遲單元接收到的正向脈沖傳輸給后級(jí)的正向延遲單元。
這里說(shuō)明正向脈沖用延遲線14內(nèi)的正向延遲單元14-n的具體實(shí)例。
圖39表示正向延遲單元14-n的一實(shí)例。
在本實(shí)例中，正向延遲單元14-n由三個(gè)反相器I1、I2、I3和兩個(gè)定時(shí)反相器CI1、CI2構(gòu)成?？刂泼}沖P、bP控制定時(shí)反相器CI1、CI2的動(dòng)作。
在控制脈沖P為L(zhǎng)電平，控制脈沖bP為H電平時(shí)，定時(shí)反相器CI1變?yōu)閯?dòng)作狀態(tài)，定時(shí)反相器CI2變?yōu)榉莿?dòng)作狀態(tài)。因此，正向脈沖FCLn-1經(jīng)過(guò)定時(shí)反相器CI1和定時(shí)反相器CI2后，傳輸?shù)胶蠹?jí)的正向延遲單元14-(n-1)。將反相器I3的輸出信號(hào)FFCLn施加給狀態(tài)保持單元15-n。
另外，在控制脈沖P為H電平，控制脈沖bP為L(zhǎng)電平時(shí)，定時(shí)反相器CI1變?yōu)榉莿?dòng)作狀態(tài)，定時(shí)反相器CI2變?yōu)閯?dòng)作狀態(tài)。因此，對(duì)于所有的正向延遲單元，向定時(shí)反相器CI2輸入L電平的電位VSS，將節(jié)點(diǎn)A復(fù)位為H電平。
另外，本實(shí)施例的STBD的正向延遲單元14-n與上述實(shí)施例1的STBD不同，具有反相器I1。這是因?yàn)楸緦?shí)施例STBD根據(jù)反向脈沖來(lái)進(jìn)行狀態(tài)保持部15的復(fù)位。
即，第n級(jí)狀態(tài)保持單元15-n的復(fù)位條件為①?gòu)?fù)位期間、②后級(jí)的狀態(tài)保持單元15-(n+1)為復(fù)位狀態(tài)、③上上級(jí)的反向延遲單元16-(n-2)中存在反向脈沖這三個(gè)。因?yàn)闈M足這些條件中的條件③，所以反向延遲單元(參照?qǐng)D42)必須具有反相器I6。
因此，對(duì)于正向延遲單元14-n，由于與反向延遲單元的對(duì)稱性，必須具有反相器I1。
狀態(tài)保持部15由N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N構(gòu)成。N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N對(duì)應(yīng)于N個(gè)正向延遲單元14-1、14-2、…14-n、…14-N。
輸入正向脈沖的正向延遲單元改變與其對(duì)應(yīng)的狀態(tài)保持單元的狀態(tài)(置位/復(fù)位)。具體而言，對(duì)應(yīng)于輸入正向脈沖的正向延遲單元的狀態(tài)保持單元從復(fù)位(R)狀態(tài)變?yōu)橹梦?S)狀態(tài)。
其中，在第二周期之后，如后所述，僅由至少正向脈沖傳輸級(jí)數(shù)的變動(dòng)量δ部分就足以進(jìn)行狀態(tài)保持部15的復(fù)位，所以僅對(duì)應(yīng)于輸入正向脈沖的正向延遲單元的狀態(tài)保持單元中處于復(fù)位狀態(tài)的單元變?yōu)橹梦粻顟B(tài)。
改變狀態(tài)保持單元15-n狀態(tài)的結(jié)果是正向延遲單元的輸出信號(hào)FFCLn。
狀態(tài)保持部15內(nèi)的N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N根據(jù)控制脈沖(狀態(tài)保持部復(fù)位信號(hào))bP2、后級(jí)狀態(tài)保持單元的輸出信號(hào)和上上級(jí)的反向延遲單元的輸出信號(hào)恢復(fù)成復(fù)位狀態(tài)。
即，首先，由控制脈沖Bp2來(lái)確定復(fù)位期間。在該復(fù)位期間(bP2＝L)內(nèi)進(jìn)行狀態(tài)保持部15的復(fù)位。
在復(fù)位期間內(nèi)，狀態(tài)保持單元15-n的后級(jí)狀態(tài)保持單元15-(n-1)的輸出信號(hào)Qn+1為L(zhǎng)、且上上級(jí)的反向延遲單元16-(n-2)的輸出信號(hào)bRCLn-1為L(zhǎng)時(shí)，狀態(tài)保持單元15-n的狀態(tài)變?yōu)閺?fù)位狀態(tài)。
在STBD中，在正向脈沖用延遲線14監(jiān)視延遲量τ-(Trc+Tdr)后，通常在狀態(tài)保持部15中存在置位狀態(tài)和復(fù)位狀態(tài)的交界，且該交界使前級(jí)側(cè)的狀態(tài)保持單元全部變?yōu)橹梦粻顟B(tài)，使后級(jí)側(cè)的狀態(tài)保持單元全部變?yōu)閺?fù)位狀態(tài)。
在本實(shí)施例中，在復(fù)位期間，前級(jí)狀態(tài)保持單元為復(fù)位狀態(tài)的置位狀態(tài)的狀態(tài)保持單元使其狀態(tài)從置位狀態(tài)變?yōu)閺?fù)位狀態(tài)。此時(shí)，置位狀態(tài)的狀態(tài)保持單元從位于最邊界的狀態(tài)保持單元開(kāi)始依次變化為復(fù)位狀態(tài)(復(fù)位的傳輸)。
復(fù)位的狀態(tài)保持單元的數(shù)量(復(fù)位級(jí)數(shù))由控制脈沖bP2的寬度(bP2＝L的期間)來(lái)確定。另外，復(fù)位級(jí)數(shù)必需大于正向脈沖傳輸級(jí)數(shù)的變動(dòng)量δ。
另外，在本實(shí)施例的STBD中，復(fù)位的傳輸相對(duì)于反向脈沖的傳輸，通常延遲兩級(jí)來(lái)進(jìn)行。因此，復(fù)位的傳輸不會(huì)趕超反向脈沖的傳輸，反向脈沖用延遲線16通常能夠正確復(fù)制τ-(Trc+Tdr)。
在本實(shí)施例中，作為復(fù)位的條件，追加上上級(jí)的反向延遲單元16-(n-2)的輸出信號(hào)bRCLn-2為L(zhǎng)的條件，即使在該情況下，也不會(huì)產(chǎn)生現(xiàn)有的問(wèn)題(反向脈沖用延遲線16的斷線)。
即使假設(shè)反向脈沖用延遲線16內(nèi)存在兩個(gè)反向脈沖，由于存在后級(jí)的狀態(tài)保持單元為復(fù)位狀態(tài)的條件，所以通過(guò)在當(dāng)前周期的前一周期中生成的反向脈沖，可不復(fù)位狀態(tài)保持單元。
狀態(tài)保持部初始化電路17根據(jù)復(fù)位信號(hào)RESET輸出初始化信號(hào)bRSINI，強(qiáng)制將N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)初始化為復(fù)位狀態(tài)。
這里，簡(jiǎn)單說(shuō)明狀態(tài)保持單元15-n和狀態(tài)保持部初始化電路17。
圖40表示狀態(tài)保持單元15-n的一實(shí)例。
狀態(tài)保持單元15-n包括串聯(lián)連接在電源端子VDD和節(jié)點(diǎn)C之間的P溝道MOS晶體管P1、P2、P4、串聯(lián)連接于接地端子VSS和節(jié)點(diǎn)C之間的N溝道MOS晶體管N1、N2、連接于電源端子VDD和節(jié)點(diǎn)C之間的P溝道MOS晶體管P3和連接在節(jié)點(diǎn)C、D之間的閂鎖電路LATCH。
在本實(shí)例中，閂鎖電路LATCH不限于被復(fù)位的，可以是通常保持相同狀態(tài)的靜態(tài)閂鎖電路。復(fù)位時(shí)，bP2和Qn+1都變?yōu)長(zhǎng)電平，節(jié)點(diǎn)C變?yōu)镠電平，節(jié)點(diǎn)D變?yōu)長(zhǎng)電平。
bP2是從控制脈沖發(fā)生電路13輸出的信號(hào)，Qn+1是從后級(jí)狀態(tài)保持單元15-(n+1)輸出的信號(hào)。在本實(shí)施例的STBD中，將從反向延遲單元16-(n-2)輸出的信號(hào)RCLn-2輸入狀態(tài)保持單元15-n。
在控制脈沖bP2為H電平時(shí)，向正向延遲單元14-n輸入正向脈沖FCLn-1，則正向延遲單元14-n的輸出信號(hào)FFCLn變?yōu)镠電平，所以狀態(tài)保持單元15-n變?yōu)橹梦粻顟B(tài)，即，節(jié)點(diǎn)C變?yōu)長(zhǎng)電平、節(jié)點(diǎn)D變?yōu)镠電平的狀態(tài)。
分別將狀態(tài)保持單元15-n的節(jié)點(diǎn)C的信號(hào)bQn和節(jié)點(diǎn)D的信號(hào)Qn提供給后述的反向延遲單元16-n。由狀態(tài)保持單元15-n的輸出信號(hào)Qn、bQn來(lái)控制反向延遲單元16-n的動(dòng)作。
在控制脈沖bP2為L(zhǎng)電平時(shí)，后級(jí)的狀態(tài)保持單元15-(n+1)為復(fù)位狀態(tài)(Qn+1＝L)且上上級(jí)反向延遲單元16-(n-2)內(nèi)存在反向脈沖(bRCLn-2＝L)時(shí)，狀態(tài)保持單元15-n從置位狀態(tài)變?yōu)閺?fù)位狀態(tài)，即，節(jié)點(diǎn)C變?yōu)镠電平、節(jié)點(diǎn)D變?yōu)長(zhǎng)電平的狀態(tài)。
將狀態(tài)保持單元15-n的節(jié)點(diǎn)D的信號(hào)Qn提供給前級(jí)的狀態(tài)保持單元15-(n-1)。當(dāng)前級(jí)的狀態(tài)保持單元15-(n-1)接收Qn(＝L)并接收bRCLn-3(＝L)時(shí)，若為復(fù)位期間(bP2＝L)，則該狀態(tài)從置位狀態(tài)變?yōu)閺?fù)位狀態(tài)。
圖41表示狀態(tài)保持部初始化電路17的一實(shí)例。
狀態(tài)保持部初始化電路17例如由串聯(lián)連接的三個(gè)反相器構(gòu)成的延遲電路構(gòu)成。當(dāng)復(fù)位信號(hào)RESET變?yōu)镠電平時(shí)，控制信號(hào)bRSINI變?yōu)長(zhǎng)電平，所以圖40的P溝道MOS晶體管P3變?yōu)閷?dǎo)通狀態(tài)，狀態(tài)保持單元15-n變?yōu)閺?fù)位狀態(tài)。
控制脈沖bP2的復(fù)位動(dòng)作和控制信號(hào)bRSINI的復(fù)位動(dòng)作作為個(gè)別動(dòng)作而被區(qū)別。
上述延遲監(jiān)視器12、控制脈沖發(fā)生電路13、正向脈沖用延遲線14、狀態(tài)保持部15和狀態(tài)保持部初始化電路17(將它們統(tǒng)稱為監(jiān)視電路)的目的在于監(jiān)視外部時(shí)鐘EXTCLK和內(nèi)部時(shí)鐘INTCLK同步所需的延遲時(shí)間τ-(Trc+Tdr)。
與之相對(duì)，反向脈沖用延遲線16的目的在于正確復(fù)制監(jiān)視電路監(jiān)視的延遲時(shí)間τ-(Trc+Tdr)。因?yàn)榉聪蛎}沖用延遲線16的目的在于正確復(fù)制延遲時(shí)間τ-(Trc+Tdr)，所以完全仿造正向脈沖用延遲線14。即，對(duì)稱于保持狀態(tài)部15來(lái)配置正向脈沖用延遲線14和反向脈沖用延遲線16，且兩個(gè)電路結(jié)構(gòu)完全相同。
反向脈沖用延遲線16由串聯(lián)連接的N個(gè)反向延遲單元16-1、16-2、…16-n、…16-N構(gòu)成。反向脈沖用延遲線16根據(jù)狀態(tài)保持部15內(nèi)的N個(gè)狀態(tài)保持單元15-1、15-2、…15-n、…15-N的狀態(tài)和CLKSTIN，在正確復(fù)制延遲時(shí)間τ-(Trc+Tdr)之后，輸出時(shí)鐘STCLK。
這里，說(shuō)明反向脈沖用延遲線16內(nèi)的反向延遲單元16-n的具體實(shí)例。
圖42表示反向延遲單元16-n的一實(shí)例。
在本實(shí)例中，反向延遲單元16-n由三個(gè)反相器I4、I5、I6和兩個(gè)定時(shí)反相器CI3、CI4構(gòu)成。從狀態(tài)保持單元15-n輸出的控制信號(hào)Qn、bQn控制定時(shí)反相器CI3、CI4的動(dòng)作。
在對(duì)應(yīng)于復(fù)位狀態(tài)的狀態(tài)保持單元(規(guī)定級(jí)之后的狀態(tài)保持單元)的反向延遲單元、即控制信號(hào)Qn為L(zhǎng)電平、控制信號(hào)bQn為H電平的反向延遲單元中，定時(shí)反相器CI4變?yōu)閯?dòng)作狀態(tài)，定時(shí)反相器CI3變?yōu)榉莿?dòng)作狀態(tài)。因此，將時(shí)鐘RCLIN(＝CLKSTIN)輸入定時(shí)反相器CI4，生成反向脈沖。
在對(duì)應(yīng)于置位狀態(tài)的狀態(tài)保持單元(規(guī)定級(jí)之前的狀態(tài)保持單元)的反向延遲單元、即控制信號(hào)Qn為H電平、控制信號(hào)bQn為L(zhǎng)電平的反向延遲單元中，定時(shí)反相器CI3變?yōu)閯?dòng)作狀態(tài)，定時(shí)反相器CI4變?yōu)榉莿?dòng)作狀態(tài)。因此，前級(jí)的反向延遲單元生成的反向脈沖RCLn+1作為RCLn經(jīng)過(guò)定時(shí)反相器CI3和反相器I5傳輸?shù)胶蠹?jí)的反向延遲單元。
另外，本實(shí)施例的STBD的反向延遲單元16-(n-1)與上述實(shí)施例1的STBD不同，具有反相器I6。這是因?yàn)楸緦?shí)施例的STBD根據(jù)反向脈沖來(lái)進(jìn)行狀態(tài)保持部15的復(fù)位。
考慮與正向延遲單元14-n(參照?qǐng)D39)的對(duì)稱性來(lái)設(shè)計(jì)反相器I4，所以不使用其輸出信號(hào)RRCLn-1。
當(dāng)時(shí)鐘STCLK經(jīng)過(guò)具有延遲量Tdr的驅(qū)動(dòng)器18時(shí)，變?yōu)榕c外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK。
因此，在本實(shí)施例的STBD中，第n級(jí)狀態(tài)保持單元15-n的復(fù)位條件為①?gòu)?fù)位期間、②后級(jí)的狀態(tài)保持單元15-(n+1)為復(fù)位狀態(tài)、③上上級(jí)的反向延遲單元16-(n-2)中存在反向脈沖這三個(gè)。
即，通過(guò)追加③的條件來(lái)作為復(fù)位條件，在任何狀況下，都可避免復(fù)位定時(shí)過(guò)早引起的反向脈沖的刪除等問(wèn)題。
另外，因?yàn)楸景l(fā)明具備①和②的條件，所以在解決反向脈沖用延遲線切斷的同時(shí)，還可得到STBD的面積減小和消耗電流降低的效果。
系統(tǒng)下面說(shuō)明使用上述本發(fā)明的時(shí)鐘同步電路的系統(tǒng)的一個(gè)實(shí)例。
圖44表示由具備本發(fā)明的時(shí)鐘同步電路的半導(dǎo)體存儲(chǔ)器和CPU構(gòu)成的系統(tǒng)。
時(shí)鐘同步型存儲(chǔ)器1和CPU2通過(guò)數(shù)據(jù)總線8彼此連接。CPU2生成外部時(shí)鐘EXTCLK，并將該時(shí)鐘施加給時(shí)鐘同步型存儲(chǔ)器1。當(dāng)外部時(shí)鐘EXTCLK經(jīng)過(guò)接收機(jī)(緩沖器)11時(shí)，變?yōu)閮?nèi)部時(shí)鐘CLKSTIN。但是，由于在外部時(shí)鐘EXTCLK和內(nèi)部時(shí)鐘CLKSTIN之間有接收機(jī)11的延遲量偏差(時(shí)滯)，所以由本發(fā)明的時(shí)鐘同步電路3來(lái)去除該偏差。
從時(shí)鐘同步電路3輸出與外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK，該內(nèi)部時(shí)鐘INTCLK被施加到數(shù)據(jù)輸入緩沖器4和數(shù)據(jù)輸出緩沖器5。即，使用寫入、讀取電路6，對(duì)存儲(chǔ)器單元陣列1寫入、讀取數(shù)據(jù)時(shí)，由于數(shù)據(jù)與同外部時(shí)鐘EXTCLK同步的內(nèi)部時(shí)鐘INTCLK同步地輸入輸出，所以可防止誤操作，可進(jìn)行高速處理。
布局下面說(shuō)明具有上述本發(fā)明的時(shí)鐘同步電路的半導(dǎo)體存儲(chǔ)器的布局的一實(shí)例。
圖45和圖46表示具有本發(fā)明時(shí)鐘同步電路的半導(dǎo)體存儲(chǔ)器的布局。
時(shí)鐘同步型存儲(chǔ)器1具有例如四個(gè)存儲(chǔ)器單元陣列7。在存儲(chǔ)器單元陣列7之間的空隙中，配置外圍電路、輸入電路9A、數(shù)據(jù)輸入輸出電路9B等。在輸入電路9A上配置輸入塊(pad)，在數(shù)據(jù)輸入輸出電路9B上配置輸入輸出塊。
例如在輸入電路9A的附近配置本發(fā)明的時(shí)鐘同步電路3(參照?qǐng)D45)。因?yàn)檩斎腚娐?A包含圖44的接收機(jī)(緩沖器)11，所以從容易進(jìn)行布線布局的觀點(diǎn)來(lái)看，在輸入電路9A附近配置本發(fā)明的時(shí)鐘同步電路3非常好。
另外，例如在數(shù)據(jù)輸入輸出電路9B的附近配置本發(fā)明的時(shí)鐘同步電路3(參照?qǐng)D46)。因?yàn)閿?shù)據(jù)輸入輸出電路9B使用本發(fā)明時(shí)鐘同步電路3生成的時(shí)鐘，所以從容易進(jìn)行布線布局、正確進(jìn)行同步控制的觀點(diǎn)來(lái)看，在數(shù)據(jù)輸入輸出電路9B的附近配置本發(fā)明的時(shí)鐘同步電路3非常好。
圖47和圖48表示構(gòu)成上述本發(fā)明的時(shí)鐘同步電路的要素中正向延遲單元14-1、14-2、…14-n、…14-N、狀態(tài)保持單元15-1、15-2、…15-n、…15-N和反向延遲單元16-1、16-2、…16-n、…16-N的布局。
圖47的布局對(duì)應(yīng)于現(xiàn)有實(shí)例(圖1)和參考例(圖10)。另外，圖48布局對(duì)應(yīng)于本發(fā)明實(shí)施例1(圖28)的布局。
在本發(fā)明中，與現(xiàn)有實(shí)例和參考例相比，正向延遲單元14-1、14-2、…14-n、…14-N和反向延遲單元16-1、16-2、…16-n、…16-N的各自尺寸可僅縮小一個(gè)反相器左右。即，如圖48所示，對(duì)于正向延遲單元14-1、14-2、…14-n、…14-N和反向延遲單元16-1、16-2、…16-n、…16-N，僅區(qū)域S縮小尺寸。
作為時(shí)鐘同步電路，對(duì)于現(xiàn)有實(shí)例和參考例，也可將尺寸縮小20％左右。
圖49至圖51表示連接正向延遲單元14-1、14-2、…14-n、…14-N、狀態(tài)保持單元15-1、15-2、…15-n、…15-N和反向延遲單元16-1、16-2、…16-n、…16-N的布線的布局。
圖49和圖50的布局對(duì)應(yīng)于現(xiàn)有實(shí)例(圖1)和參考例(圖10)。另外，圖51布局對(duì)應(yīng)于本發(fā)明實(shí)施例1(圖28)的布局。
首先，在現(xiàn)有實(shí)例和參考例中，例如根據(jù)第n-1級(jí)反向延遲單元的輸出信號(hào)bRCLn-1來(lái)進(jìn)行第n+1的狀態(tài)保持單元的復(fù)位。另外，根據(jù)第n+1級(jí)的狀態(tài)保持單元的輸出信號(hào)Qn+1、bQn+1來(lái)變化第n級(jí)反向延遲單元的狀態(tài)(接收后級(jí)單元的輸出信號(hào)RCLn+1或接收RCLIN(＝CKLSTIN)。
因此，如圖49所示，在狀態(tài)保持單元15-1、15-2、…15-n、…15-N和反向延遲單元16-1、16-2、…16-n、…16-N之間的空隙中配置的布線布局變得復(fù)雜。
在現(xiàn)有實(shí)例和參考例中，為了解決該問(wèn)題，如圖50所示，將反向延遲單元16-1、16-2、…16-n、…16-N向后級(jí)側(cè)偏移一級(jí)。此時(shí)，簡(jiǎn)化在狀態(tài)保持單元15-1、15-2、…15-n、…15-N和反向延遲單元16-1、16-2、…16-n、…16-N之間的空隙中配置的布線布局。
但是，在圖50的布局下，由于偏移反向延遲單元16-1、16-2、…16-n、…16-N，所以產(chǎn)生無(wú)用的空間S1、S2，這妨礙縮小時(shí)鐘同步電路的面積。
相反，在本發(fā)明中，例如根據(jù)第n+2級(jí)的狀態(tài)保持單元的輸出信號(hào)Qn+2來(lái)進(jìn)行第n+1級(jí)的狀態(tài)保持單元的復(fù)位。即，在狀態(tài)保持單元15-1、15-2、…15-n、…15-N和反向延遲單元16-1、16-2、…16-n、…16-N之間的空隙中僅配置向第n級(jí)反向延遲單元提供第n+1級(jí)狀態(tài)保持單元的輸出信號(hào)Qn+1、bQn+1的布線。
因此，如圖51所示，不偏移反向延遲單元16-1、16-2、…16-n、…16-N，簡(jiǎn)化在狀態(tài)保持單元15-1、15-2、…15-n、…15-N和反向延遲單元16-1、16-2、…16-n、…16-N之間的空隙中配置的布線布局。
如上所述，根據(jù)本發(fā)明的時(shí)鐘同步電路，可同時(shí)實(shí)現(xiàn)低消耗功率和高同步精度，同時(shí)可實(shí)現(xiàn)簡(jiǎn)單布局和小電路尺寸的時(shí)鐘同步電路。
對(duì)于本領(lǐng)域的技術(shù)人員而言，其它的優(yōu)點(diǎn)和改進(jìn)是顯而易見(jiàn)的。因此，本發(fā)明在其寬的方面不限于這里表示和描述的特定細(xì)節(jié)和代表性的實(shí)施例。因此，在不脫離下述權(quán)利要求和其等效描述定義的一般發(fā)明要領(lǐng)的精度和范圍下，可進(jìn)行不同的變更。
權(quán)利要求
1.一種時(shí)鐘同步電路，進(jìn)行使第一時(shí)鐘與第二時(shí)鐘同步的同步動(dòng)作，包括由多級(jí)正向延遲單元構(gòu)成、使用正向脈沖來(lái)監(jiān)視所述同步動(dòng)作所需的延遲時(shí)間的正向脈沖用延遲線；由多級(jí)狀態(tài)保持單元構(gòu)成、由所述多級(jí)狀態(tài)保持單元的置位/復(fù)位狀態(tài)來(lái)保持所述延遲時(shí)間的狀態(tài)保持部；和由多級(jí)反向延遲單元構(gòu)成、使用反向脈沖來(lái)復(fù)制所述延遲時(shí)間的反向脈沖用延遲線，其中，以在復(fù)位期間，使后級(jí)狀態(tài)保持單元處于復(fù)位狀態(tài)為條件，復(fù)位所述多級(jí)狀態(tài)保持單元的每一個(gè)。
2.根據(jù)權(quán)利要求1所述的時(shí)鐘同步電路，其中以在所述復(fù)位期間，將所述反向脈沖輸入上上級(jí)的反向延遲單元為條件，復(fù)位所述多級(jí)狀態(tài)保持單元的每一個(gè)。
3.根據(jù)權(quán)利要求1所述的時(shí)鐘同步電路，其中根據(jù)所述正向脈沖傳輸?shù)乃稣蜓舆t單元的級(jí)數(shù)變動(dòng)量來(lái)確定所述復(fù)位期間的長(zhǎng)度。
4.根據(jù)權(quán)利要求1所述的時(shí)鐘同步電路，其中從所述延遲時(shí)間的復(fù)制開(kāi)始經(jīng)過(guò)一定期間后設(shè)定所述復(fù)位期間。
5.根據(jù)權(quán)利要求1所述的時(shí)鐘同步電路，其中對(duì)應(yīng)于輸入所述正向脈沖的正向延遲單元的狀態(tài)保持單元在所述復(fù)位期間前變?yōu)橹梦粻顟B(tài)。
6.根據(jù)權(quán)利要求1所述的時(shí)鐘同步電路，其中所述多級(jí)正向延遲單元的每一個(gè)都具有連接于后級(jí)的正向延遲單元上的輸出端和連接于同級(jí)狀態(tài)保持單元上的輸出端。
7.根據(jù)權(quán)利要求1所述的時(shí)鐘同步電路，其中所述多級(jí)反向延遲單元的每一個(gè)都具有連接于前級(jí)的反向延遲單元上的輸出端，都不具有連接于所述多級(jí)狀態(tài)保持單元之一上的輸出端。
8.根據(jù)權(quán)利要求1所述的時(shí)鐘同步電路，其中所述第一時(shí)鐘是在形成所述時(shí)鐘同步電路的芯片內(nèi)部使用的內(nèi)部時(shí)鐘，所述第二時(shí)鐘是從所述芯片外部提供給內(nèi)部的外部時(shí)鐘。
9.一種時(shí)鐘同步存儲(chǔ)器，包括如權(quán)利要求1所述的時(shí)鐘同步電路。
10.一種存儲(chǔ)器系統(tǒng)，包括具有權(quán)利要求1所述時(shí)鐘同步電路的存儲(chǔ)器；向存儲(chǔ)器提供第二時(shí)鐘的CPU；和連接存儲(chǔ)器和CPU的總線。
11.根據(jù)權(quán)利要求10所述的存儲(chǔ)器系統(tǒng)，其中，所述存儲(chǔ)器是雙倍數(shù)據(jù)速率型DRAM、同步DRAM或雙倍數(shù)據(jù)速率第一周期RAM。
12.根據(jù)權(quán)利要求1所述的時(shí)鐘同步電路，進(jìn)一步包括接受具有周期τ的所述第二時(shí)鐘、具有延遲時(shí)間Trc的接收機(jī)；接受從所述接收機(jī)輸出的時(shí)鐘、具有延遲時(shí)間Trc+Tdr的延遲監(jiān)視器；根據(jù)所述第二時(shí)鐘來(lái)確定所述復(fù)位期間的控制脈沖發(fā)生電路；和接受從所述反向脈沖用延遲線輸出的時(shí)鐘、具有延遲時(shí)間Tdr的驅(qū)動(dòng)器；其中所述延遲時(shí)間為τ-(Trc+Tdr)，從所述驅(qū)動(dòng)器輸出第一時(shí)鐘。
13.一種時(shí)鐘同步存儲(chǔ)器，包括權(quán)利要求12所述的時(shí)鐘同步電路。
14.一種存儲(chǔ)器系統(tǒng)，包括具有權(quán)利要求12所述的時(shí)鐘同步電路的存儲(chǔ)器；向存儲(chǔ)器提供第二時(shí)鐘的CPU；和連接存儲(chǔ)器和CPU的總線。
15.根據(jù)權(quán)利要求14所述的存儲(chǔ)器系統(tǒng)，其中，所述存儲(chǔ)器是雙倍數(shù)據(jù)速率型DRAM、同步DRAM或雙倍數(shù)據(jù)速率第一周期RAM。
全文摘要
關(guān)于監(jiān)視使外部時(shí)鐘和內(nèi)部時(shí)鐘同步所需的延遲時(shí)間后的狀態(tài)保持部的復(fù)位動(dòng)作，在復(fù)位期間(bP2＝L的期間)，當(dāng)后級(jí)的狀態(tài)保持單元為復(fù)位狀態(tài)(Qn+1＝L)時(shí)執(zhí)行第n級(jí)狀態(tài)保持單元的復(fù)位。由復(fù)位期間的長(zhǎng)度來(lái)確定復(fù)位級(jí)數(shù)，通常是恒定的。可在復(fù)位條件中追加上上級(jí)的反向延遲單元的輸出信號(hào)(bRCLn－2)為L(zhǎng)。
文檔編號(hào)G06F1/12GK1396502SQ0213037
公開(kāi)日2003年2月12日 申請(qǐng)日期2002年7月3日 優(yōu)先權(quán)日2001年7月3日
發(fā)明者加藤光司 申請(qǐng)人:株式會(huì)社東芝