專利名稱：小型數(shù)據(jù)存取設(shè)備的直接存儲器存取裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是在需要由MCU控制的小型數(shù)據(jù)存取設(shè)備(例如數(shù)碼照相機)中，為了提高數(shù)據(jù)存取速度而加入的一個直接存儲器存取裝置。

發(fā)明內(nèi)容
本實用新型的目的，是提供一種小型數(shù)據(jù)存取設(shè)備的直接存儲器存取裝置，使數(shù)據(jù)存取設(shè)備能夠以一種最簡單、最經(jīng)濟的方式實現(xiàn)高速的存取。
小型數(shù)據(jù)存取設(shè)備的直接存儲器存取裝置，包括有控制單元MCU，數(shù)據(jù)處理單元DPU，存儲器MEM，其特征在于在電路中設(shè)置一個多路選擇電路MUX。
多路選擇電路MUX輸入端與數(shù)據(jù)處理單元DPU、控制單元MCU的讀寫控制線RD和WR相連，輸出端與存儲器的讀寫信號線RD和WR相連；多路選擇電路MUX控制線SEL與控制單元MCU相連，受MCU的控制，在控制線SEL的控制下，多路選擇電路構(gòu)成的邏輯關(guān)系可以交換存儲器的讀寫信號線RD和WR相對于系統(tǒng)的讀寫控制總線RD和WR的邏輯連接關(guān)系。
在正常模式下，SEL信號為0，此時多路選擇電路MUX的A與A0邏輯相連、B與BO邏輯相連，所以存儲器的讀寫信號線RD和WR相對于系統(tǒng)的讀寫控制總線RD和WR的邏輯連接關(guān)系為正常方式連接，MCU可以對數(shù)據(jù)處理單元DPU和存儲器MEM進行正常讀寫。
在直接存取模式下，SEL信號為1。此時多路選擇電路MCU的A與A1邏輯相連、B與B1邏輯相連，所以存儲器的讀寫信號線RD和WR相對于系統(tǒng)的讀寫控制總線RD和WR的邏輯連接關(guān)系為交叉連接。在此狀態(tài)下，若MCU對數(shù)據(jù)處理單元DPU連續(xù)進行讀操作，則數(shù)據(jù)處理單元DPU得到的是連續(xù)的讀信號RD，而存儲器MEM得到的是連續(xù)的寫信號WR。數(shù)據(jù)通過DATA總線，直接由數(shù)據(jù)處理單元DPU送到存儲器MEM，實現(xiàn)數(shù)據(jù)的直接存貯。同理，當MCU對數(shù)據(jù)處理單元DPU連續(xù)進行寫操作，則可以實現(xiàn)數(shù)據(jù)的直接讀取。
本實用新型提供了一種小型數(shù)據(jù)存取設(shè)備的直接存儲器存取裝置，使數(shù)據(jù)存取設(shè)備能夠以一種最簡單、最經(jīng)濟的方式實現(xiàn)高速的存取。由于在上述過程中，MCU只須進行一種操作，所以可以節(jié)省大約一半的存取時間，其結(jié)構(gòu)簡單，成本低。
MCU的數(shù)據(jù)輸入/輸出雙向口DATA端直接連接到DPU和MEM的DATA端。MCU的讀寫控制端RD和WR直接連到DPU的RD和WR端，形成系統(tǒng)的讀寫控制總線RD和WR。
多路選擇電路MUX是一個2選1電路。其輸入A0、B1與系統(tǒng)的讀寫控制線WR相連，輸入A1、B0與系統(tǒng)的讀寫控制線RD相連；輸出A、B與存儲器的讀寫信號線WR和RD相連。
權(quán)利要求1.一種小型數(shù)據(jù)存取設(shè)備的直接存儲器存取裝置，包括有控制單元MCU，數(shù)據(jù)處理單元DPU，存儲器MEM，其特征在于在電路中設(shè)置一個多路選擇電路MUX。
2.根據(jù)權(quán)利要求1所述的小型數(shù)據(jù)存取設(shè)備的直接存儲器存取裝置，其特征在于多路選擇電路MUX輸入端與數(shù)據(jù)處理單元DPU、控制單元MCU的讀寫控制線RD和WR相連，輸出端與存儲器的讀寫信號線RD和WR相連；多路選擇電路MUX控制線SEL與控制單元MCU相連，受MCU的控制，在控制線SEL的控制下，多路選擇電路構(gòu)成的邏輯關(guān)系可以交換存儲器的讀寫信號線RD和WR相對于系統(tǒng)的讀寫控制總線RD和WR的邏輯連接關(guān)系。
專利摘要本實用新型是在需要由MCU控制的小型數(shù)據(jù)存取設(shè)備(例如數(shù)碼照相機)中,為了提高數(shù)據(jù)存取速度而加入的直接存儲器存取裝置。包括有控制單元MCU,數(shù)據(jù)處理單元DPU,存儲器MEM,多路選擇電路MUX。多路選擇電路MUX輸入端與數(shù)據(jù)處理單元DPU、控制單元MCU的讀寫控制線RD和WR相連,輸出端與存儲器的讀寫信號線RD和WR相連;多路選擇電路MUX控制線SEL與控制單元MCU相連,受MCU的控制,在控制線SEL的控制下,多路選擇電路構(gòu)成的邏輯關(guān)系可以交換存儲器的讀寫信號線RD和WR相對于系統(tǒng)的讀寫控制總線RD和WR的邏輯連接關(guān)系。從而達到直接存儲器存取目的。具有結(jié)構(gòu)簡單,低成本等優(yōu)點。
文檔編號G06F12/00GK2513166SQ01274458
公開日2002年9月25日 申請日期2001年12月26日 優(yōu)先權(quán)日2001年12月26日
發(fā)明者王慧敏, 陳光夢 申請人:上海海鷗照相機有限公司