專利名稱：管線式標(biāo)簽控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種標(biāo)簽控制器，特別是一種不會出現(xiàn)失速狀態(tài)的管線式標(biāo)簽控制器，其為一種在管線式(pipeline)的系統(tǒng)中可防止故障(stall)的標(biāo)簽控制器。
在目前的電腦系統(tǒng)中，快取存儲器被廣泛應(yīng)用于儲存一隨時可被處理器提取的存儲數(shù)據(jù)，且該存儲數(shù)據(jù)儲存在隨機(jī)存儲器(RAM)中；而為求節(jié)省儲存空間及加快存取的速度，目前一般的做法是將地址及數(shù)據(jù)分開儲存在存儲器中，以節(jié)省存儲器空間，且地址與數(shù)據(jù)之間有一對應(yīng)關(guān)系，因此，當(dāng)處理器找到儲存在存儲器間的地址時，其對應(yīng)的數(shù)據(jù)即可被找到。
而在每一個快取存儲器的入口處，為求檢索其數(shù)據(jù)是否儲存在于快取存儲器中，用一部分地址做為標(biāo)簽(tag)，若此筆數(shù)據(jù)是存取在于快取存儲器中，則被定義為″找到″，反之，若此筆數(shù)據(jù)并未存在快取存儲器中，則被定義為″遺漏″。而以往用以增進(jìn)標(biāo)簽隨機(jī)存儲器的存取速率的標(biāo)簽控制器1，如

圖1所示，其用以接收一外部輸入地址，此標(biāo)簽控制器1為一種管線式(Pipeline)結(jié)構(gòu)，并包括有一標(biāo)簽暫存器10、一地址暫存器11、一寫入暫存器12、一標(biāo)簽隨機(jī)存儲器13、一比較器14及一選擇器15；該外部輸入地址2分成一第一標(biāo)簽及一檢索地址，在第一周期時，此第一標(biāo)簽儲存在標(biāo)簽暫存器10內(nèi)；而其檢索地址則儲存在地址暫存器11中，該標(biāo)簽隨機(jī)存儲器13是根據(jù)其檢索地址找出儲存在此標(biāo)簽隨機(jī)存取存儲器13中的對應(yīng)標(biāo)簽，并經(jīng)比較器比較具第一標(biāo)簽是否和檢索出的對應(yīng)標(biāo)簽相同。
請對應(yīng)參考圖2，若相同，則比較器14則輸出一″找到″的信號至選擇器15中，此選擇器15則根據(jù)此信號輸出一控制信號至快取存儲器中，并找出對應(yīng)的數(shù)據(jù)(圖未示)，在第二周期時，再由外部輸入地址2傳入一第二標(biāo)簽。
若不相同，則如圖3所示，比較器14則輸出一″遺漏″的信號至選擇器15中，此時該選擇器在第二周期時，將此第一標(biāo)簽及其一替換地址經(jīng)寫入暫存器12及地址暫存器11寫入第一標(biāo)簽至標(biāo)簽隨機(jī)存取存儲器13中，此一步驟即稱為更新。
由上述可知，以往的管線式的標(biāo)簽控制器大略包含下列步驟，如1、輸入標(biāo)簽的儲存，2、標(biāo)簽隨機(jī)存儲器的檢索，3、對該等標(biāo)簽進(jìn)行比較，4、對標(biāo)簽RAM的替代的地址及更新進(jìn)行選擇；然而，由前述可知，以往的標(biāo)簽控制器在″遺漏″的情形時，必須有一延遲時間以便重新排列讀取及更新寫入的動作，且更新的步驟往往比在管線式內(nèi)所處理的時間延遲一個甚至數(shù)個周期，會引起管線流通的時間延遲問題，有監(jiān)于斯，本案發(fā)明人集多年研發(fā)的經(jīng)驗，以能防止時間延遲或故障，以可增加管線的流暢度。
本發(fā)明的目的在于提供一種可防止時間延遲或故障的標(biāo)簽控制器。
為達(dá)到上述目的，本發(fā)明采取如下技術(shù)措施本發(fā)明主要包括有一個第一及第二暫存器，其中，第一暫存器用以儲存一由外部輸入的第一標(biāo)簽，第二暫存器，耦合于第一暫存器的輸出端，以用以接收在下一周期時由第一暫存器所輸出的第一標(biāo)簽，并在同時由外部輸入一第二標(biāo)簽至該第一暫存器中；一存取存儲模組，具有一存取單元及一比較單元，該存取單元內(nèi)儲存有多個標(biāo)簽及可供接收一更新標(biāo)簽，第一比較單元則接收第一標(biāo)簽，并分別與該多個標(biāo)簽及更新標(biāo)簽比較后輸出一第一決定信號；該狀態(tài)模組具有一第二比較單元及一決定單元，該第二比較單元接收該第一標(biāo)簽及第二標(biāo)簽并經(jīng)比較后輸出一第二決定信號，該決定單元則接收并比較該第一決定信號及該第二決定信號后輸出一第三決定信號；該選擇模組，接收該第三決定信號以判斷是否產(chǎn)生一替代的地址以輸出該更新標(biāo)簽。
當(dāng)?shù)谝粯?biāo)簽由外部輸入后，會先檢索該多數(shù)個標(biāo)簽及與該更新標(biāo)簽比較后，發(fā)出一第一決定信號以決定該第一標(biāo)簽是否儲存在該存取單元中，倘若該第一決定信號發(fā)出為一“找到”的情況，則該選擇模組將確定發(fā)出一″找到″的第三決定信號，反之，若該第一決定信號發(fā)出為一″遺漏″的情況，則必須再由該第二決定單元比較第一標(biāo)簽及第二標(biāo)簽以進(jìn)一步確定欲尋找的標(biāo)簽是否存在于第二暫存器中。
因此，即使是在″遺漏″狀況，此標(biāo)簽控制器仍可在同一周期中同時寫入一個新的標(biāo)簽及存入一個更新的標(biāo)簽，以達(dá)到防止時間延遲或故障的目的。
本發(fā)明采取如下具體結(jié)構(gòu)本發(fā)明的一種管線式標(biāo)簽控制器，包含一第一及第二暫存器、一存儲模組、一狀態(tài)模組、一選擇模組；第一暫存器用以儲存一由外部輸入的第一標(biāo)簽，第二暫存器耦合于第一暫存器的輸出端，以用以接收儲存上一筆由第一暫存器所輸出的第二標(biāo)簽；存儲模組具有一存取單元及一第一比較單元，存取單元內(nèi)儲存有多數(shù)個標(biāo)簽及供接收一更新標(biāo)簽，第一比較單元則接收該第一標(biāo)簽，并分別與該多數(shù)個標(biāo)簽及更新標(biāo)簽比較，并輸出一第一決定信號；狀態(tài)模組具有一第二比較單元及一決定單元，第二比較單元接收該第一標(biāo)簽及第二標(biāo)簽并經(jīng)比較后輸出一第二決定信號，該決定單元則接收并比較該第一決定信號及該第二決定信號后輸出一第三決定信號；選擇模組接收該第三決定信號以判斷是否產(chǎn)生一替代的地址以輸出該更新標(biāo)簽。
結(jié)合附圖及實施例對本發(fā)明的結(jié)構(gòu)特征詳細(xì)說明如下圖1為以往標(biāo)簽控制器的電路框圖。
圖2為以往標(biāo)簽控制器的時序示意圖。
圖3為以往標(biāo)簽控制器的另一時序示意圖。
圖4為本發(fā)明標(biāo)簽控制器實施例的電路框圖。
圖5為本發(fā)明實施例中存取存儲模組的電路框圖。
圖6為本發(fā)明實施例中狀態(tài)模組的電路框圖。
圖7為本發(fā)明實施例選擇模組的電路框圖。
圖8為本發(fā)明實施例的時序示意圖。
圖9為本發(fā)明另一實施例中存取存儲模組的電路框圖。
如圖4所示，其為本發(fā)明實施例的電路框圖，此標(biāo)簽控制器3由一第一及第二暫存器30、31、一存取存儲模組4、一狀態(tài)模組5及一選擇模組6所構(gòu)成，其中第一及第二暫存器30、31，在本實施例中，第一暫存器30用以儲存一由外部32(如中央處理單元)所輸入的第一標(biāo)簽(標(biāo)簽1)；該第二暫存器31耦合于第一暫存器30的輸出端300，以用以接收在下一周期時由第一暫存器30所輸出的第一標(biāo)簽(標(biāo)簽1)，并在同時由外部輸入一第二標(biāo)簽(標(biāo)簽2)至該第一暫存器30中。該存取存儲模組4，請續(xù)參閱圖5，具有一存取單元40及一比較單元41，在本實施例中，存取單元40由一標(biāo)簽隨機(jī)存儲器400、一讀取地址暫存器401、一寫入暫存器402及一寫入地址暫存器403所構(gòu)成，該標(biāo)簽隨機(jī)存取存儲器400內(nèi)儲存有多數(shù)個標(biāo)簽以供檢索；該讀取地址暫存器401其一端接收由外部32輸入的檢索地址，另一端則耦合至該標(biāo)簽隨機(jī)存取存儲器400上，以供自標(biāo)簽隨機(jī)存取存儲器400中讀出與該檢索地址對應(yīng)的標(biāo)簽；寫入暫存器402接收來自選擇模組6所輸出的一更新標(biāo)簽(可對應(yīng)參考圖4)；而寫入地址暫存器403則接收來自選擇模組6所輸出的替代地址，以提供該更新標(biāo)簽至一新的地址。
該比較單元41在本實施例中由一第一比較電路410、一第二比較電路411及一非門電路412所構(gòu)成；該第一比較電路410分別耦合至該第一暫存器30及該標(biāo)簽隨機(jī)存儲器400，以用以比較該第一標(biāo)簽(標(biāo)簽1)及檢索標(biāo)簽；第二比較電路411則分別耦合至第一暫存器30及寫入暫存器402的輸出端4020，以用以比較該第一標(biāo)簽及更新標(biāo)簽；該非門電路412則分別耦合至第一及第二比較電路410、411用以接收此兩比較電路的輸出信號，經(jīng)運(yùn)算比較后輸出一定義為“找到/遺漏”的第一決定信號。
狀態(tài)模組5，請參閱圖6，具有一比較單元50及一決定單元51，在本實施例中，比較單元50由一比較電路500、一匹配暫存器501及一狀態(tài)暫存器502所構(gòu)成；比較電路500分別耦合至該第一暫存器30及第二暫存器31的輸出端300、310，以用以比較此時存在于此兩暫存器30、31的第二及第一標(biāo)簽是否相同，并在比較后輸出一第二決定信號；該匹配暫存器501耦合至該比較電路500處，以用以儲存由該比較電路500所輸出的第二決定信號；該狀態(tài)暫存器502接收并儲存由該非門電路412所傳出的第一決定信號；決定單元51則分別連接，至匹配暫存器501及該狀態(tài)暫存器502，以用以比較第一及第二決定信號后輸出一“找到/遺漏”的第三決定信號。
該選擇模組6，如圖7所示，在本實施例中由一選擇器60及一替代地址產(chǎn)生器61所構(gòu)成，該選擇器60連接至該決定單元51以用以接收該第三決定信號并決定是否選擇一最近可用的替代地址，該替代地址產(chǎn)生器61則連接至該選擇器60及該第二暫存器31上，以可經(jīng)計算后提供其選定的替代地址以供更新標(biāo)簽。
因此，請參考圖4、5、6、7并對應(yīng)參考圖8的時序圖，在第一周期時，其第一標(biāo)簽(標(biāo)簽1)由外部32輸入至第一暫存器30內(nèi)時，其對應(yīng)的檢索地址即輸入至該讀取地址暫存器401中，暫存器401讀出位于該標(biāo)簽隨機(jī)存取存儲器400所在地址的標(biāo)簽，并經(jīng)第一比較電路410與第一標(biāo)簽作一比較；同時該第一標(biāo)簽并經(jīng)第二比較電路411與一存在寫入暫存器402內(nèi)的更新標(biāo)簽作一比較，而后再經(jīng)由非門電路412輸出一定義為″找到/遺漏″的第一決定信號至狀態(tài)暫存器502中。
在第二周期時，該第一標(biāo)簽即由第一暫存器30輸出至第二暫存器31中，此時，由外部32也輸入一第二標(biāo)簽(標(biāo)簽2)至第一暫存器30內(nèi)；并與存在于第二暫存器31內(nèi)的第一標(biāo)簽經(jīng)比較單元50中的比較電路500作一比較后輸出一第二決定信號至匹配暫存器501中，最后再經(jīng)該決定單元51比較第一及第二決定信號后，輸出定義為″找到/遺漏″的第三決定信號至選擇模組6中。
因此，在第三周期時，該第二標(biāo)簽輸出至第二暫存器31中，此時，由外部輸入一第三標(biāo)簽(標(biāo)簽3)至第一暫存器30內(nèi)，該第二標(biāo)簽比較的流程則與第一標(biāo)簽相同，在此不再贅述；而上述輸入至選擇模組6的第三決定信號則提供選擇器60中以決定是否選擇一最近可用的替代地址，并可借由該替代地址產(chǎn)生器61經(jīng)計算后提供一選定的地址以可供更新標(biāo)簽。
該第三決定信號在本實施例中為本標(biāo)簽控制器經(jīng)檢索比較后最終的結(jié)果，因此，如果結(jié)果為″找到″，則該選擇器60輸出一控制信號將此第一標(biāo)簽輸出至數(shù)據(jù)隨機(jī)存取存儲器7中，以提取對應(yīng)的數(shù)據(jù)。
若結(jié)果為″遺漏″，此時存在第二暫存器31中的第一標(biāo)簽則為被選定為一更新標(biāo)簽，并被輸入該寫入暫存器402中；選擇器60發(fā)出一控制信號至該替代地址產(chǎn)生器61中，以可提供一選定的替代地址至該寫入地址暫存器403中，以供更新標(biāo)簽存入其替代地址中。
因此，借由圖8所示，本發(fā)明不論結(jié)果為″找到″或″遺漏″，由外部輸入的標(biāo)簽皆能順暢的進(jìn)行且不受影響，如在第二周期時，雖結(jié)果為″遺漏″，但在第三周期時仍可輸入一第三標(biāo)簽而不需如以往般等待更新寫入后才可輸入，使此標(biāo)簽控制器不會產(chǎn)生延遲的狀態(tài)。
值得一提的是，第一比較單元內(nèi)的比較電路數(shù)目隨標(biāo)簽隨機(jī)存取存儲器的數(shù)目增加而增加，請續(xù)參閱圖9，為本發(fā)明另一實施例，其主要的改變在存取存儲模組4’中，具有二標(biāo)簽隨機(jī)存取存儲器(TAGRAM)400’、401’，及三比較電路410’、411’、412’；因此，當(dāng)一標(biāo)簽輸入后，則須分別與上述三個比較電路410’、411’、412’比較后再經(jīng)由非門電路413’輸出；而需更新時，選擇器(圖未示)即選擇所欲存入的標(biāo)簽隨機(jī)存儲器(TAG RAM)為400’或401’，至于其他動作則與前一實施例大致相同，在此不再加以贅述。
與現(xiàn)有技術(shù)相比，本發(fā)明具有如下效果綜上所述，本發(fā)明和以往相較，在″遺漏″的情形發(fā)生時，本發(fā)明確能借上述所公開的電路，解決以往所無法解決的問題，也就是在″遺漏″的情形發(fā)生時，需等待更新寫入標(biāo)簽后，才能再輸入標(biāo)簽而導(dǎo)致時間延遲或故障的問題。
上述內(nèi)容是利用實施例說明本發(fā)明的技術(shù)特征，并非用于限制本發(fā)明的保護(hù)范圍，即使有人在本發(fā)明構(gòu)思的基礎(chǔ)上稍作變動，仍應(yīng)屬于本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種管線式標(biāo)簽控制器，包含一第一及第二暫存器、一存儲模組、一狀態(tài)模組、一選擇模組，其特征在于第一暫存器用以儲存一由外部輸入的第一標(biāo)簽，第二暫存器耦合于第一暫存器的輸出端，以用以接收儲存上一筆由第一暫存器所輸出的第二標(biāo)簽；存儲模組具有一存取單元及一第一比較單元，存取單元內(nèi)儲存有多數(shù)個標(biāo)簽及供接收一更新標(biāo)簽，第一比較單元則接收該第一標(biāo)簽，并分別與該多數(shù)個標(biāo)簽及更新標(biāo)簽比較，并輸出一第一決定信號；狀態(tài)模組具有一第二比較單元及一決定單元，第二比較單元接收該第一標(biāo)簽及第二標(biāo)簽并經(jīng)比較后輸出一第二決定信號，該決定單元則接收并比較該第一決定信號及該第二決定信號后輸出一第三決定信號；選擇模組接收該第三決定信號以判斷是否產(chǎn)生一替代的地址以輸出該更新標(biāo)簽。
2.如權(quán)利要求1所述的標(biāo)簽控制器，其特征在于，所述存取單元包括至少一標(biāo)簽隨機(jī)存儲器，各標(biāo)簽隨機(jī)存取存儲器內(nèi)皆儲存有多個標(biāo)簽；一讀取地址暫存器、一寫入暫存器及一寫入地址暫存器。
3.如權(quán)利要求1所述的標(biāo)簽控制器，其特征在于，所述比較單元由至少一比較電路及一非門電路構(gòu)成。
4.如權(quán)利要求1所述的標(biāo)簽控制器，其特征在于，所述狀態(tài)模組還包括一用以儲存該第一決定信號的狀態(tài)暫存器及一用以儲存該第二決定信號的匹配暫存器。
5.如權(quán)利要求1所述的標(biāo)簽控制器，其特征在于，所述選擇模組由一選擇器及一替代地址產(chǎn)生器構(gòu)成，選擇器用以接收所述第三決定信號已決定是否選擇一替代地址，并可借由替代地址產(chǎn)生器提供選定的地址，以可更新標(biāo)簽。
6.如權(quán)利要求5所述的標(biāo)簽控制器，其特征在于，所述替代地址為一最近可用的地址。
全文摘要
一種管線式標(biāo)簽控制器,包括:第一及第二暫存器,第一暫存器用以儲存一由外部輸入的第一標(biāo)簽,第二暫存器耦合于第一暫存器的輸出端;一存取存儲模組,具有一存取單元及一比較單元;狀態(tài)模組具有一第二比較單元及一決定單元,第二比較單元接收第一標(biāo)簽及第二標(biāo)簽,經(jīng)比較后輸出一第二決定信號,決定單元接收并比較第一決定信號及第二決定信號后輸出一第三決定信號;選擇模組接收第三決定信號以判斷是否產(chǎn)生一替代的地址以輸出更新標(biāo)簽。
文檔編號G06F12/00GK1379332SQ0110974
公開日2002年11月13日 申請日期2001年4月2日 優(yōu)先權(quán)日2001年4月2日
發(fā)明者廖明豪, 呂忠晏 申請人:矽統(tǒng)科技股份有限公司