專利名稱：數(shù)據(jù)處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高效率處理多個數(shù)據(jù)傳送要求的數(shù)據(jù)處理裝置。
近年來，DVD再生裝置和數(shù)字衛(wèi)星廣播的接收裝置等各種類型的多媒體相關(guān)產(chǎn)品已在民生機(jī)器市場上市，在開發(fā)廠商之間形成了激烈的競爭。在此背景下，在信號處理的應(yīng)用領(lǐng)域工作的設(shè)計者，在高效率進(jìn)行多個媒體處理的并列化的通用信號處理機(jī)的開發(fā)方面，進(jìn)行了苦心的鉆研。多個媒體處理的并列化方面的苦心鉆研指的是在上述產(chǎn)品的開發(fā)中，視頻、音頻數(shù)據(jù)加在多路傳送的MPEG數(shù)據(jù)流時，如何高效率地同時處理計算機(jī)圖象處理等的數(shù)據(jù)，而這將大大地左右該產(chǎn)品的市場價值。這兒在媒體處理中，有以視頻譯碼處理、音頻譯碼處理、視頻輸出處理、計算機(jī)圖象描畫處理等為主的各種各樣處理。
這樣的媒體處理與其他數(shù)據(jù)處理相比較，由于從統(tǒng)計上看同時實(shí)行多個獨(dú)立的DMA傳送的機(jī)會非常多的特征，以及各個DMA傳送的頻帶寬度不同的特征，非常顯著，因此在效率方面必須多加注意。所謂DMA(Direct MemoryAccess)，即沒有中央處理裝置(CPU)，在多個主器件和存儲器之間進(jìn)行傳送。
在上述媒體處理的一個例子中，各主器件由實(shí)現(xiàn)視頻譯碼處理、音頻譯碼處理、視頻輸出處理、計算機(jī)圖象描畫處理等的應(yīng)用程序，以及使該程序工作的計算機(jī)硬件組成，另外，在媒體處理的一個例子中，上述存儲器存儲利用這些應(yīng)用程序的視頻數(shù)據(jù)、音頻數(shù)據(jù)、計算機(jī)圖象處理數(shù)據(jù)。
所謂DMA傳送的頻帶寬度是由各主器件、存儲器的讀寫通道的位寬度與主器件、存儲器的工作頻率之積表現(xiàn)的單位。若以大體的值舉例說明，視頻譯碼處理的應(yīng)用程序，在動態(tài)補(bǔ)償時必須進(jìn)行參照圖象的DMA傳送，該DMA傳送要求800Mbyte／s的指令的頻帶寬度。音頻數(shù)據(jù)、計算機(jī)圖象處理數(shù)據(jù)用的應(yīng)用程序，要求50Mbyte／s指令的頻帶寬度，視頻輸出處理的應(yīng)用程序，要求「128Mbyte／s×平面數(shù)」的指令的頻帶寬度。頻帶寬度的必要數(shù)對各個媒體處理是不同的，這是由于應(yīng)該處理的數(shù)據(jù)規(guī)模和數(shù)據(jù)譯碼負(fù)荷的輕重，對于各個媒體處理是零亂的。
以后將對進(jìn)行一般DMA傳送的DMA傳送系統(tǒng)和進(jìn)行了媒體處理特有改良的DMA傳送系統(tǒng)，予以對比說明。圖1A表示前一個系統(tǒng)的構(gòu)成圖，圖1B表示后一個系統(tǒng)的構(gòu)成圖。
在圖1A中，數(shù)據(jù)處理裝置由存儲器51、存儲控制器52、判優(yōu)器53、總線54、主器件45、46、47組成。
主器件45、46、47使媒體處理的應(yīng)用程序工作。在各應(yīng)用程序要求DMA傳送時，對存儲控制器52發(fā)給總線請求。當(dāng)總線請求發(fā)出時，判優(yōu)器53在主器件45、主器件46、主器件47之間進(jìn)行調(diào)停，調(diào)停的結(jié)果是授與主器件45、主器件46、主器件47其中一個使用權(quán)。未獲得總線使用權(quán)的，等待數(shù)據(jù)傳送開始，被授與使用權(quán)后，開始數(shù)據(jù)傳送。
在上述媒體處理中，必須對各應(yīng)用程序分配最適當(dāng)?shù)念l帶寬度，這種頻帶寬度分配技術(shù)是將總線分割為復(fù)數(shù)得到的位寬度分別分配給主器件45～主器件47的方法。
例如，存儲器51的讀寫通道和總線的位寬度是128bit時，將其分割為64bit-32bit-32bit，再分別將它們分配給各應(yīng)用程序工作的主器件45～主器件47。圖1B是表示由位寬度分割實(shí)現(xiàn)的頻帶寬度分配技術(shù)的一個例子。圖1B中，將128bit的總線分割為64bit、32bit、32bit，再將由分割得到的各個位寬度分配給主器件45～主器件47。
這時，根據(jù)總線的分割寬度，分割存儲器51內(nèi)的讀寫通道，與此同時，存儲控制器并行進(jìn)行存儲器內(nèi)部的存取控制。也就是說，從存儲器內(nèi)部并行讀出64bit、32bit、32bit的數(shù)據(jù)，將64bit、32bit、32bit的數(shù)據(jù)并行寫入存儲器內(nèi)部。為了進(jìn)行這種存取控制的并列化，必須在存儲控制器內(nèi)設(shè)置可進(jìn)行64bit、32bit、32bit數(shù)據(jù)同時存取的控制電路(圖中的「64bit存取控制器」「32bit存取控制器」「32bit存取控制器」)，在分割位寬度的方法中，不會由于總線的分割產(chǎn)生主器件45～主器件47之間的競爭，也不會發(fā)生存儲器總線的總線鎖定。
這里，主器件45設(shè)想進(jìn)行圖象譯碼處理，分配64bit位寬度。分配給主器件45較高的位寬度，這是由于圖象譯碼處理比其他媒體處理必須有更高的頻帶寬度。
也就是說，在媒體處理中，由于足夠維持實(shí)時性的充分的頻帶寬度相互不同，因此在分割該位寬度的方法中，必須根據(jù)各應(yīng)用程序必要的頻帶寬度，決定位寬度的分割比率。
最后對上述數(shù)據(jù)處理裝置中必須使用的存儲器件予以說明。上述信號處理應(yīng)用領(lǐng)域要求具有更大容量、高頻帶寬度的存儲器件，為滿足這種需要，在半導(dǎo)體工藝方法和實(shí)裝技術(shù)方面進(jìn)行了多項技術(shù)革新。其結(jié)果是在電子零件市場上，高性能的存儲器件陸續(xù)上市，其產(chǎn)品更新也極為頻繁。在存儲器件中有SDRAM，RAMBUS規(guī)格的存儲器等。同步動態(tài)隨機(jī)存取存儲器(SDRAM)實(shí)現(xiàn)了數(shù)據(jù)的脈沖群傳送，與DRAM比較，是提高了傳送能力的存儲器。RAMBUS規(guī)格的存儲器是與總線的接口電路的規(guī)格包括實(shí)裝方法都嚴(yán)密規(guī)定了的存儲器，可以得到比SDRAM更高的頻帶寬度，在有關(guān)的存儲器中，也有稱為D-RDRAM的存儲器。另外，實(shí)施將數(shù)據(jù)處理裝置和比較大容量的DRAM裝載在同一半導(dǎo)體芯片上的半導(dǎo)體工藝方法(一般稱為單片化)，也己成為可能。
這么多的存儲器件上市，其產(chǎn)品更新又如此頻繁，如何設(shè)計存儲器結(jié)構(gòu)，使設(shè)計者不知所措。在進(jìn)行判斷時最大的要素仍然是頻帶寬度和制造成本，然而，考慮到數(shù)據(jù)處理裝置的將來性進(jìn)行設(shè)計也是必要的?？紤]了將來性的存儲器結(jié)構(gòu)設(shè)計是使存儲器結(jié)構(gòu)通用化，以便可以采用具有各種計算機(jī)硬件說明書的存儲器件。
分割如第1中己說明的位寬度以便分配最適當(dāng)頻帶寬度的方法，是增加或減少對主器件45～主器件47分別分配的位寬度，這種位寬度的分配變更就有所謂影響裝置整體設(shè)計變更的第1個問題。
頻帶寬度的分配變更，在將某裝置中設(shè)置的數(shù)據(jù)處理裝置轉(zhuǎn)用到其他裝置時是必要的。這種轉(zhuǎn)用在并行開發(fā)具有所謂MPEG數(shù)據(jù)流的譯碼的共同機(jī)能的多個產(chǎn)品時，是屢次可見的。以如下所示的假定狀況，對數(shù)據(jù)處理裝置的轉(zhuǎn)用予以說明。圖1B所示的數(shù)據(jù)處理裝置是MPEG數(shù)據(jù)流的譯碼裝置，該MPEG數(shù)據(jù)流的譯碼裝置此前是以裝載在光盤再生裝置上作為前提開發(fā)的。本裝置當(dāng)初裝載到磁盤再生裝置上是前提，然而，按照廠商在商品開發(fā)戰(zhàn)略上的安排，指令該譯碼裝置轉(zhuǎn)用到數(shù)字衛(wèi)星廣播等接收裝置等的其他裝置中。因上述理由命令譯碼裝置轉(zhuǎn)用時，該裝置的設(shè)計者必須進(jìn)行將分配到再生裝置特有的媒體處理中的位寬度再分配到接收裝置特有的媒體處理中的相應(yīng)處理等，但在進(jìn)行該相應(yīng)處理時，必須考慮已有數(shù)據(jù)處理裝置中的總線重新配線(1)，以及存儲器件的讀寫通道的設(shè)計變更(2)、主器件45～主器件47的讀寫通道的設(shè)計變更(3)、存儲控制器的設(shè)計變更(4)等。
例如，圖1B的例子中，存儲控制器對從存儲器內(nèi)部并行讀出64bit、32bit、32bit的數(shù)據(jù)，同時對向存儲器內(nèi)部并行寫入64bit、32bit、32bit的數(shù)據(jù)進(jìn)行控制，然而，在將對主器件45～主器件47的位寬度分配變更為64bit、24bit、8bit時，存儲控制器從存儲器內(nèi)部并行讀出64bit、24bit、8bit的數(shù)據(jù)，同時必須進(jìn)行向存儲器內(nèi)部并行寫入64bit、24bit、8bit的數(shù)據(jù)的控制，因此，必須從根本上對圖1B所示的存儲控制器的控制重新設(shè)計。另外，由于產(chǎn)生了主器件46～主器件47的接口電路的位寬度變更，必須換成另一個電路，同時，主器件46～主器件47的接口電路與總線的配線連接也要作新的變更。
進(jìn)行(1)到(4)的配線變更和再設(shè)計，對設(shè)計者將是很大的負(fù)擔(dān)，設(shè)計者對各個媒體處理分配不同的頻帶寬度，要付出與對數(shù)據(jù)處理裝置進(jìn)行重新設(shè)計時相等的勞動力。
如第2中已經(jīng)說明，希望設(shè)計的存儲器結(jié)構(gòu)可使數(shù)據(jù)處理裝置采用各種存儲器件，然而，一般連接的存儲器件都有可發(fā)揮其最大性能的工作頻率，由于已有的數(shù)據(jù)處理裝置的工作頻率都設(shè)定在可發(fā)揮其最大性能的值，因此，在以其他裝置替換存儲器件時，必須把數(shù)據(jù)處理裝置的工作頻率重新設(shè)定在可發(fā)揮該新的存儲器件最大性能的值，這是存在的問題。也就是說，從數(shù)據(jù)處理裝置的制造成本、存儲器容量等觀點(diǎn)出發(fā)，采用多個存儲器件中的任何一個，但由于以后的規(guī)格變更必須以其他裝置替換存儲器件時，因?yàn)楸仨毎凑彰看未鎯ζ骷淖兏兏鼣?shù)據(jù)處理裝置的工作頻率，所以存在給設(shè)計者增加很大負(fù)擔(dān)的問題。
此外，在實(shí)裝了數(shù)據(jù)處理裝置的半導(dǎo)體芯片上，使存儲器單片化時，無論是單片化的存儲器和存儲器件的任何一方，都存在不能發(fā)揮最大性能的其他問題。當(dāng)存儲控制器52-主器件45～主器件47與存儲器51實(shí)裝在同一芯片上時，必須用同一的工作頻率使它們工作。這時，發(fā)揮存儲器件最大性能的工作頻率與發(fā)揮單片化的存儲器最大性能的工作頻率是不一樣的。這種情況下，若用發(fā)揮任何一方最大性能的工作頻率使數(shù)據(jù)處理裝置工作，則不可能發(fā)揮另一方的最大性能。另外，在有關(guān)圖象的媒體處理中，要求根據(jù)顯示器裝置的工作頻率設(shè)定數(shù)據(jù)處理裝置的工作頻率，然而，若根據(jù)顯示器裝置的工作頻率設(shè)定數(shù)據(jù)處理裝置的工作頻率，將來不可能發(fā)揮存儲器件的最大性能。
本發(fā)明的第1目的是可以對將來媒體處理的每個頻帶寬度的分配變更進(jìn)行相應(yīng)處理，從而提供具有高通用性的數(shù)據(jù)處理裝置。
本發(fā)明的第2目的是對將來替換存儲器件以及存儲器的單片化進(jìn)行相應(yīng)處理，從而提供具有高通用性的數(shù)據(jù)處理裝置。
為達(dá)到上述第1目的的數(shù)據(jù)處理裝置具有具有2個點(diǎn)，用其中1個點(diǎn)與存儲器件連接的存儲器總線；分別有2個以上的點(diǎn)，用其中1個以上的點(diǎn)與各主器件連接的多個局部總線；進(jìn)行相對于存儲器件的數(shù)據(jù)讀出以及相對于存儲器件的數(shù)據(jù)寫入，在各局部總線上，用各主器件要求的傳送速率進(jìn)行數(shù)據(jù)傳送，在存儲器總線上，以存儲器件要求的傳送速率進(jìn)行數(shù)據(jù)傳送的傳送控制部件；設(shè)有用存儲器總線的另1個點(diǎn)以及各局部總線的1個點(diǎn)連接的多個緩沖器，用以吸收存儲器總線與局部總線之間傳送速率的差別，進(jìn)行數(shù)據(jù)的輸入輸出的多個局部緩沖器。當(dāng)設(shè)計者希望變更分配給各主器件的頻帶寬度時，可以變更主總線要求的傳送速率，而不必重新設(shè)計全部數(shù)據(jù)處理裝置。由于可以不隨存儲器件-主總線的變更而變更相對于各主器件的頻帶寬度的分配，因此在數(shù)據(jù)處理裝置的任何地方即使要變更頻帶寬度，設(shè)計者也不必付出很大勞動力。具體地說，本發(fā)明的數(shù)據(jù)處理裝置是MPEG數(shù)據(jù)流的譯碼裝置，按照廠商在商品開發(fā)戰(zhàn)略上的安排，指令該MPEG數(shù)據(jù)流譯碼裝置轉(zhuǎn)用到數(shù)字衛(wèi)星廣播等接收裝置等其他裝置上時，可以重新設(shè)計多個主器件、多個局部總線，可不對存儲器件、主總線加以任何改良。向各主器件分配怎樣的位寬度，該變更可對多個局部總線進(jìn)行，在位寬度變更前后，對相同的存儲器件不必變更存儲器控制，因此可簡易進(jìn)行各主器件的頻帶寬度分配變更。
在上述局部總線上有3個以上的點(diǎn)，在其中2個以上的點(diǎn)上連接2個以上的主器件，若在用2個以上的點(diǎn)連接的主器件上數(shù)據(jù)讀出要求或向存儲器件的數(shù)據(jù)寫入要求出現(xiàn)競爭時，上述主器件根據(jù)判優(yōu)器調(diào)停的結(jié)果，可以停止在要求被否認(rèn)的主器件的局部總線上的數(shù)據(jù)傳送。對于進(jìn)行將音頻數(shù)據(jù)、副圖象、OSD等分類為所謂的子系統(tǒng)的媒體處理的多個主器件，當(dāng)存儲器件的讀出要求和存儲器件的寫入要求出現(xiàn)競爭時，由于可延遲主總線及局部總線任一方的數(shù)據(jù)傳送，因此可進(jìn)行調(diào)停，不降低數(shù)據(jù)處理裝置整體的傳送效率。
為達(dá)到上述第2目的的數(shù)據(jù)處理裝置具有雙通道存儲器件，其中一個通道與上述存儲器件的讀寫通道連接，另一個通道與上述多個局部緩沖器部件連接，吸收存儲器件工作頻率與數(shù)據(jù)處理裝置內(nèi)部的工作頻率的差別，在存儲器總線與多個局部緩沖器部件之間進(jìn)行數(shù)據(jù)的輸入輸出。可實(shí)現(xiàn)存儲器件與內(nèi)部存儲器之間數(shù)據(jù)傳送的非同步控制，可用各個固有的工作頻率使存儲器件和數(shù)據(jù)處理裝置工作。當(dāng)可最大限度發(fā)揮存儲器件性能的工作頻率與數(shù)據(jù)處理裝置的最適合工作頻率不同時，可用最適合的工作頻率使存儲器件和數(shù)據(jù)處理裝置工作。
在上述構(gòu)成中，上述多個主器件與控制總線連接，當(dāng)多個主器件中至少1個以上要求向存儲器件寫入數(shù)據(jù)時，把在存儲器件中表示數(shù)據(jù)寫入領(lǐng)域最前面部分的輸入地址傳送到控制總線，多個主器件中的其他主器件可以要求在傳送到控制總線的輸入地址以后存儲的數(shù)據(jù)的讀出。其他主器件可以利用某個主器件寫入到存儲器件中的數(shù)據(jù)。
在上述構(gòu)成中上述多個主器件與控制總線連接，當(dāng)多個主器件中至少1個以上要求向存儲器件寫入數(shù)據(jù)時，把在存儲器件中表示數(shù)據(jù)寫入領(lǐng)域終端部的結(jié)束地址傳送到控制總線，多個主器件中的其他主器件可以要求從傳送到控制總線的結(jié)束地址的下一個地址開始寫入數(shù)據(jù)。通過控制總線，將即將進(jìn)行數(shù)據(jù)寫入之前的主器件的寫入結(jié)束地址傳送給其他主器件，其他主器件可以使用通知的結(jié)束地址的下一個地址后面寫入數(shù)據(jù)。與使存儲器件的寫入領(lǐng)域固定化時比較，可以提高存儲器件的利用效率。
在上述構(gòu)成中，也可以設(shè)有地址服務(wù)程序，對于存儲器件中包含的多個領(lǐng)域的使用狀況，存儲了表示哪個已經(jīng)寫入哪個未使用的使用狀況信息，當(dāng)任何一個主器件要求向存儲器件寫入數(shù)據(jù)時，即將該使用狀況信息設(shè)定在未使用領(lǐng)域的地址通知該主器件。存儲器件的領(lǐng)域使用狀況由輸入表管理，所以若要求向存儲器寫入的主器件向地址服務(wù)程序詢問空領(lǐng)域的輸入地址，就可特定該寫入地址。由于各主器件可不必探尋空領(lǐng)域，因此提高了數(shù)據(jù)處理裝置整體的處理效率。
圖1A是表示進(jìn)行一般DMA傳送的DMA傳送系統(tǒng)的構(gòu)成圖。
圖1B是表示通過位寬度分割實(shí)現(xiàn)頻帶寬度分配技術(shù)的例圖。
圖2A是單片LSI的數(shù)據(jù)處理裝置與外部存儲器件2一起組成并用于多媒體相關(guān)產(chǎn)品的設(shè)想圖。
圖2B是說明數(shù)據(jù)處理裝置第1實(shí)施例的圖。
圖3是表示外部存儲器件2-總線1之間數(shù)據(jù)傳送的時間圖。
圖4是表示局部緩沖器13在外部存儲器件2上寫入數(shù)據(jù)時的動作定時的定時圖。
圖5是表示局部緩沖器13從外部存儲器件2讀出數(shù)據(jù)時的動作定時的定時圖。
圖6是表示局部緩沖器14在外部存儲器件2上寫入數(shù)據(jù)時的動作定時的定時圖。
圖7是表示局部緩沖器14從外部存儲器件2讀出數(shù)據(jù)時的動作定時的定時圖。
圖8是表示使設(shè)置在局部緩沖器13～局部緩沖器15與總線10～總線12間的電路共同化時的構(gòu)成圖。
圖9A是僅圖示了從圖8所示選擇器中32bit緩沖器61～32bit緩沖器64向32bit總線57～32bit總線60讀出時使用的方式圖。
圖9B是僅圖示了從圖8所示選擇器中32bit總線57～32bit總線60向32bit緩沖器61～32bit緩沖器64寫入時使用的方式圖。
圖10A是表示總線10的位寬度與4輸入-1輸出選擇器65～門電路68選擇的連接線的對應(yīng)圖。
圖10B是在總線10的位寬度與第1～第4號數(shù)據(jù)傳送來的連接線的組合中，表示選擇器71～選擇器74選擇輸出哪個連接線輸出的圖。
圖11A傳送速率是32bit時的定時圖。
圖11B傳送速率是64bit時的定時圖。
圖11C傳送速率是128bit時的定時圖。
圖12A傳送速率是32bit時的定時圖。
圖12B傳送速率是64bit時的定時圖。
圖12C傳送速率是128bit時的定時圖。
圖13是表示多個主器件設(shè)置在總線10的數(shù)據(jù)處理裝置圖。
圖14是表示設(shè)置了雙通道存儲器26的數(shù)據(jù)處理裝置圖。
圖15是第4實(shí)施例的數(shù)據(jù)處理裝置構(gòu)成圖。
圖16是表示電流狀態(tài)位串的一個例圖。
圖17是第5實(shí)施例的數(shù)據(jù)處理裝置圖。
圖18是第5實(shí)施例的數(shù)據(jù)處理裝置構(gòu)成圖。
圖19是判優(yōu)器112的構(gòu)成圖。
圖20是在上述n個寄存器中，存儲m個寄存器中有關(guān)主器件X的識別信息X時的一個例子圖。
圖21是表示第8實(shí)施例的外部存儲器件2的存儲器分配圖。
圖22是表示第9實(shí)施例的數(shù)據(jù)處理裝置的內(nèi)部構(gòu)成圖。
圖23是省略了雙通道存儲器100與主器件之間的連接關(guān)系的數(shù)據(jù)處理裝置內(nèi)部構(gòu)成圖。
圖24是表示對于多個主器件如何設(shè)定優(yōu)先順序的圖。
圖25是表示第9實(shí)施例的輸入領(lǐng)域的構(gòu)成圖。
圖26A是表示設(shè)定1字節(jié)=有代碼8比特時存儲單元的位分配圖。
圖26B是表示設(shè)定1字節(jié)=無代碼8比特時存儲單元的位分配圖。
圖27是表示在掩碼位設(shè)定時外部存儲器件2如何寫入的圖。
圖28表示在圖22所示的雙通道存儲器100的特征領(lǐng)域，應(yīng)該存儲的數(shù)據(jù)的圖。
以下，參照


數(shù)據(jù)處理裝置的實(shí)施例。然而，當(dāng)集中說明數(shù)據(jù)處理裝置的各種功能時，說明將過于復(fù)雜，因此將對多個實(shí)施例分階段說明數(shù)據(jù)處理裝置的各種功能。
第1實(shí)施例第1實(shí)施例涉及可用較少的勞動力對多個主器件變更頻帶寬度分配那樣構(gòu)成的數(shù)據(jù)處理裝置。圖2A表示數(shù)據(jù)處理裝置。如圖2A所示，數(shù)據(jù)處理裝置是單片的LSI，與外部存儲器件2一起組成并用于多媒體相關(guān)產(chǎn)品。圖2B表示以這樣所謂「位寬度分配變更操作簡易」為要點(diǎn)構(gòu)成的數(shù)據(jù)處理裝置。圖2B的構(gòu)成圖僅圖示了數(shù)據(jù)處理裝置的構(gòu)成要素中上述要點(diǎn)的必要部分，與其要點(diǎn)無關(guān)的構(gòu)成要素，省略了在圖中的表示。圖23中用一點(diǎn)劃線表示的范圍表示作為數(shù)據(jù)處理裝置的單片化的部位。圖2B中，數(shù)據(jù)處理裝置具有存儲控制器3；主器件4；主器件5；主器件6；局部存儲器7；局部存儲器8；局部存儲器9；總線10；總線11；總線12；局部緩沖器13；局部緩沖器14；局部緩沖器15；判優(yōu)器16；局部控制器17；局部控制器18；局部控制器19；連接電路20、21、22，通過128bit總線1與外部存儲器件2連接。
在本實(shí)施例和以后的實(shí)施例中，各主器件要求的傳送速率(頻帶寬度)由總線的位寬度和各主器件要求的使用頻度控制。也就是說，位寬度相同的總線有2個，當(dāng)一個總線上的主器件要求用高頻度進(jìn)行數(shù)據(jù)傳送，而另一個總線上的主器件要求用低頻度進(jìn)行數(shù)據(jù)傳送時，意味著「前者的主器件要求的傳送速率高于后者的主器件要求的傳送速率」(在以后的說明中，為使說明簡略化，不再特別考慮各主器件的使用頻度，僅以讀寫通道的位寬度表現(xiàn)各主器件要求的傳送速率)。
在進(jìn)行媒體處理時，各讀寫通道的位寬度存在最適合值，若具體舉例進(jìn)行說明，就太煩雜了，以后進(jìn)行說明時假定總線1、總線10、總線11、總線12的位寬度及頻帶寬度為128bit、64bit、32bit、32bit。另外，由于局部緩沖器13、局部控制器17、連接電路20是與主器件4對應(yīng)的外圍電路，因此在以后的說明中把它們總稱為「主器件4的外圍電路」。同樣，局部緩沖器14、局部控制器18、連接電路21總稱為「主器件5的外圍電路」；局部緩沖器15、局部控制器19、連接電路22總稱為「主器件6的外圍電路」。
128bit總線1在外部存儲器件2和局部緩沖器13-局部緩沖器14-局部緩沖器15之間進(jìn)行數(shù)據(jù)傳送。在本實(shí)施例中，外部存儲器件2的讀寫通道的位寬度是128bit，局部緩沖器13～局部緩沖器15的讀寫通道的位寬度是128bit，因此在128bit總線1上的數(shù)據(jù)傳送是以128bit的傳送速率進(jìn)行的。
圖3是表示總線1和外部存儲器件2的輸入輸出之間關(guān)系的定時圖。總線1的數(shù)據(jù)傳送示于本圖的第3層。本圖中的數(shù)據(jù)(ptr．4)是主器件4要求從存儲器讀出或向存儲器寫入的128bit的數(shù)據(jù)，數(shù)據(jù)(ptr．5)、數(shù)據(jù)(ptr．6)分別是主器件5、主器件6要求從存儲器讀出或向存儲器寫入的128bit的數(shù)據(jù)。
參照本圖可見，在循環(huán)C1、C3、C5、C7、C9傳送數(shù)據(jù)(Ptr．4)，在循環(huán)C2、C6、C10傳送數(shù)據(jù)(Ptr．5)，在循環(huán)C4、C8傳送數(shù)據(jù)(Ptr．6)。這表示數(shù)據(jù)(Ptr．4)在2循環(huán)以1次的比例傳送，數(shù)據(jù)(Ptr．5)、數(shù)據(jù)(Ptr．6)在4循環(huán)以1次的比例傳送。如本圖所示，總線1用時間分割傳送主器件4～主器件6的數(shù)據(jù)。
外部存儲器件2具有主器件4、主器件5、主器件6應(yīng)使用的工作區(qū)，以及128bit的讀寫通道，當(dāng)來自存儲控制器3的讀出指令、讀出目的地地址、應(yīng)讀出的數(shù)據(jù)長被指示時，將該數(shù)據(jù)輸出到總線1。另一方面，當(dāng)來自存儲控制器3的寫入指令、寫入目的地地址被指示時，將輸出到總線1的數(shù)據(jù)寫入該寫入目的地地址。
存儲控制器3進(jìn)行來自外部存儲器件2的數(shù)據(jù)讀出控制以及對外部存儲器件2的數(shù)據(jù)寫入控制。存儲控制器3的數(shù)據(jù)讀出控制是對外部存儲器件2發(fā)出讀出目的地地址、讀出指令、應(yīng)讀出的數(shù)據(jù)長，在總線1從外部存儲器件2讀出該讀出目的地地址以后存儲的數(shù)據(jù)。寫入控制是對外部存儲器件2發(fā)出寫入目的地地址、寫入指令、應(yīng)寫入的數(shù)據(jù)長，將總線1傳送的數(shù)據(jù)寫入外部存儲器件2的該寫入目的地地址以后。存儲控制器3的這些數(shù)據(jù)讀出控制／數(shù)據(jù)寫入控制都按照主器件4～主器件6的讀出要求／寫入要求來進(jìn)行。為此，存儲控制器3有多個指示器和增加器。多個指示器分別對應(yīng)于主器件4、主器件5、主器件6，存儲由主器件4～主器件6發(fā)出的讀出目的地／寫入目的地地址。當(dāng)從主器件4～主器件6中任何一個發(fā)出讀出指令和寫入指令時，增加器即增加一個與該主器件對應(yīng)的指示器中存儲的地址。
下面參照圖3的定時圖說明以哪個定時對外部存儲器件2提出主器件4～主器件6的讀出要求／寫入要求。
本圖的第1層表示對外部存儲器件2的地址輸出，第2層表示來自外部存儲器件2的數(shù)據(jù)輸出。參照該圖，由于數(shù)據(jù)(Ptt．4)必須在2循環(huán)以1次的比例傳送，數(shù)據(jù)(Ptr．5)、數(shù)據(jù)(Ptr．6)必須在4循環(huán)以1次的比例傳送，因此，存儲控制器3在循環(huán)C0、C2、C4、C6、C8、C10將地址Ptr．4的讀出目的地地址和讀出指令輸出到外部存儲器件2，在循環(huán)C1、C5、C9輸出地址Ptr．5的讀出目的地地址和讀出指令。在循環(huán)C3、C7輸出地址Ptr．6的讀出目的地地址和讀出指令。
主器件4具有局部存儲器7和64bit的讀寫通道，對存儲控制器3發(fā)出要求數(shù)據(jù)讀出／寫入的存取指令。要求數(shù)據(jù)讀出時，向存儲控制器3發(fā)出表示要求讀出外部存儲器件2存儲的數(shù)據(jù)的存取指令，通過外部存儲器件2-總線1-局部緩沖器13-總線10，等待該數(shù)據(jù)的傳送。當(dāng)數(shù)據(jù)傳送來到時，依次取回該數(shù)據(jù)并存儲到局部存儲器7中。
要求數(shù)據(jù)寫入時，向存儲控制器3發(fā)出表示要求向外部存儲器件2寫入數(shù)據(jù)的存取指令，將應(yīng)向外部存儲器件2寫入的數(shù)據(jù)，從局部存儲器7順序輸出到總線10。輸出的數(shù)據(jù)經(jīng)總線10-局部緩沖器13-總線1，順序?qū)懭胪獠看鎯ζ骷?。
主器件5具有局部存儲器8和32bit讀寫通道，與主器件4同樣，對存儲控制器3要求數(shù)據(jù)的讀出／寫入。與主器件4的不同是進(jìn)行數(shù)據(jù)的讀出／寫入時的數(shù)據(jù)傳送路徑。也就是說，主器件4是由外部存儲器件2-總線1-局部緩沖器13-總線10的路徑，進(jìn)行數(shù)據(jù)的讀出／寫入，而主器件5是由外部存儲器件2-總線1-局部緩沖器14-總線11的路徑，進(jìn)行數(shù)據(jù)的讀出／寫入。
主器件6具有局部存儲器9和32 bit讀寫通道，與主器件4同樣，對存儲控制器3要求數(shù)據(jù)的讀出／寫入。與主器件4的不同是進(jìn)行數(shù)據(jù)的讀出／寫入時的數(shù)據(jù)傳送路徑。也就是說，主器件4是由外部存儲器件2-總線1-局部緩沖器13-總線10的路徑，進(jìn)行數(shù)據(jù)的讀出／寫入，而主器件6是由外部存儲器件2-總線1-局部緩沖器15-總線12的路徑，進(jìn)行數(shù)據(jù)的讀出／寫入。
總線10與主器件4的讀寫通道和局部緩沖器13的另一個讀寫通道連接。
總線11與主器件5的讀寫通道和局部緩沖器14的另一個讀寫通道連接。
總線12與主器件6的讀寫通道和局部緩沖器15的另一個讀寫通道連接。
局部緩沖器13在其一個讀寫通道上與128bit總線1連接，在另一個讀寫通道上是通過連接電路20與總線10連接的緩沖器，外部存儲器件2經(jīng)128bit的讀寫通道取回總線1輸出的數(shù)據(jù)，再用總線10傳送。反之，取回總線10傳送的數(shù)據(jù)，再輸出到總線1。這里，局部緩沖器13的另一個讀寫通道的位寬度是最大128bit，然而經(jīng)過連接電路20，另一個讀寫通道的位寬度與主器件4的讀寫通道是同樣的位寬度，即設(shè)定在64bit。這樣，由于主器件4的讀寫通道是64bit，局部緩沖器13的讀寫通道設(shè)定在64bit，因此總線10以64bit的傳送速率進(jìn)行傳送。
下面參照圖4和圖5說明局部緩沖器13的輸入輸出。圖4是表示局部緩沖器13向外部存儲器件2輸出數(shù)據(jù)時的工作定時的定時圖，圖5是表示局部緩沖器13輸入從外部存儲器件2讀出的數(shù)據(jù)時的工作定時的定時圖。
參照圖4，首先說明從局部緩沖器13向外部存儲器件2寫入數(shù)據(jù)時的處理。
在循環(huán)C2，局部緩沖器13取回總線10以64bit傳送的數(shù)據(jù)d0，1，在循環(huán)C3，局部緩沖器13取回總線10以64bit傳送的數(shù)據(jù)d2，3。在循環(huán)C4，將取回的數(shù)據(jù)d0，1，2，3傳送到總線1。
在循環(huán)C3，存儲控制器3輸出來自主器件4的寫入目的地地址Ptr．4，則在循環(huán)C4，總線1傳送的數(shù)據(jù)d0，1，2，3寫入該寫入目的地。
同樣，在循環(huán)C4，局部緩沖器13取回總線10傳送的數(shù)據(jù)d4，5，在循環(huán)C5取回數(shù)據(jù)d6，7。在循環(huán)C6，當(dāng)總線1傳送取回的數(shù)據(jù)d4，5，6，7時，數(shù)據(jù)d4，5，6，7被寫入該寫入目的地地址Ptr．4。
參照圖5，說明從外部存儲器件2向局部緩沖器13讀出數(shù)據(jù)時的處理。
在循環(huán)C7，存儲控制器3輸出來自主器件5的讀出目的地地址Ptr．5，則在循環(huán)C8，總線1傳送數(shù)據(jù)d4，5，6，7。在循環(huán)C4，局部緩沖器13取回總線1以128bit傳送的數(shù)據(jù)d0，1，2，3。在循環(huán)C5取回的數(shù)據(jù)d0，1，2，3中，在循環(huán)C5總線10傳送數(shù)據(jù)d0，1，在循環(huán)C6總線10傳送數(shù)據(jù)d2，3。
在循環(huán)C5，存儲控制器3輸出來自主器件4的讀出目的地地址Ptr．4，總線1傳送該讀出目的地地址存儲的數(shù)據(jù)d4，5，6，7。在循環(huán)C6，局部緩沖器13取回總線1傳送的數(shù)據(jù)d4，5，6，7。在取回的數(shù)據(jù)d4，5，6，7中，在循環(huán)C7總線10傳送數(shù)據(jù)d4，5，在循環(huán)C8總線10傳送數(shù)據(jù)d6，7。
如上述可見，從局部緩沖器13向總線1的數(shù)據(jù)輸出和從總線1向局部緩沖器13的數(shù)據(jù)取回，須要2循環(huán)。在2循環(huán)以1次的比例使數(shù)據(jù)(Ptr．4)在總線1傳送的存儲控制器3進(jìn)行存儲器存取，是因?yàn)樵诰植烤彌_器13的數(shù)據(jù)輸出和數(shù)據(jù)取回中要求2循環(huán)。通過在這些局部緩沖器13的輸入輸出，吸收了總線1的傳送速度和總線10的傳送速度的速度差。
局部緩沖器14、局部緩沖器15，是一個讀寫通道連接128bit總線1，另一個讀寫通道經(jīng)連接電路21、連接電路22與總線11、總線12連接的緩沖器，外部存儲器件2取回總線1輸出的數(shù)據(jù)，再用總線11、總線12傳送。反之，取回總線11、總線12傳送的數(shù)據(jù)，再將其輸出到總線1。局部緩沖器14、局部緩沖器15的另一個讀寫通道的位寬度是最大128bit，但通過連接電路21、連接電路22，另一個讀寫通道的位寬度與主器件5、主器件6的讀寫通道為同樣的位寬度，即設(shè)定在32bit。這樣，由于主器件5、主器件6的讀寫通道已設(shè)定在32bit，局部緩沖器14、局部緩沖器15的讀寫通道也設(shè)定在32bit，則總線11、總線12可用32bit的傳送速率進(jìn)行傳送。
下面參照圖6和圖7對局部緩沖器14的輸入輸出定時予以說明。圖6是表示局部緩沖器14向外部存儲器件2寫入數(shù)據(jù)時的工作定時的定時圖。圖7是表示局部緩沖器14從外部存儲器件2讀出數(shù)據(jù)時的工作定時的定時圖。
首先參照圖6說明從局部緩沖器14向外部存儲器件2寫入數(shù)據(jù)時的處理。在循環(huán)C2，取回總線11以32bit傳送的數(shù)據(jù)d0，在循環(huán)C3，取回數(shù)據(jù)d1。同樣，在循環(huán)C4、C5，取回數(shù)據(jù)d2，d3。如上所述，在循環(huán)C6，將取回的數(shù)據(jù)d0，1，2，3傳送到總線1。
在循環(huán)C5，存儲控制器3輸出來自主器件4的寫入目的地地址“Ptr．5”，在循環(huán)C6，將總線1傳送的數(shù)據(jù)d0，1，2，3寫入該寫入目的地地址“Ptr．5”。
同樣，局部緩沖器14在循環(huán)C6、C7，取回總線11傳送的數(shù)據(jù)d4，5，在循環(huán)C8、C9，取回數(shù)據(jù)d6，7。在循環(huán)C10，將取回的數(shù)據(jù)d4，5，6，7傳送到總線1，數(shù)據(jù)d4，5，6，7將寫入該寫入目的地地址Ptr．5。
其次參照圖7說明從外部存儲器件2向局部緩沖器14讀出數(shù)據(jù)時的處理。在循環(huán)C3，存儲控制器3輸出來自主器件4的讀出目的地地址“Ptr．5”，在循環(huán)C4，數(shù)據(jù)d0，1，2，3傳送到總線1。在循環(huán)C4，局部緩沖器14取回總線1以128bit傳送的數(shù)據(jù)d0，1，2，3。在取回的數(shù)據(jù)d0，1，2，3中，在循環(huán)C5，將數(shù)據(jù)d0傳送到總線11，在循環(huán)C6，傳送數(shù)據(jù)d1。分別在循環(huán)C7輸出數(shù)據(jù)d2，在循環(huán)C8輸出數(shù)據(jù)d3。
在循環(huán)C7，存儲控制器3輸出來自主器件4的讀出目的地地址“Ptr．5”，在循環(huán)C8，將數(shù)據(jù)d4，5，6，7傳送到總線11。局部緩沖器14取回傳送的數(shù)據(jù)d4，5，6，7。在取回的數(shù)據(jù)d4，5，6，7中，在循環(huán)C9，將數(shù)據(jù)d4傳送到總線11，在循環(huán)C10，傳送數(shù)據(jù)d5。分別在循環(huán)C11輸出數(shù)據(jù)d6，在循環(huán)C12輸出數(shù)據(jù)d7。
如上述可見，從局部緩沖器14向總線1的數(shù)據(jù)輸出和從總線1向局部緩沖器14的數(shù)據(jù)取回，須要4循環(huán)。在4循環(huán)中以1次的比例使數(shù)據(jù)(Ptr．5)在總線1傳送的存儲控制器3進(jìn)行存儲器存取，是因?yàn)樵诰植烤彌_器14的數(shù)據(jù)輸出及數(shù)據(jù)取回中須要4循環(huán)。通過這些局部緩沖器14的輸入輸出，吸收了總線1的傳送速度與總線11的傳送速度的速度差。
在多個主器件間發(fā)生總線1的使用競爭時，判優(yōu)器16對總線1的使用進(jìn)行調(diào)停。按調(diào)停的結(jié)果，對認(rèn)定應(yīng)使用總線1的主器件，輸出確認(rèn)信號。而對否認(rèn)使用總線的主器件，將確認(rèn)信號設(shè)定在待用或輸出保持信號。這樣，向緩沖器的寫入或從緩沖器的讀出將延遲，總線傳送也延遲。
如上所述，在本實(shí)施例中，將4循環(huán)中的2循環(huán)分配給數(shù)據(jù)(Ptr．4)的數(shù)據(jù)傳送，剩余2循環(huán)中的每1個循環(huán)分配給數(shù)據(jù)(Ptr．5)的數(shù)據(jù)傳送、數(shù)據(jù)(Pt．6)的數(shù)據(jù)傳送，因此主器件4～主器件6中任何一個等待使用總線1都是無實(shí)效的。
局部控制器17對進(jìn)行由總線1傳送的數(shù)據(jù)和由總線10傳送的數(shù)據(jù)的輸入輸出的局部緩沖器13進(jìn)行控制。在向存儲器進(jìn)行數(shù)據(jù)寫入時，局部控制器17具有指示局部緩沖器13內(nèi)部領(lǐng)域的光指示字，將總線10傳送的64bit數(shù)據(jù)存儲在光指示字指示的局部緩沖器13的領(lǐng)域。輸出后，僅使光指示字增加64bit，將下一個64bit存儲在已增加的光指示字指示的領(lǐng)域。對總線10輸出的全部數(shù)據(jù)反復(fù)進(jìn)行這樣的光指示字更新和64bit單位的數(shù)據(jù)存儲，在局部緩沖器13中存儲128bit數(shù)據(jù)。存儲128bit數(shù)據(jù)后，輸出到總線1。將128bit送到外部存儲器件2以后，等待總線10傳送下一個64bit數(shù)據(jù)，傳送來到后重復(fù)同樣的程序。
當(dāng)局部控制器17從存儲器進(jìn)行數(shù)據(jù)讀出時，將總線1傳送的數(shù)據(jù)存儲在局部緩沖器13，同時，在向緩沖器讀出的128bit數(shù)據(jù)中，從讀出指示字指示部分將64bit輸出到總線10。輸出后，僅使讀出指示字增加64bit，將下一個64bit輸出到總線10。對在局部緩沖器13讀出的全部數(shù)據(jù)反復(fù)進(jìn)行這樣的讀出指示字更新和64bit單位的數(shù)據(jù)輸出，局部緩沖器13的數(shù)據(jù)全部送出到主器件4。將128bit數(shù)據(jù)送到主器件4以后，等待總線1傳送下一個128bit數(shù)據(jù)，傳送來到后重復(fù)同樣的程序。
局部控制器18、19存在與64bit和32bit的差別，但與局部控制器17一樣，對進(jìn)行由總線1傳送的數(shù)據(jù)和由總線11～總線12傳送的數(shù)據(jù)的輸入輸出的局部緩沖器14～局部緩沖器15進(jìn)行控制。
連接電路20、21、22分別連接局部緩沖器13～局部緩沖器15和總線10～總線12。連接電路20～22其電路結(jié)構(gòu)是共同化的，對于總線10～總線12，即使將來希望變更讀寫通道的位寬度時，通過設(shè)定多個選擇器的輸入輸出，也可簡單地變更讀寫通道的位寬度。上述連接電路20～連接電路22將局部緩沖器13～局部緩沖器15的讀寫通道的位寬度分別與主器件4～主器件6的讀寫通道的位寬度設(shè)定為同樣的位寬度，而該位寬度的設(shè)定可以通過設(shè)定連接電路20～連接電路22具有的多個選擇器的輸入輸出來改變。
當(dāng)用現(xiàn)有的頻帶寬度在總線1可能發(fā)生總線鎖定時，可用具有更寬頻帶寬度的接口電路的外部存儲器件2替換，由于總線1的頻帶寬度加寬了，即使不對主器件4～主器件6、總線10～總線12作變更，也具有可簡單防止總線鎖定的效果。
在上述實(shí)施例中，外部存儲器件2與總線1連接，主器件4～主器件6分別連接總線10～總線12，由于局部緩沖器13～局部緩沖器15進(jìn)行這些總線的輸入輸出，當(dāng)希望變更分配到主器件4～主器件6的頻帶寬度時，可變更主器件4～主器件6及總線10～總線12、局部緩沖器13～局部緩沖器15的一個讀寫通道，因此不必重新設(shè)計外部存儲器件2、存儲控制器3、總線1。由于可不隨外部存儲器件2-存儲控制器3-總線1的變更而改變主器件4～主器件6的頻帶寬度分配，因此即使要變更將來的頻帶寬度，設(shè)計者也不必付出很大勞動力。
(第1實(shí)施例的應(yīng)用例)本應(yīng)用例提出了使32bit緩沖器61～32bit緩沖器64、總線10～總線12、連接電路20～22共同化的電路構(gòu)成方案。
圖8是使32bit緩沖器61～32bit緩沖器64、總線10～總線12、連接電路20～22的電路構(gòu)成共同化時的電路構(gòu)成圖。圖8中，32bit總線57、32bit總線58、32bit總線59、32bit總線60構(gòu)成總線10～總線12，32bit緩沖器61～32bit緩沖器64都構(gòu)成128bit緩沖器13～128bit緩沖器15。4輸入-1輸出選擇器65、2輸入-1輸出選擇器66、門電路67、門電路68、選擇器71、選擇器72、選擇器73、選擇器74都構(gòu)成連接電路20～連接電路22。圖9A是僅圖示圖8所示選擇器中用于從32bit緩沖器61～32bit緩沖器64向32bit總線57～32bit總線60讀出時的狀況圖，圖9B是僅圖示圖8所示選擇器用于從32bit總線57～32bit總線60向32bit緩沖器61～32bit緩沖器64寫入時的狀況圖。
32bit總線57、32bit總線58、32bit總線59、32bit總線60各有32bit的位寬度，分別與主器件4～主器件6連接。在用64bit進(jìn)行數(shù)據(jù)傳送時，使用32bit總線57～32bit總線58傳送；在用32bit進(jìn)行數(shù)據(jù)傳送時，僅使用32bit總線57傳送。
32bit緩沖器61、32bit緩沖器62、32bit緩沖器63、32bit緩沖器64是保持32bit數(shù)據(jù)的緩沖器，32bit緩沖器61～32bit緩沖器64的全部合在一起保持總線128bit的數(shù)據(jù)。
4輸入-1輸出選擇器65、2輸入-1輸出選擇器66、門電路67、門電路68、選擇器71、選擇器72、選擇器73、選擇器74用32bit、64bit、128bit中任何一個的位寬度進(jìn)行32bit總線57～32bit總線60的傳送，進(jìn)行輸入輸出的選擇轉(zhuǎn)換。
圖10A、圖10B是這些選擇器、門電路的輸入輸出的對應(yīng)表。圖10A是位寬度與4輸入-1輸出選擇器65～門電路68選擇的連接線的對應(yīng)圖。若參照位寬度是32bit的欄就明白，對于4輸入-1輸出選擇器65的欄，僅記述了連接線A、連接線B、連接線C、連接線D。這表示在32bit傳送速率情況下，4輸入-1輸出選擇器65通過連接線A～連接線D將第1～第4號的32bit數(shù)據(jù)傳送到總線57上。
若參照位寬度是64bit的欄就明白，對于4輸入-1輸出選擇器65的欄，記述了連接線A、連接線C，對于2輸入-1輸出選擇器66的欄，記述了連接線B、連接線C。這表示在64bit傳送速率情況下，通過連接線A、連接線C將第1、第3號的32bit數(shù)據(jù)傳送到總線57上，通過連接線B、連接線D將第2、第4號32bit數(shù)據(jù)傳送到總線58上。
若參照位寬度是128bit的欄就明白，對于4輸入-1輸出選擇器65的欄記述了連接線A，對于2輸入-1輸出選擇器66的欄記述了連接線B，對于門電路67的欄記述了連接線C，對于門電路68的欄記述了連接線D。這表示在128bit傳送速率情況下，通過連接線A、連接線B、連接線C、連接線D將第1～第4號32bit數(shù)據(jù)傳送到總線57、總線58、總線59、總線60上。
以下將順序說明圖9A所示的4輸入-1輸出選擇器65、2輸入-1輸出選擇器66、門電路67、門電路68的輸入輸出。
4輸入-1輸出選擇器65有選擇地使連接線A、連接線B、連接線C、連接線D輸出到總線57，則可順序?qū)?2bit緩沖器61～32bit緩沖器64存儲的數(shù)據(jù)傳送到總線57。
在以后的說明中，對于128bit數(shù)據(jù)的部分位，從高位m位到高位n位稱為位[m∶n]的單位。
圖11A是位寬度為32bit時的定時圖。當(dāng)傳送速率僅為32bit時，必須僅用總線57進(jìn)行數(shù)據(jù)傳送。在圖11A的循環(huán)C11中，4輸入-1輸出選擇器65選擇輸出用于輸出第1號32bit數(shù)據(jù)的連接線A。在循環(huán)C12，4輸入-1輸出選擇器65選擇輸出用于輸出第2號32bit數(shù)據(jù)的連接線B，在循環(huán)C13，選擇輸出用于輸出第3號32bit數(shù)據(jù)的連接線C。4輸入-1輸出選擇器65在循環(huán)C14，選擇輸出用于輸出第4號32bit數(shù)據(jù)的連接線D。
圖11B是位寬度為64bit時的定時圖。當(dāng)傳送速率為64bit時，同時使用總線57和總線58進(jìn)行數(shù)據(jù)傳送。為此，4輸入-1輸出選擇器65在圖11B的循環(huán)C11，選擇輸出用于輸出第1號64bit數(shù)據(jù)的高位32bit的連接線A。在下一個循環(huán)C12，4輸入-1輸出選擇器65選擇輸出用于輸出第2號64bit數(shù)據(jù)的高位32bit數(shù)據(jù)的連接線C。圖11C是傳送速率為128bit時的定時圖。當(dāng)傳送速率為128bit時，同時使用總線57和總線58和總線59和總線60進(jìn)行數(shù)據(jù)傳送。為此，4輸入-1輸出選擇器65在循環(huán)C11用1循環(huán)，將32bit緩沖器61存儲的數(shù)據(jù)傳送到總線57，輸出連接線A的數(shù)據(jù)。
2輸入-1輸出選擇器66通過有選擇地使連接線B、連接線D輸出到總線57，將32bit緩沖器62、32bit緩沖器64存儲的數(shù)據(jù)順序傳送到總線57。如圖11B所示，傳送速率為64bit時，同時使用總線57和總線58進(jìn)行數(shù)據(jù)傳送。為此，2輸入-1輸出選擇器66在循環(huán)C11，選擇輸出用于輸出第1號64bit數(shù)據(jù)的低位32bit數(shù)據(jù)的連接線B。在下一個循環(huán)C12，2輸入-1輸出選擇器66選擇輸出用于輸出第2號64bit數(shù)據(jù)的低位32bit數(shù)據(jù)的連接線D。當(dāng)傳送速率為128bit時，同時使用總線57和總線58和總線59和總線60進(jìn)行數(shù)據(jù)傳送。為此，2輸入-1輸出選擇器66如圖11C所示，在循環(huán)C11，選擇輸出用于輸出128bit數(shù)據(jù)的位[95∶64]的連接線B。
門電路67通過有選擇地將連接線C傳送的數(shù)據(jù)輸出到總線59，把32bit緩沖器63存儲的數(shù)據(jù)順序傳送到總線59。如圖11C所示，當(dāng)傳送速率為128bit時，同時使用總線57和總線58和總線59和總線60進(jìn)行數(shù)據(jù)傳送。為此，門電路67在循環(huán)C11，選擇輸出用于輸出128bit數(shù)據(jù)的位[63∶32]的連接線C。
門電路68通過有選擇地將連接線D傳送的數(shù)據(jù)輸出到總線60，把32bit緩沖器64存儲的數(shù)據(jù)順序傳送到總線60。當(dāng)傳送速率為128bit時，同時使用總線57和總線58和總線59和總線60進(jìn)行數(shù)據(jù)傳送。為此，如圖11C所示，門電路68在循環(huán)C11，選擇輸出用于輸出128bit數(shù)據(jù)的位[31∶0]的連接線D。
下面對圖9B所示的選擇器71、選擇器72、選擇器73、選擇器74分別予以說明。
圖10B表示在位寬度與傳送第1～第4號數(shù)據(jù)的連接線的組合中，選擇器71～選擇器74選擇輸出哪個連接線。
當(dāng)傳送速率為32bit時，僅用總線57進(jìn)行數(shù)據(jù)傳送，若參照傳送速率32bit欄就明白，第1、第2、第3、第4號32bit數(shù)據(jù)全部記述為連接線E。這表示在32bit傳送速率情況下，第1～第4號32bit數(shù)據(jù)通過連接線E被取回到32bit緩沖器61、32bit緩沖器62、32bit緩沖器63、32bit緩沖器64。
當(dāng)傳送速率為64bit時，用總線57進(jìn)行高位32位、用總線58進(jìn)行低位32位的數(shù)據(jù)傳送，若參照傳送速率64bit欄就明白，第1、第2號64bit數(shù)據(jù)的高位32bit記述為連接線E，第1、第2號64bit數(shù)據(jù)的低位32bit記述為接線F。這表示當(dāng)64bit的傳送速率時，第1號64bit數(shù)據(jù)通過連接線E、連接線F取回到32bit緩沖器61、32bit緩沖器62，第2號64bit數(shù)據(jù)通過連接線E、連接線F取回到32bit緩沖器63、32bit緩沖器64。
當(dāng)傳送速率為128bit時，同時使用總線57、58、59、60進(jìn)行數(shù)據(jù)傳送，參照傳送速率為128bit欄，128bit數(shù)據(jù)的位[127∶96]記述為連接線E，128bit數(shù)據(jù)的位[95∶64]記述為連接線F，128bit數(shù)據(jù)的位[63∶32]記述為連接線G，128bit數(shù)據(jù)的位[31∶0]記述為連接線H。當(dāng)128bit的傳送速率時，128bit數(shù)據(jù)通過連接線E、連接線F、連接線G、連接線H分別取回到32bit緩沖器61～32bit緩沖器64。
選擇器71在由總線57～總線60傳送到的128bit數(shù)據(jù)中，將總線57上傳送到的第1號數(shù)據(jù)取回到32bit緩沖器61。
圖12A是表示在總線57上第1號32bit數(shù)據(jù)、第2號32bit數(shù)據(jù)、第3號32bit數(shù)據(jù)、第4號32bit數(shù)據(jù)傳送到來時的定時圖。本圖中，選擇器71僅把第1號32bit數(shù)據(jù)取回到32bit緩沖器61。圖12B是表示在總線57上傳送第1號64bit數(shù)據(jù)的高位32bit、第2號64bit數(shù)據(jù)的高位32bit，在總線58上傳送第1號64bit數(shù)據(jù)的低位32bit、第2號64bit數(shù)據(jù)的低位32bit時的定時圖。本圖中，選擇器71僅把總線57傳送的第1號64bit數(shù)據(jù)的高位32bit數(shù)據(jù)取回到32bit緩沖器61。圖12C是表示在總線57上傳送128bit數(shù)據(jù)的位[127∶96]、在總線58上傳送128bit數(shù)據(jù)的位[95∶64]、在總線59上傳送128bit數(shù)據(jù)的位[63∶32]、在總線60上傳送128bit數(shù)據(jù)的位[31∶0]時的定時圖。本圖中，選擇器71僅把32bit總線57傳送的128bit數(shù)據(jù)的[127∶96]取回到32bit緩沖器61。
2輸入-1輸出選擇器72在由總線57～總線60傳送到的128bit數(shù)據(jù)中，將位[95∶64]取回到32bit緩沖器62，選擇連接線E、連接線F，向緩沖器62輸出。圖12A中，通過連接線E將第2號的32bit向32bit緩沖器62輸出；圖12B中，通過連接線F將第1號64bit數(shù)據(jù)的低位32bit向32bit緩沖器62輸出；在圖12C，通過連接線F將128bit數(shù)據(jù)的位[95∶64]取回到32bit緩沖器62。
選擇器73在由總線57～總線60傳送到的128bit數(shù)據(jù)中，將相當(dāng)于位[63∶32]的數(shù)據(jù)取回到32bit緩沖器63，選擇連接線E、G，輸出到32bit緩沖器63。在圖12C中，選擇器73通過連接線G將總線59傳送的128bit數(shù)據(jù)的位[63∶32]取回到32bit緩沖器63。
選擇器74在由總線57～總線60傳送到的128bit數(shù)據(jù)中，將相當(dāng)于位[31∶0]的數(shù)據(jù)取回到32bit緩沖器64，選擇連接線E、連接線F、連接線H，輸出到32bit緩沖器64。圖12C中，選擇器74通過連接線H將總線60傳送的128bit數(shù)據(jù)的位[31∶0]取回到32bit緩沖器64。
在本應(yīng)用例中，32bit緩沖器61、32bit緩沖器62、32bit緩沖器63、32bit緩沖器64的位寬度都是32bit，其傳送速率(位寬度)即可按32bit數(shù)據(jù)的整數(shù)倍單位變更；若這些緩沖器都是8bit，則傳送速率(位寬度)可按8bit的整數(shù)倍單位變更；若這些緩沖器都是16bit，則傳送速率(位寬度)可按16bit的整數(shù)倍單位變更。這樣，緩沖器61～64可根據(jù)如何設(shè)定各主器件的傳送速率來設(shè)定自己的位寬度。
(第2實(shí)施例)第1實(shí)施例是在各主器件4～主器件6按1對1的比例設(shè)置總線10～總線12，而第2實(shí)施例是在總線10設(shè)置多個主器件。
圖13是多個主器件設(shè)置在總線10的數(shù)據(jù)處理裝置圖。本圖中，在總線10上除主器件4以外，還設(shè)置了主器件24。
主器件24以與主器件4相同的頻帶寬度要求DMA傳送的應(yīng)用程序工作，在對外部存儲器件2進(jìn)行存取時，將DMA傳送要求輸出到局部控制器17。
當(dāng)主器件4、主器件24輸出DMA傳送要求時，判優(yōu)器25對這些DMA傳送要求進(jìn)行調(diào)停，向主器件4、主器件24其中之一傳達(dá)確認(rèn)信號，授與總線10的存取權(quán)。得到存取權(quán)的主器件4、主器件24與第1實(shí)施例一樣，對外部存儲器件2進(jìn)行DMA傳送。另一方面，對未獲得存取權(quán)的主器件，將確認(rèn)信號設(shè)定在待用或輸出保持信號。這樣，將延遲向總線的傳送。另外，可以設(shè)置各個總線(這里是總線10)控制專用判優(yōu)器，以代替由全部總線控制用判優(yōu)器決定主器件4和主器件24的總線10的存取權(quán)，由這種判優(yōu)器進(jìn)行上述存取權(quán)控制，可得到同樣的效果，而且可以簡化判優(yōu)器的結(jié)構(gòu)。
從上述實(shí)施例可見，對于進(jìn)行音頻數(shù)據(jù)、副圖象、OSD等所謂子系統(tǒng)的媒體處理的多個主器件，由于使多個主器件與1個總線10和局部緩沖器13對應(yīng)，因此在有多個子系統(tǒng)的媒體處理時，可使系統(tǒng)簡化。
(第3實(shí)施例)第3實(shí)施例是實(shí)現(xiàn)數(shù)據(jù)處理裝置和外部存儲器件2非同步控制的實(shí)施例。這里，要求數(shù)據(jù)處理裝置和外部存儲器件2的非同步控制是根據(jù)如下的理由。也就是說，主器件4～主器件6進(jìn)行媒體處理時，數(shù)據(jù)處理裝置必須實(shí)現(xiàn)與顯示器裝置的同步控制，而數(shù)據(jù)處理裝置內(nèi)的主器件4～主器件6、存儲控制器3、局部控制器17～局部控制器19必須以根據(jù)顯示器裝置顯示期間的工作頻率工作。由于在計算機(jī)硬件說明書中已經(jīng)規(guī)定了最適合的工作頻率，外部存儲器件2必須以該工作頻率工作。這樣，數(shù)據(jù)處理裝置與外部存儲器件2其工作的最適合工作頻率是不同的，因此，非同步控制是必要的。
圖14表示可進(jìn)行非同步控制的數(shù)據(jù)處理裝置的構(gòu)成。在圖14中，新的特點(diǎn)是設(shè)置了雙通道存儲器26。
雙通道存儲器26的一個通道與外部存儲器件2連接，另一個通道與局部緩沖器13～局部緩沖器15連接，存儲從外部存儲器件2讀出的數(shù)據(jù)以及從局部緩沖器13～局部緩沖器15輸出的數(shù)據(jù)。
在實(shí)施例3中，主器件4～主器件6經(jīng)過二階段的讀出要求，得到外部存儲器件2的數(shù)據(jù)。第1階段是從外部存儲器件2向雙通道存儲器26讀出。這時，主器件4～主器件6通過局部控制器17～19將讀出要求輸出到存儲控制器3，在存儲控制器3進(jìn)行從外部存儲器件2向雙通道存儲器26的數(shù)據(jù)讀出。第2階段是通過局部緩沖器13～局部緩沖器15從雙通道存儲器26向DMA主器件4～6讀出。在讀出雙通道存儲器26的必要數(shù)據(jù)的階段，對局部控制器17～19輸出從存儲控制器3讀出確認(rèn)信號，在局部控制器17～19收到該確認(rèn)信號時，與第1實(shí)施例一樣，通過局部緩沖器13～局部緩沖器15，從雙通道存儲器26向主器件4～主器件6進(jìn)行數(shù)據(jù)傳送。
另一方面，主器件4～主器件6經(jīng)過二階段的寫入要求，在外部存儲器件2寫入數(shù)據(jù)。第1階段的寫入要求與第1實(shí)施例一樣，主器件4～主器件6以對應(yīng)總線的局部控制器的控制為基礎(chǔ)，通過局部緩沖器13～局部緩沖器15將應(yīng)該寫入的數(shù)據(jù)寫入雙通道存儲器26。第2階段是從雙通道存儲器26向外部存儲器件2的寫入要求，局部控制器17～19對存儲控制器3要求寫入。
在第3實(shí)施例中，當(dāng)主器件4～主器件6要求從外部存儲器件2的數(shù)據(jù)讀出時，存儲控制器3發(fā)出雙通道存儲器26的讀寫通道的取得請求，在取得階段對外部存儲器件2發(fā)出開始讀出指令。這樣，即可從外部存儲器件2向雙通道存儲器26讀出數(shù)據(jù)。存儲控制器3等待數(shù)據(jù)讀出結(jié)束，在讀出雙通道存儲器26的必要數(shù)據(jù)的階段，對局部控制器17～19返回開始讀出確認(rèn)信號。當(dāng)主器件4～主器件6要求數(shù)據(jù)寫入時，存儲控制器3將應(yīng)該寫入外部存儲器件2中的數(shù)據(jù)存儲到雙通道存儲器26，在數(shù)據(jù)存儲階段對外部存儲器件2發(fā)出寫入指令。這樣，即可從雙通道存儲器26向外部存儲器件2進(jìn)行數(shù)據(jù)寫入。
在第3實(shí)施例中，局部控制器17～19在讀出要求形成后，在從外部存儲器件2讀出的數(shù)據(jù)存儲到雙通道存儲器26的階段，將雙通道存儲器26存儲的數(shù)據(jù)輸出到局部緩沖器13～局部緩沖器15。
當(dāng)寫入要求形成后，在應(yīng)該寫入的數(shù)據(jù)積存在局部緩沖器13～局部緩沖器15的階段，發(fā)出雙通道存儲器26的讀寫通道的取得要求，在讀寫通道取得階段，從局部緩沖器13～局部緩沖器15向雙通道存儲器26進(jìn)行數(shù)據(jù)寫入。
如上所述，在本實(shí)施例中，將雙通道存儲器的一個通道與存儲器件連接，將另一個通道與上述多個緩沖器連接，則在存儲器件與內(nèi)部存儲器之間的數(shù)據(jù)傳送中可實(shí)現(xiàn)非同步控制，可使外部存儲器件2和數(shù)據(jù)處理裝置用各自固有的工作頻率工作。這樣，即使把外部存儲器件2變更為工作頻率不同的存儲器件，外部存儲器件2和裝置內(nèi)部之間的數(shù)據(jù)傳送，也可與變更前同樣進(jìn)行。
另外，即使在增設(shè)了內(nèi)部存儲器(單片存儲器)的情況下，外部存儲器件與增設(shè)的內(nèi)部存儲器的數(shù)據(jù)傳送也可以和外部存儲器件與已有的內(nèi)部存儲器的數(shù)據(jù)傳送同樣實(shí)現(xiàn)。由于外部存儲器件2不變更即可容易地增設(shè)內(nèi)部存儲器，則在設(shè)計存儲器結(jié)構(gòu)時有很高的自由度。
(第4實(shí)施例)第4實(shí)施例是關(guān)于通過雙通道存儲器100，在輸入控制器113對主器件與外部存儲器件2之間的數(shù)據(jù)傳送進(jìn)行統(tǒng)一管理時的改良。圖15是第4實(shí)施例的數(shù)據(jù)處理裝置的構(gòu)成圖。如本圖所示，數(shù)據(jù)處理裝置由以下部件構(gòu)成雙通道存儲器100(數(shù)據(jù)單元101、標(biāo)記單元102)、主器件103、主器件104、主器件105、局部緩沖器106、局部緩沖器107、局部緩沖器108、局部控制器109、局部控制器110、局音控制器111、判優(yōu)器112、輸入控制器113、讀出請求器114、寫入請求器115、存儲控制器116、讀出等待器117、讀出確認(rèn)器118、讀出確認(rèn)器119、讀出確認(rèn)器120、地址選擇電路121、地址選擇電路122。
雙通道存儲器100由數(shù)據(jù)單元101和標(biāo)記單元102組成。數(shù)據(jù)單元101由兩個存儲領(lǐng)域101a，b組成，各存儲領(lǐng)域101a，b各配置512個16字節(jié)的輸入領(lǐng)域。在該輸入領(lǐng)域中若分配外部存儲器件2-主器件103、104、105之間的輸入輸出緩沖器(所謂F1F0領(lǐng)域，在雙通道存儲器100中共有24個)，則主器件可作為工作區(qū)域使用。在輸入地址Entr Addr給與各輸入領(lǐng)域時，各輸入領(lǐng)域用該輸入地址Entr Addr進(jìn)行存取(在2個存儲領(lǐng)域中存在的輸入領(lǐng)域用共同的輸入地址Entr Addr存取)。24個F1F0領(lǐng)域中的8個F1F0領(lǐng)域分配用于從外部存儲器件2讀出，16個F1F0領(lǐng)域分配用于向外部存儲器件2寫入。各輸入領(lǐng)域包含16個1Byte的存儲元件，可存儲共16字節(jié)的數(shù)據(jù)。
標(biāo)記單元102也由512個輸入領(lǐng)域組成，各輸入領(lǐng)域與數(shù)據(jù)單元101的各輸入領(lǐng)域1對1地對應(yīng)。標(biāo)記單元102的各輸入領(lǐng)域存儲外部存儲器件2的外部地址Ext Addr(讀出目的地地址或?qū)懭肽康牡氐刂?，以及對該外部地址Ext Addr要求存取的主器件3的識別信息。標(biāo)記單元102的各輸入領(lǐng)域中給予與1對1對應(yīng)的數(shù)據(jù)單元101的輸入領(lǐng)域相同的輸入地址Entr_Addr，在外部存儲部件2和雙通道存儲器100之間進(jìn)行數(shù)據(jù)傳送時，可用該輸入地址Entr_Addr進(jìn)行雙通道存儲器100的存取目的地的指定。
主器件103、104、105發(fā)出存取指令。該存取指令是要求從外部存儲器件2向主器件103、104、105的數(shù)據(jù)讀出或者從主器件103、104、105向外部存儲器件2的數(shù)據(jù)寫入，這些數(shù)據(jù)讀出或數(shù)據(jù)寫入由雙通道存儲器100的F1F0領(lǐng)域與外部存儲器件2之間的數(shù)據(jù)傳送以及雙通道存儲器100的F1F0領(lǐng)域與主器件103、104、105之間的數(shù)據(jù)傳送來實(shí)現(xiàn)。這些數(shù)據(jù)讀出或數(shù)據(jù)寫入都以雙通道存儲器100的F1F0領(lǐng)域?yàn)橹欣^點(diǎn)，主器件103、104、105僅在得知雙通道存儲器100內(nèi)有空閑F1F0領(lǐng)域時，才發(fā)出存取指令。雙通道存儲器100的空閑F1F0領(lǐng)域的有無，由于表示由輸入控制器113發(fā)出的使用狀況信息，主器件103、104、105對輸入控制器113發(fā)出的使用狀況信息進(jìn)行監(jiān)視，當(dāng)雙通道存儲器100內(nèi)存在空閑F1F0領(lǐng)域時，發(fā)出存取指令。在該使用狀況信息中表示不存在空閑F1F0領(lǐng)域時，主器件103、104、105等待空閑F1F0領(lǐng)域出現(xiàn)，當(dāng)空閑F1F0領(lǐng)域出現(xiàn)在雙通道存儲器100以后，再發(fā)出存取指令。
局部緩沖器106、107、108是與各主器件對應(yīng)的緩沖器，用于從外部存儲器件2應(yīng)讀出數(shù)據(jù)rdata的輸入輸出以及在外部存儲器件2應(yīng)寫入數(shù)據(jù)wdata的輸入輸出。使用該緩沖器可吸收雙通道存儲器100的總線寬度16字節(jié)與主器件103、104、105的總線寬度的差別。另外，將該緩沖器作為雙緩沖器，可并列處理主器件103、104、105的存取和雙通道存儲器100的存取，可達(dá)到數(shù)據(jù)傳送的高速化。因此，即使部分主器件要求高傳送速率的數(shù)據(jù)傳送，也可以進(jìn)行滿足該傳送速度的數(shù)據(jù)輸入輸出。
局部控制器109、110、111分別與主器件103、104、105對應(yīng)，在主器件103、104、105的局部緩沖器106、107、108與雙通道存儲器100的F1F0領(lǐng)域之間，進(jìn)行在外部存儲器件2應(yīng)寫入數(shù)據(jù)wdata或從外部存儲器件2讀出數(shù)據(jù)rdata的數(shù)據(jù)傳送。
以下是對向外部存儲器件2進(jìn)行數(shù)據(jù)寫入的詳細(xì)說明。當(dāng)在主器件103、104、105監(jiān)視的使用狀況信息中，表示出雙通道存儲器100的空閑F1F0領(lǐng)域的輸入地址Entr Addr時，局部控制器109、110、111參照該使用狀況信息，特定空閑F1F0領(lǐng)域的所在，將應(yīng)寫入外部存儲器件2的數(shù)據(jù)Wdata存儲到F1F0領(lǐng)域。
以下是對從外部存儲器件2進(jìn)行數(shù)據(jù)讀出的詳細(xì)說明。在把從外部存儲器件2向雙通道存儲器100傳送的數(shù)據(jù)讀出到局部緩沖器106、107、108時，局部控制器109、110、111必須知道在雙通道存儲器100的哪個F1F0領(lǐng)域讀出該數(shù)據(jù)。該地址即讀出目的地地址包含在存儲控制器116發(fā)出的讀出完了通知中，該讀出完了通知由存儲控制器116發(fā)出，通過讀出等待器117，存儲在讀出確認(rèn)器118、119、120中。局部控制器109、110、111從該讀出完了通知取出輸入地址Entr_Addr，就可以知道從外部存儲器件2讀出的數(shù)據(jù)rdata存儲在雙通道存儲器100的什么地方。這樣，知道了從外部存儲器件2讀出的數(shù)據(jù)rdata的所在，則在與主器件103、104、105分別對應(yīng)的局部緩沖器106、107、108與對應(yīng)于讀出完了通知中包含的輸入地址Entr_Addr的F1F0領(lǐng)域之間，進(jìn)行從外部存儲器2讀出的數(shù)據(jù)rdata的數(shù)據(jù)傳送，將數(shù)據(jù)交給主器件103、104、105。
判優(yōu)器112在主器件103、104、105之間進(jìn)行關(guān)于雙通道存儲器100的利用調(diào)停。判優(yōu)器112進(jìn)行調(diào)停是由于以下的理由。也就是說，從外部存儲器件2向主器件的數(shù)據(jù)讀出以及從主器件向外部存儲器件2的數(shù)據(jù)寫入，如上所述，都要以雙通道存儲器100為中繼點(diǎn)來進(jìn)行。因此，雙通道存儲器100與局部緩沖器106、107、108之間是數(shù)據(jù)最集中的地方。在本實(shí)施例中，當(dāng)各主器件利用雙通道存儲器100時，要由判優(yōu)器112對任一個主器件授與是否許可利用雙通道存儲器100的決定權(quán)，在多個主器件發(fā)出存取指令時，判優(yōu)器112對多個主器件中任一個主器件103、104、105，許可通過雙通道存儲器100的數(shù)據(jù)傳送，對其他主器件103、104、105，不許可通過雙通道存儲器100的數(shù)據(jù)傳送。這樣，通過1個雙通道存儲器100的數(shù)據(jù)傳送可高效率進(jìn)行。
輸入控制器113具有分別表示在F1F0領(lǐng)域中已經(jīng)用于數(shù)據(jù)存儲(在使用中)、未用于數(shù)據(jù)存儲(未使用)的位串(電流狀態(tài)位串)，當(dāng)電流狀態(tài)位串中全部位都設(shè)定在接通“1”，則將不存在空閑F1F0領(lǐng)域的使用狀況信息通知各主器件。若位串中的任何位設(shè)定在斷開“0”，則將與該位對應(yīng)的輸入地址Entr Addr作為使用狀況信息通知各主器件。圖16表示電流狀態(tài)位串的一個例子。本圖中，電流狀態(tài)位串是32bit數(shù)據(jù)的位串，本電流狀態(tài)位串的0～5對應(yīng)于輸入地址Entr_Addr00～輸入地址Entr_Addr05，6～31位對應(yīng)于輸入地址Entr-Add06～輸入地址Entr_Addr31。由于對應(yīng)于該輸入地址Entr_Addr00～輸入地址Entr_Addr05的0～5位在圖16中全部設(shè)定為接通“1”，因此輸入地址Entr_Addr00～輸入地址Entr_Addr05的F1F0領(lǐng)域是使用中。由于輸入地址Entr_Addr06～輸入地址Entr_Addr31對應(yīng)的6～31位在圖16中全部設(shè)定為斷開“0”，因此輸入地址Entr_Addr06～輸入地址Entr_Addr31的F1F0領(lǐng)域是未使用。在圖16的實(shí)例中，由于輸入地址Entr_Addr06～輸入地址Entr_Addr31的輸入領(lǐng)域是未使用，因此輸入控制器113將電流狀態(tài)位串中表示空閑的輸入地址中最前面的部分(本圖實(shí)例中是輸入地址Entr_Addr06)作為使用狀況信息通知各主器件。
以下是將未使用的F1F0領(lǐng)域分配給主器件103的處理的詳細(xì)情況。主器件103參照輸出的使用狀況信息，發(fā)出存取指令。對于發(fā)出存取指令的主器件103，若判優(yōu)器112許可通過雙通道存儲器100的數(shù)據(jù)傳送，則輸入控制器113將進(jìn)行把輸入地址Entr Addr作為傳送目的地或傳送出發(fā)地的數(shù)據(jù)傳送，把包含該輸入地址Entr Addr的請求數(shù)據(jù)(有讀出請求、寫入請求的類別)存儲到讀出請求器114、寫入請求器115中。這里將說明本實(shí)施例的請求數(shù)據(jù)是什么樣式，怎樣進(jìn)行用該式樣的數(shù)據(jù)傳送。本實(shí)施例的請求數(shù)據(jù)(有讀出請求、寫入請求)與存取指令不同點(diǎn)是包含雙通道存儲器100的輸入地址Entr_Addr。如上所述，由于在由該輸入地址Entr_Addr指示的標(biāo)記領(lǐng)域存儲了外部存儲器件2的作為存取目的地的外部地址Ext_Addr，則存儲控制器116在請求數(shù)據(jù)包含的輸入地址Entr_Addr與在該輸入地址指示的標(biāo)記領(lǐng)域存儲的外部地址之間進(jìn)行數(shù)據(jù)傳送，即可實(shí)現(xiàn)從外部存儲器件2向雙通道存儲器100的數(shù)據(jù)讀出或從雙通道存儲器100向外部存儲器件2的數(shù)據(jù)寫入。
請求數(shù)據(jù)是由輸入控制器113制成、發(fā)出的，按照發(fā)出順序，讀出請求、寫入請求分別存儲在多個讀出請求器114、寫入請求器115中。
若向存儲控制器116發(fā)出請求數(shù)據(jù)，則輸入控制器113在電流狀態(tài)位串中，將分配到被通知的輸入領(lǐng)域的位設(shè)定為使用中。另一方面，在由被通知的輸入地址Entr_Addr特定的標(biāo)記領(lǐng)域，存儲從主器件103發(fā)出的外部地址Ext_Addr。通過以上處理，主器件103分配的F1F0領(lǐng)域可分配用于從雙通道存儲器100讀出的數(shù)據(jù)的存儲、寫入外部存儲器件2的數(shù)據(jù)Wdata的存儲。
以下是開啟F1F0領(lǐng)域?yàn)槲词褂玫奶幚淼脑敿?xì)情況。例如讀出請求發(fā)出后，從外部存儲器件2向F1F0領(lǐng)域進(jìn)行數(shù)據(jù)讀出，輸入控制器113等待F1F0領(lǐng)域的數(shù)據(jù)從雙通道存儲器100向主器件的傳送。若傳送已進(jìn)行，則在該F1F0領(lǐng)域沒有必要存儲該數(shù)據(jù)，輸入控制器113將把電流狀態(tài)位串中與該F1F0領(lǐng)域?qū)?yīng)的位從使用中變更為未使用。
寫入請求發(fā)出后，從主器件103在F1F0領(lǐng)域?qū)懭霐?shù)據(jù)，輸入控制器113等待F1F0領(lǐng)域的數(shù)據(jù)從雙通道存儲器100向外部存儲器件2的傳送，若傳送已進(jìn)行，則輸入控制器113將把電流狀態(tài)位串中與該F1F0領(lǐng)域?qū)?yīng)的位從使用中變更為未使用。如上所述，通過更新電流狀態(tài)位串中各個位，各F1F0領(lǐng)域的使用狀況可實(shí)時地反映在電流狀態(tài)位串中。
如上所述，多個F1F0領(lǐng)域分別分配用于讀出、寫入，對于向主器件103分配空閑領(lǐng)域，輸入控制器113要考慮存取指令是否要求從外部存儲器件2讀出、是否要求向外部存儲器件2寫入，再進(jìn)行F1F0領(lǐng)域的分配。
在主器件發(fā)出要求從外部存儲器件2的數(shù)據(jù)讀出的存取指令時，輸入控制器113從分配用于數(shù)據(jù)讀出的F1F0領(lǐng)域中，選擇在該數(shù)據(jù)傳送中用于輸入輸出的F1F0領(lǐng)域，將該輸入地址Entr Addr輸出到主器件。另外，在主器件發(fā)出要求向外部存儲器件2的數(shù)據(jù)寫入的存取指令時，將從分配用于數(shù)據(jù)寫入的F1F0領(lǐng)域中，選擇在該數(shù)據(jù)傳送中用于輸入輸出的F1F0領(lǐng)域，將該輸入地址Entr_Addr輸出到主器件。
這樣，將F1F0領(lǐng)域分開用于從外部存儲器件2的數(shù)據(jù)讀出、向外部存儲器件2的數(shù)據(jù)寫入，則在從外部存儲器件2的數(shù)據(jù)讀出及向外部存儲器件2的數(shù)據(jù)寫入中，無論哪一方集中時，都可防止延遲另一方的處理。
存儲控制器116取出每1個讀出請求器114、寫入請求器115存儲的多個請求數(shù)據(jù)，在雙通道存儲器100-外部存儲器件2之間進(jìn)行數(shù)據(jù)傳送。外部存儲器件2-雙通道存儲器100之間的數(shù)據(jù)傳送在從外部存儲器件2的數(shù)據(jù)讀出情況下，存儲控制器116將請求數(shù)據(jù)存儲在讀出等待器117中。存儲控制器116等待來自外部存儲器件2的讀出數(shù)據(jù)輸出，當(dāng)讀出數(shù)據(jù)輸出時，將其存儲在雙通道存儲器100的數(shù)據(jù)單元101，再把讀出等待器117存儲的請求數(shù)據(jù)輸出到讀出確認(rèn)器118、119、120。
讀出確認(rèn)器118、119、120將讀出等待器117輸出的請求數(shù)據(jù)中與各主器件對應(yīng)的數(shù)據(jù)存儲到各主器件。若各主器件的每個請求數(shù)據(jù)存儲到各讀出確認(rèn)器118、119、120，局部控制器109、110、111可方便地通過發(fā)出讀出指令，就可以知道要求的外部存儲器件2-雙通道存儲器100之間的數(shù)據(jù)讀出已經(jīng)完成。知道傳送完成的局部控制器109、110、111發(fā)出要求從雙通道存儲器100向主器件103、104、105的數(shù)據(jù)讀出的讀出指令，如上所述，將進(jìn)行雙通道存儲器100-局部緩沖器106、107、108之間的數(shù)據(jù)傳送，雙通道存儲器100存儲的數(shù)據(jù)將被順序交給各主器件。
地址選擇電路121選擇輸出主器件103、104、105發(fā)出的外部地址Ext_Addr作為存取指令的存取目的地。被判優(yōu)器112許可要求的主器件103在要求外部存儲器件2-雙通道存儲器100之間的數(shù)據(jù)傳送時，地址選擇電路121為了將該主器件103輸出的外部地址Ext_Addr存儲到標(biāo)記領(lǐng)域，則把主器件103輸出的外部地址Ext_Addr輸出到標(biāo)記領(lǐng)域。被判優(yōu)器112許可要求的主器件103在要求主器件103-雙通道存儲器100之間的數(shù)據(jù)傳送時，應(yīng)進(jìn)行數(shù)據(jù)單元101-主器件之間的數(shù)據(jù)傳送，將主器件輸出的輸入地址Entr_Addr輸出到數(shù)據(jù)單元101。
地址選擇電路122在進(jìn)行雙通道存儲器100-外部存儲器件2之間的數(shù)據(jù)傳送時，將輸入控制器113輸出的輸入地址Entr_Addr輸出到數(shù)據(jù)單元101、標(biāo)記單元102。另一方面，在進(jìn)行雙通道存儲器100-主器件103、104、105之間的數(shù)據(jù)傳送時，通過地址選擇電路121，將主器件103、104、105輸出的輸入地址Entr_Addr輸出到雙通道存儲器100的數(shù)據(jù)單元101。
如上所述，在本實(shí)施例中，通過雙通道存儲器100，可進(jìn)行主器件103-外部存儲器件2之間的數(shù)據(jù)傳送。
(第5實(shí)施例)第5實(shí)施例是關(guān)于把用于外部存儲器件2和主器件103之間輸入輸出的雙通道存儲器100作為主器件103、104、105的工作區(qū)利用時的改良。圖17是第5實(shí)施例的數(shù)據(jù)處理裝置圖。
為了把雙通道存儲器100作為工作區(qū)利用，第5實(shí)施例的主器件103、104、105保持作為工作區(qū)使用的輸入領(lǐng)域圖表123、124、125。具體地說，本圖表使工作區(qū)的輸入地址Entr_Addr與該工作區(qū)分配的主器件的識別信息Id對應(yīng)。
另外，第4實(shí)施例的存取指令是要求從外部存儲器件2的數(shù)據(jù)讀出或向外部存儲器件2的數(shù)據(jù)寫入，而第5實(shí)施例的存取指令是要求從雙通道存儲器100向主器件103的數(shù)據(jù)讀出或從主器件103向雙通道存儲器100的數(shù)據(jù)寫入的指令，也就是要求對雙通道存儲器100的數(shù)據(jù)讀出或數(shù)據(jù)寫入的指令，第5實(shí)施例的主器件103對雙通道存儲器100的存取指令發(fā)給判優(yōu)器112。因此，圖17中記載了從各主器件發(fā)出的輸入地址Entr_Addr。
若從主器件103、104、105發(fā)出要求對雙通道存儲器100存取的存取指令，則第5實(shí)施例的判優(yōu)器112與第4實(shí)施例一樣，判定是否許可該主器件103通過雙通道存儲器100的數(shù)據(jù)傳送。
在主器件103對雙通道存儲器100發(fā)出存取指令，判優(yōu)器112許可通過雙通道存儲器100的數(shù)據(jù)傳送時，第5實(shí)施例的局部控制器109、110、111將在由該存取指令指示的輸入領(lǐng)域和主器件103之間進(jìn)行數(shù)據(jù)傳送。因此，即可實(shí)現(xiàn)從主器件103向輸入領(lǐng)域的數(shù)據(jù)寫入或從輸入領(lǐng)域向主器件103的數(shù)據(jù)讀出。
例如，主器件103對分配給本裝置的輸入領(lǐng)域X發(fā)出寫入規(guī)定數(shù)據(jù)的存取指令，而主器件104發(fā)出讀出在該輸入領(lǐng)域X寫入的數(shù)據(jù)的存取指令。這樣，2個主器件103、104進(jìn)行對輸入領(lǐng)域的數(shù)據(jù)寫入和數(shù)據(jù)讀出，則主器件103、104通過輸入領(lǐng)域X，可進(jìn)行數(shù)據(jù)的交接。
如上所述，本實(shí)施例中，通過進(jìn)行主器件與雙通道存儲器100之間的數(shù)據(jù)讀出和數(shù)據(jù)寫入，使主器件103、104之間的數(shù)據(jù)交接成為可能，推進(jìn)了主器件之間的聯(lián)合作業(yè)。
(第6實(shí)施例)第6實(shí)施例是關(guān)于各主器件可自由實(shí)行外部存儲器件2-雙通道存儲器100之間的DMA傳送的改良。圖18表示第6實(shí)施例的數(shù)據(jù)處理裝置的構(gòu)成。
圖18中，數(shù)據(jù)處理裝置具有DMA控制器126，第5實(shí)施例的主器件103、104、105將進(jìn)行外部存儲器件2-雙通道存儲器100之間的DMA傳送的DMA指令輸出到DMA控制器，與DMA指令一起將DMA地址發(fā)給DMA控制器126。DMA地址表示作為傳送出發(fā)地和傳送目的地的輸入地址Entr_Addr、外部地址Ext_Addr。當(dāng)DMA控制器要求DMA傳送的存取指令(稱為DMA指令)發(fā)出時，在該存取指令中保持作為傳送出發(fā)地和傳送目的地指定的輸入地址Entr_Addr、外部地址Ext_Addr，同時與其他存取指令的情況一樣，請求判優(yōu)器112請求該DMA指令的數(shù)據(jù)傳送許可。若判優(yōu)器112許可對雙通道存儲器100的存取，則在由存取指令指定的輸入地址Entr_Addr對應(yīng)的標(biāo)記領(lǐng)域，存儲由存取指令指定的外部地址Ext_Addr，而且在傳送方向上與該輸入地址Entr_Addr一致，存儲在讀出請求器114或?qū)懭胝埱笃?15中，在存儲控制器116進(jìn)行由輸入地址Entr_Addr指示的輸入領(lǐng)域和由外部地址Ext_Addr表示的外部領(lǐng)域之間的數(shù)據(jù)傳送。
存儲控制器116與第4實(shí)施例一樣，進(jìn)行外部存儲器件2和雙通道存儲器100之間的數(shù)據(jù)傳送。當(dāng)進(jìn)行了該數(shù)據(jù)傳送時，存儲控制器116將把要求的數(shù)據(jù)傳送完成的通知DMA_done輸出到各主器件，主器件103就知道DMA指令已經(jīng)完成。
如上所述，根據(jù)本實(shí)施例，與主器件103-外部存儲器件2之間的數(shù)據(jù)傳送同樣，主器件103可以命令DMA控制器進(jìn)行外部存儲器件2-雙通道存儲器100之間的數(shù)據(jù)傳送，可把從外部存儲器件2應(yīng)讀出的數(shù)據(jù)先行存儲在雙通道存儲器100中，則能高速進(jìn)行從主器件103從外部存儲器的數(shù)據(jù)讀出。
(第7實(shí)施例)第7實(shí)施例是關(guān)于提供可調(diào)整對某主器件103的雙通道存儲器100的利用許可的判優(yōu)器112的改良。圖19表示第7實(shí)施例的判優(yōu)器112的構(gòu)成。如圖19所示，判優(yōu)器112由環(huán)形寄存器131、移位控制部132、調(diào)停部133、存儲控制部134組成。
環(huán)形寄存器131由環(huán)狀連接的n個寄存器組成，各寄存器存儲各主器件的識別信息。
移位控制部132在n循環(huán)中，特定n個寄存器存儲的n個識別信息分別作為電流信息，使n個寄存器分別存儲的識別信息巡回移位。
調(diào)停部133，在n循環(huán)中，主器件X的識別信息在作為電流信息特定的循環(huán)，該主器件X的存取指令發(fā)出時，對該主器件X許可通過雙通道存儲器100內(nèi)的輸入領(lǐng)域的數(shù)據(jù)傳送。
另一方面，調(diào)停部133，在主器件X的識別信息X是電流信息，主器件X作為電流信息所特定的循環(huán)中，當(dāng)該主器件X未發(fā)出存取指令時，在比主器件X優(yōu)先位次低的主器件中，對優(yōu)先位次最高的主器件發(fā)出的存取指令，許可數(shù)據(jù)傳送。
另外，在主器件X未發(fā)出存取指令，比主器件X優(yōu)先位次低的主器件也未發(fā)出存取指令的情況下，在比主器件X優(yōu)先位次高的主器件中，對優(yōu)先位次最高的主器件發(fā)出的存取指令，許可數(shù)據(jù)傳送。
例如，在電流信息是優(yōu)先位次=3的主器件X時，若優(yōu)先位次=3的主器件X發(fā)出存取指令，則對該主器件X許可通過雙通道存儲器100的數(shù)據(jù)傳送。另一方面，當(dāng)主器件X未發(fā)出存取指令，優(yōu)先位次=4，5，6，7的比優(yōu)先位次=3的優(yōu)先位次低的主器件發(fā)出存取指令時，對這些主器件中優(yōu)先位次最高的主器件(這時是優(yōu)先位次=4的主器件)許可通過雙通道存儲器100的數(shù)據(jù)傳送。當(dāng)該主器件X及比主器件X優(yōu)先位次低的主器件均未發(fā)出存取指令，優(yōu)先位次=1，2的比優(yōu)先位次=3的優(yōu)先位次高的主器件發(fā)出存取指令時，對這些主器件中優(yōu)先位次最高的主器件(這時是優(yōu)先位次=1的主器件)許可通過雙通道存儲器100的數(shù)據(jù)傳送。
存儲控制部134在許可多個主器件中的特定主器件(認(rèn)為是主器件X)以n次中的m次(n＞m)比例進(jìn)行數(shù)據(jù)傳送時，如圖20所示，使上述n個寄存器中的m個寄存器存儲主器件X的識別信息X。因此，識別信息X存儲在n個寄存器中的m個寄存器，由于識別信息X對于n循環(huán)中的m循環(huán)是作為電流信息被特定的，因此主器件X的雙通道存儲器100的存取許可以n循環(huán)中的m循環(huán)(n＞m)的比例進(jìn)行。因而，調(diào)整了主器件X的存儲器存取頻度。
如上所述，在本實(shí)施例中，對某主器件允許以n循環(huán)中的m循環(huán)(n＞m)的比例進(jìn)行頻度調(diào)整，可自由設(shè)定存取頻度。
在本實(shí)施例中，若對于哪個主器件的識別信息成為電流信息，對于特定主器件，從該主器件發(fā)出存取指令后，可立即許可通過雙通道存儲器100的數(shù)據(jù)傳送。
(第8實(shí)施例)第8實(shí)施例是把數(shù)據(jù)處理裝置作為進(jìn)行多個媒體處理的媒體核心處理裝置而實(shí)施時的實(shí)施例。
圖21是表示第8實(shí)施例的外部存儲器件2的存儲器分配圖。本圖中，在外部存儲器件2上分配了編碼數(shù)據(jù)流緩沖領(lǐng)域198、圖象幀領(lǐng)域199。
編碼數(shù)據(jù)流緩沖領(lǐng)域198是用于未譯碼存儲外部輸入的MPEG數(shù)據(jù)流的領(lǐng)域。MPEG數(shù)據(jù)流是包含多個基本數(shù)據(jù)流的位流。在基本數(shù)據(jù)流中有動畫數(shù)據(jù)流、聲音數(shù)據(jù)流。動畫數(shù)據(jù)流由多個宏字組(MB)組成。動畫數(shù)據(jù)流以該宏字組為編碼單位，根據(jù)圖象間的時間相關(guān)性進(jìn)行信息壓縮。在譯碼時也以該宏字組為譯碼單位，進(jìn)行幀間預(yù)測方式的動作補(bǔ)償。宏字組由橫16×縱16的象素數(shù)據(jù)組成。橫16×縱16的象素數(shù)據(jù)具有由橫8×縱8的亮度數(shù)據(jù)組成的亮度字組Y0、Y1、Y2、Y3，包含由橫8×縱8的蘭色差數(shù)據(jù)組成的蘭色差字組Cb和由橫8×縱8的紅色差數(shù)據(jù)組成的紅色差字組Cr。
圖象幀領(lǐng)域199存儲對動畫數(shù)據(jù)流進(jìn)行譯碼得到的象素數(shù)據(jù)和靜止圖象數(shù)據(jù)、OSD圖象元素數(shù)據(jù)。
圖22是表示第9實(shí)施例的數(shù)據(jù)處理裝置的內(nèi)部構(gòu)成圖。圖22中實(shí)裝10個主器件，各主器件實(shí)行視頻譯碼處理、音頻譯碼處理、視頻輸出處理、計算機(jī)圖象描畫處理等為主的各種媒體處理。
當(dāng)各主器件進(jìn)行媒體處理時，外部存儲器件2用于從MPEG數(shù)據(jù)流的譯碼處理開始的各種處理作業(yè)中。
下面說明作為媒體核心處理裝置進(jìn)行處理時的數(shù)據(jù)處理裝置的內(nèi)部構(gòu)成。圖22所示的數(shù)據(jù)處理裝置由數(shù)據(jù)流單元201、I／O緩沖器202、調(diào)整處理裝置203、位流F1F0204、VLD205、TE206、POUA207、POUB208、POUC209、音頻單元210、IOP211、VBM212、視頻單元213、HOST單元214、RE215、濾波器216組成。對這些構(gòu)成要素中是主器件的，將附加主器件名(master0，1，2，3，4……8，9)表示。本圖中，將局部緩沖器106、局部控制器109、讀出確認(rèn)器118等表記為1個主外圍電路。當(dāng)省略數(shù)據(jù)處理裝置內(nèi)部構(gòu)成中雙通道存儲器100和主器件之間的連接關(guān)系時，數(shù)據(jù)處理裝置的內(nèi)部構(gòu)成如圖23所示。由本圖可見，外部存儲器件2和雙通道存儲器100由主器件master0，1，2，3，4……8，9集中存取，后面將說明具有作為媒體核心處理裝置功能的數(shù)據(jù)處理裝置的構(gòu)成要素。
數(shù)據(jù)流單元201從記錄媒體和通信媒體取出MPEG數(shù)據(jù)流，并輸入到媒體核心處理裝置，將MPEG數(shù)據(jù)流分離為動畫數(shù)據(jù)流、聲音數(shù)據(jù)流，寫入I／O緩沖器202。
調(diào)整處理裝置(Setup)203是主器件(master7)，對MPEG數(shù)據(jù)流中多路傳送的聲音數(shù)據(jù)流進(jìn)行譯碼，通過主外圍電路和雙通道存儲器100將非壓縮的聲音數(shù)據(jù)寫入外部存儲器件2。聲音數(shù)據(jù)流通過IOP211順序供給位流F1F0204，調(diào)整處理裝置203從該位流F1F0204取出聲音數(shù)據(jù)流，進(jìn)行聲音數(shù)據(jù)流的譯碼。
可變代碼長譯碼部(VLD)205從動畫數(shù)據(jù)流中取出宏字組MB，對宏字組MB中包含的4個亮度字組Y0，Y1，Y2，Y3和2個色差字組Cb，Cr進(jìn)行可變代碼長譯碼。動畫數(shù)據(jù)流通過IOP211順序供給位流F1F0204，VLD205從該位流F1F0204取出動畫數(shù)據(jù)流，進(jìn)行動畫數(shù)據(jù)流的譯碼。
變換機(jī)器部(TE)206是主器件(master3)，對由VLD形成的可變代碼長譯碼的4個亮度字組Y0，Y1，Y2，Y3和2個色差字組Cb，Cr，進(jìn)行逆量化及逆離散余弦變換，將其結(jié)果通過主外圍電路和雙通道存儲器100寫入外部存儲器件2。
圖象操作單元(POUA)207在由逆量化及逆離散余弦變換形成的4個亮度字組Y0，Y1，Y2，Y3和2個色差字組Cb，Cr寫入外部存儲器件2時，從外部存儲器件2讀出該4個亮度字組Y0，Y1，Y2，Y3和2個色差字組Cb，Cr，并從外部存儲器件2的圖象幀領(lǐng)域199讀出與其對應(yīng)的參照圖象。此后，對參照圖象進(jìn)行半赫處理，使其結(jié)果平均化，對逆量化及逆離散余弦變換形成的4個亮度字組Y0，Y1，Y2，Y3和2個色差字組Cb，Cr進(jìn)行補(bǔ)充調(diào)整(以上處理稱為動作補(bǔ)償)。此后，將動作補(bǔ)償?shù)慕Y(jié)果通過主外圍電路和雙通道存儲器100寫入外部存儲器件2的圖象幀領(lǐng)域199。
另外，POUA207進(jìn)行接通簾柵顯示器(OSD)的描畫處理。所謂OSD是根據(jù)操作者的指示在動畫象上疊加的文字字體和計算機(jī)圖象處理，用于在顯示畫面上表示顯示現(xiàn)在時刻的計數(shù)器和「再生」「停止」「錄象」等數(shù)據(jù)處理裝置正在處理的內(nèi)容。POUA207進(jìn)行的是雙通道存儲器100和主器件之間的數(shù)據(jù)傳送，外部存儲器件2和雙通道存儲器100之間的數(shù)據(jù)傳送委托POUC209進(jìn)行。
圖象操作單元(POUB)208是對圖象進(jìn)行濾波處理，進(jìn)行擴(kuò)大·縮小加工的主器件(master2)，進(jìn)行雙通道存儲器100和主器件之間的數(shù)據(jù)傳送。與POUA207同樣，外部存儲器件2和雙通道存儲器100之間的數(shù)據(jù)傳送委托POUC209進(jìn)行。
圖象操作單元(POUC)209是通過輸出第7實(shí)施例所示的DMA指令，進(jìn)行外部存儲器件2和雙通道存儲器100之間輸入輸出的主器件(master0)。
音頻單元210順序再生輸出I／O緩沖器202存儲的聲音數(shù)據(jù)。
I／O處理裝置(IOP)211是進(jìn)行以下所示3個傳送處理的主器件。第1傳送處理是通過主外圍電路和雙通道存儲器100，將從數(shù)據(jù)流單元210順序輸入并順序存儲在I／O緩沖器202的MPEG數(shù)據(jù)流寫入外部存儲器件2的編碼數(shù)據(jù)流緩沖領(lǐng)域198。第2傳送處理是根據(jù)調(diào)整單元203及VLD205的譯碼處理的進(jìn)展，將動畫數(shù)據(jù)流、聲音數(shù)據(jù)流供給位流F1F0204的處理。也就是說，IOP211監(jiān)視位流F1F0204存儲的動畫數(shù)據(jù)流和聲音數(shù)據(jù)流由調(diào)整單元203和VLD205多少被譯碼。若只有所定量被譯碼，則補(bǔ)充該所定量的MPEG數(shù)據(jù)流，從外部存儲器件2讀出動畫數(shù)據(jù)流和聲音數(shù)據(jù)流，供給位流F1F0204。這樣，由于避免了位流F1F0204的下溢，調(diào)整單元203和VLD205的譯碼處理將不會中斷，繼續(xù)進(jìn)行。
第3傳送處理是通過雙通道存儲器100和主外圍電路讀出經(jīng)調(diào)整單元203的譯碼處理順序?qū)懭胪獠看鎯ζ骷?的非壓縮聲音數(shù)據(jù)，并供給I／O緩沖器202的處理。這樣，當(dāng)非壓縮聲音數(shù)據(jù)順序供給I／O緩沖器202時，這些聲音數(shù)據(jù)將通過音頻單元210順序再生輸出。
視頻單元(VU)213是主器件(master4)，從外部存儲器件2的圖象幀領(lǐng)域199讀出2，3行的象素數(shù)據(jù)，存儲在視頻緩沖存儲器(VBM)212，將在VBM212讀出的2，3行象素數(shù)據(jù)變換為圖象信號，并進(jìn)行輸出到與外部連接的電視接收機(jī)等顯示裝置的處理。
主單元(HOST)214是在數(shù)據(jù)處理裝置內(nèi)部進(jìn)行按照與數(shù)據(jù)處理裝置連接的主微型計算機(jī)的指示的控制的主器件(master5)。
再生環(huán)形機(jī)器部215是進(jìn)行計算機(jī)圖象處理中的再生環(huán)形處理的主器件(master9)，在數(shù)據(jù)處理裝置中與專用LSI連接時進(jìn)行控制。
濾波器(FILTER)216進(jìn)行靜止畫數(shù)據(jù)的擴(kuò)大縮小處理。與RE同樣，是在數(shù)據(jù)處理裝置中與專用LSI連接時進(jìn)行控制的主器件(master6)。
以上已經(jīng)完成了對數(shù)據(jù)處理裝置構(gòu)成要素的說明，下面將說明在作為媒體核心處理裝置進(jìn)行處理的數(shù)據(jù)處理裝置中，怎樣調(diào)停9個主器件的雙通道存儲器100的存取。圖24表示對多個主器件如何設(shè)定優(yōu)先位次。按照本圖，主器件的優(yōu)先位次設(shè)定成，位次1POUA207、位次2POUB208、位次3TE206、位次4VU213、位次5HOST單元、位次6濾波器216、位次7調(diào)整單元203、位次8IOP211、位次9RE214。該優(yōu)先位次與各主器件附加的“1”、“2”、“3”、“4”…數(shù)值是一樣的。判優(yōu)器112參照給與這些主器件的優(yōu)先位次，按照第9實(shí)施例所示的程序，許可哪個主器件通過雙通道存儲器100的數(shù)據(jù)傳送。
如第7實(shí)施例的說明所述，由于要按照各移位寄存器存儲幾個各主器件的識別信息調(diào)整各主器件的被許可次數(shù)，因此根據(jù)各寄存器存儲各主器件的識別信息，各主器件規(guī)定被許可的次數(shù)。
圖24的寄存器欄表示22個寄存器中存儲了哪個主器件的識別信息。本圖中，22個寄存器中，11個寄存器存儲POUA207的識別信息“1”，2個寄存器存儲POUB208的識別信息“2”，2個寄存器存儲TE206的識別信息“3”，2個寄存器存儲VU213的識別信息“4”。這樣，由于11個寄存器存儲POUA207的識別信息“1”，則POUA207的數(shù)據(jù)傳送在22個循環(huán)中最大許可11次。POUB208在22個循環(huán)中最大許可2次，TE最大許可2次，VU最大許可2次。
因此，各主器件許可按以下比例通過雙通道存儲器100的數(shù)據(jù)傳送。
POUA∶POUB∶TE∶VU∶FILTER∶SETUP∶IOP∶RE=11∶2∶2∶2∶1∶1∶1∶1∶1如上所述，根據(jù)本實(shí)施例，進(jìn)行媒體處理的各主器件通過主外圍電路與雙通道存儲器100連接，在有必要改變這些主器件的讀寫通道的位寬度時，可以容易地進(jìn)行這些改變。
(第9實(shí)施例)第9實(shí)施例是關(guān)于在雙通道存儲器100中使用1字節(jié)=9位的存儲單元時的改良。圖25是第9實(shí)施例的輸入領(lǐng)域構(gòu)成圖。如本圖所示，在第9實(shí)施例中，16字節(jié)的輸入領(lǐng)域配置16個1Byte=9bit存儲單元。若使用這種1字節(jié)=9位的存儲單元，如下所示，可以高速進(jìn)行(1)有代碼8bit數(shù)據(jù)的交接和(2)無代碼8bit數(shù)據(jù)的交接。
(1)有代碼8bit數(shù)據(jù)的交接在設(shè)定1字節(jié)=有代碼8位時，第9位用于作為代碼位。圖26A是設(shè)定1字節(jié)=有代碼8位時的存儲單元的位分配圖。在數(shù)據(jù)處理裝置的多個主器件中，一些主器件是在MPEG譯碼處理中進(jìn)行逆量化余弦變換(IDCT)的TE206，另一些主器件是在MPEG譯碼處理中進(jìn)行動作補(bǔ)償處理的POUA207。由于IDCT的處理結(jié)果作為有代碼8bit數(shù)據(jù)來表現(xiàn)，因此這2個主器件必須進(jìn)行有代碼8bit數(shù)據(jù)的交接。這里，雙通道存儲器100由1字節(jié)=9位的存儲單元構(gòu)成，所以進(jìn)行IDCT的TE206將有代碼8字節(jié)數(shù)據(jù)寫入雙通道存儲器100，進(jìn)行動作補(bǔ)償?shù)腜OUA207從雙通道存儲器100讀出并利用寫入的有代碼8字節(jié)數(shù)據(jù)時，有代碼8字節(jié)數(shù)據(jù)的交接可在該2個主器件之間高速進(jìn)行。
(2)無代碼8bit數(shù)據(jù)的交接在設(shè)定1字節(jié)=8位時，第9位用于作為掩碼位。圖26B是設(shè)定1字節(jié)=無代碼8位時的存儲單元的位分配圖。當(dāng)從雙通道存儲器100向外部存儲器件2進(jìn)行數(shù)據(jù)寫入時，在輸入領(lǐng)域包含的32字節(jié)的數(shù)據(jù)中，應(yīng)寫入外部存儲器件2的1字節(jié)數(shù)據(jù)將位于該第9位的掩碼位設(shè)定為斷開“0”。另一方面，禁止向外部存儲器件2寫入的1字節(jié)數(shù)據(jù)將位于該第9位的掩碼位設(shè)定為接通“1”。
在從雙通道存儲器100向外部存儲器2寫入時，掩碼位設(shè)定為斷開“0”的1字節(jié)數(shù)據(jù)寫入外部存儲器件2。另一方面，掩碼位設(shè)定為接通“1”的1字節(jié)數(shù)據(jù)不寫入外部存儲器件2，維持外部存儲器件2原來的值。圖27表示在掩碼位設(shè)定時，怎樣寫入外部存儲器件2。本圖的下層表示由領(lǐng)域(1)～(5)組成的輸入領(lǐng)域。其中，構(gòu)成領(lǐng)域(1)(3)(5)的1字節(jié)數(shù)據(jù)，其掩碼位設(shè)定為1；構(gòu)成領(lǐng)域(2)(4)的1字節(jié)數(shù)據(jù)，其掩碼位設(shè)定為0。這樣，在外部存儲器件2中，對應(yīng)領(lǐng)域(2)(4)的部分根據(jù)輸入領(lǐng)域的內(nèi)容寫入，而對應(yīng)領(lǐng)域(1)(3)(5)的部分從使用輸入領(lǐng)域的寫入除外，維持原值。
由于是否將各1字節(jié)數(shù)據(jù)寫入外部存儲器件2可用掩碼位來設(shè)定，因此掩碼位可應(yīng)用于在圖象上合成文字圖形。這里，外部存儲器件2存儲一畫面的圖象數(shù)據(jù)。為了將外部存儲器件2存儲的圖象數(shù)據(jù)合成為文字圖形，主器件必須進(jìn)行所謂的讀、修改和寫。也就是說，各主器件在一旦讀出(Read)并取回外部存儲器件2存儲的圖象數(shù)據(jù)后，進(jìn)行合成為文字圖形的處理(Mo dify)，合成文字圖形后，必須進(jìn)行再寫回(Write)到外部存儲器件2的處理。這時，由于主器件103必須進(jìn)行所謂外部存儲器件2存儲的圖象數(shù)據(jù)的讀出和讀出的圖象數(shù)據(jù)的寫入2項處理，其處理負(fù)荷增大了。
若利用掩碼位，則可如下述簡易進(jìn)行外部存儲器件2存儲的圖象數(shù)據(jù)和文字圖形的合成。當(dāng)進(jìn)行文字圖形和圖象數(shù)據(jù)的合成時，在雙通道存儲器100中存儲文字?jǐn)?shù)據(jù)。該文字?jǐn)?shù)據(jù)由背景部和筆劃部組成。在雙通道存儲器100中存儲的1字節(jié)數(shù)據(jù)中，符合文字背景部的，掩碼位設(shè)定為接通“1”，符合文字筆劃部的，掩碼位設(shè)定為斷開“0”。
在掩碼位的這種設(shè)定狀態(tài)下，從雙通道存儲器100向外部存儲器2進(jìn)行數(shù)據(jù)寫入時，外部存儲器件2的圖象中，符合文字筆劃部分的部分，用雙通道存儲器100存儲的數(shù)據(jù)寫上；在外部存儲器件2的圖象中，符合文字背景部分的部分，不用雙通道存儲器100存儲的數(shù)據(jù)寫上。用設(shè)定的掩碼位，將雙通道存儲器100存儲的文字圖形寫入外部存儲器件2存儲的圖象數(shù)據(jù)，可以容易得到圖象和文字合成的合成圖象。
上述實(shí)施例不過是提出了目前可期待最好效果的系統(tǒng)實(shí)例。本發(fā)明可在不離開該要點(diǎn)的范圍內(nèi)，進(jìn)行變更實(shí)施。作為代表變更實(shí)施例是以下的(a)(b)(c)……。
(a)在圖22所示的雙通道存儲器100的標(biāo)記領(lǐng)域，可存儲圖28所示的數(shù)據(jù)。這里，1個指令表示由2個標(biāo)記領(lǐng)域構(gòu)成時的例子。位于圖28的22位的Tag 2Valid表示1個指令中第2個標(biāo)記信息是否有效。位于第23位的MB存取位是表示是否是宏字組存儲用的代碼。第24位的done bit是表示是否是主器件要求傳送的最后數(shù)據(jù)的代碼。第25位的DMA方式位表示存儲器之間的傳送是外部存儲器件2-雙通道存儲器100之間的數(shù)據(jù)傳送，還是外部存儲器件2-主器件103之間的數(shù)據(jù)傳送。第26位的16B／32B存取標(biāo)志表示在構(gòu)成1個輸入領(lǐng)域的2個存儲領(lǐng)域中，1方(16字節(jié))有效還是兩方(32字節(jié))有效。第27位的Tag1Valid是表示1個指令中第1個標(biāo)記信息是否有效的標(biāo)志。28位到30位是主器件ID，31位的POUDMAMODE標(biāo)志是表示POUDMAMODE是否為接通“1”的代碼。
(b)使各主器件與控制總線連接，可進(jìn)行主器件之間的信息交換。控制總線是各主器件根據(jù)所定的決定互相通知數(shù)據(jù)寫入的輸入地址時，傳送該輸入地址的總線。
在多個主器件中至少1個以上要求向外部存儲器件2的數(shù)據(jù)寫入時，把表示在外部存儲器件2寫入數(shù)據(jù)領(lǐng)域的最前面部分的輸入地址傳送到控制總線，多個主器件中其它主器件在傳送到控制總線的輸入地址以后，要求被存儲數(shù)據(jù)的讀出。
在多個主器件中至少1個以上要求向外部存儲器件2的數(shù)據(jù)寫入時，把表示在外部存儲器件2寫入數(shù)據(jù)領(lǐng)域的終端部的結(jié)束地址傳送到控制總線，多個主器件中其他主器件從傳送到控制總線的結(jié)束地址的下一個地址開始，要求數(shù)據(jù)寫入。
(c)在第3實(shí)施例中，可以設(shè)置進(jìn)行外部存儲器件2的使用狀況統(tǒng)一管理的存儲器地址服務(wù)程序。存儲器地址服務(wù)程序有地址圖表，以1Kbit的字組為最小單位，對外部存儲器件2內(nèi)的各存儲器使用狀況進(jìn)行管理。當(dāng)外部存儲器件2有n個字組時，其存儲容量為1Kbit×nbit。地址圖表為2bit×n的容量。地址圖表中的2bit表示外部存儲器件2的字組使用狀況。若外部存儲器件2的字組未使用，則地址圖表中的2bit為「00」。若字組在寫入中，則地址圖表中的2bit為「01」，若字組寫入完成，則地址圖表中的2bit為「10」。若字組是未使用，但該使用已預(yù)約時，則地址圖表中的2bit為「11」。
任一個主器件要求向外部存儲器件2的數(shù)據(jù)寫入時，把使用狀況設(shè)定在未使用領(lǐng)域的地址通知該主器件，在按照任一個主器件的要求在外部存儲器件2寫入數(shù)據(jù)時，將該領(lǐng)域?qū)?yīng)的使用狀況更新為寫入完成。上述多個主器件中至少1個以上要求將外部存儲器件2上多個領(lǐng)域中任一個的使用狀況解放為未使用時，存儲器地址服務(wù)程序根據(jù)任一個主器件的要求，將該領(lǐng)域?qū)?yīng)的使用狀況更新為未使用。各主器件將發(fā)出上述的存取指令，可提高外部存儲器件2的利用效率。
(d)在第3實(shí)施例中，1個主器件可以統(tǒng)一進(jìn)行對雙通道存儲器26的存取。本實(shí)施例的主器件4在從外部存儲器件2讀出數(shù)據(jù)時，進(jìn)行從分配給外部存儲器件2本身的領(lǐng)域向雙通道存儲器26的數(shù)據(jù)讀出，與此同時，進(jìn)行從分配給主器件5～主器件6的領(lǐng)域向雙通道存儲器26的數(shù)據(jù)讀出。通過這樣的數(shù)據(jù)讀出，在雙通道存儲器26上將全部讀出主器件4～主器件6的數(shù)據(jù)。主器件5～主器件6從輸入信息所示的領(lǐng)域向本身的局部存儲器8～局部存儲器9進(jìn)行DMA傳送，從外部存儲器件2取得讀出的數(shù)據(jù)。
在向外部存儲器件2的數(shù)據(jù)寫入時，主器件4從局部存儲器7向分配給雙通道存儲器26本身的領(lǐng)域進(jìn)行數(shù)據(jù)寫入，與此同時，將雙通道存儲器26上的有關(guān)主器件5～主器件6的輸入信息通知主器件5～主器件6。以后，主器件4將從雙通道存儲器26的主器件4～主器件6用的數(shù)據(jù)寫入領(lǐng)域向外部存儲器件2的分配給主器件4～主器件6用的領(lǐng)域進(jìn)行DMA傳送。這樣，外部存儲器件2將寫入主器件4～主器件6用的數(shù)據(jù)。
權(quán)利要求
1.一種數(shù)據(jù)處理裝置，使多個主器件與1個存儲器件連接，進(jìn)行主器件與各主器件之間數(shù)據(jù)傳送，包含·存儲總線具有2個接點(diǎn)，其中1個接點(diǎn)連接存儲器件；·多個局部總線各具有2個以上接點(diǎn)，其中1個以上接點(diǎn)連接各主器件；·傳送控制部件進(jìn)行對存儲器件的數(shù)據(jù)讀出以及對存儲器件的數(shù)據(jù)寫入，在各局部總線上按各主器件要求的傳送速率進(jìn)行數(shù)據(jù)傳送，在存儲總線上按存儲器件要求的傳送速率進(jìn)行數(shù)據(jù)傳送；·多個局部緩沖部件是存儲總線的另一個接點(diǎn)及各局部總線的1個接點(diǎn)連接的多個緩沖器，吸收存儲總線和局部總線之間傳送速率的差別，進(jìn)行數(shù)據(jù)的輸入輸出。
2.如權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于，上述多個主器件要求從存儲器件的數(shù)據(jù)讀出及向存儲器件的數(shù)據(jù)寫入，上述傳送控制部件包含·存儲控制器當(dāng)各主器件要求從存儲器件的數(shù)據(jù)讀出時，進(jìn)行從存儲器件的數(shù)據(jù)讀出，進(jìn)行將該數(shù)據(jù)在存儲總線上傳送的處理，當(dāng)要求向存儲器件的數(shù)據(jù)寫入時，使應(yīng)寫入存儲器件的數(shù)據(jù)在存儲總線上傳送，根據(jù)各主器件的要求，進(jìn)行寫入存儲器件的處理；·多個局部控制器分別對應(yīng)于多個局部總線，以各主器件要求的傳送速率，在局部總線上傳送從存儲器件讀出的數(shù)據(jù)以及應(yīng)寫入存儲器件的數(shù)據(jù)。
3.如權(quán)利要求2所述的數(shù)據(jù)處理裝置，其特征在于，各局部控制器若在存儲總線上傳送各主器件要求讀出的數(shù)據(jù)，將該存儲總線上的數(shù)據(jù)取回到局部緩沖部件，對將取回的數(shù)據(jù)輸出到局部總線的局部緩沖部件進(jìn)行控制；在局部總線上傳送主器件要求向存儲器件寫入的數(shù)據(jù)時，將數(shù)據(jù)取回到局部緩沖部件，在把所定數(shù)的數(shù)據(jù)存儲到該局部緩沖部件后，對將存儲的數(shù)據(jù)輸出到存儲總線的局部緩沖部件進(jìn)行控制。
4.如權(quán)利要求2所述的數(shù)據(jù)處理裝置，其特征在于，上述數(shù)據(jù)處理裝置具有在多個主器件的數(shù)據(jù)讀出要求或向存儲器件的數(shù)據(jù)寫入要求產(chǎn)生競爭的情況下，決定確認(rèn)多個主器件中幾個的要求否認(rèn)其他主器件的要求的調(diào)停部件；上述主器件根據(jù)判優(yōu)器的調(diào)停結(jié)果，在被否認(rèn)要求的主器件的存儲總線或局部總線上停止數(shù)據(jù)傳送。
5.如權(quán)利要求4所述的數(shù)據(jù)處理裝置，其特征在于，局部總線上有3個以上的接點(diǎn)，其中2個以上的接點(diǎn)與2個以上的主器件連接，在2個以上的接點(diǎn)連接的主器件的數(shù)據(jù)讀出要求或向存儲器件的數(shù)據(jù)寫入要求產(chǎn)生競爭時，上述主器件根據(jù)判優(yōu)器的調(diào)停結(jié)果，在被否認(rèn)要求的主器件的局部總線上停止數(shù)據(jù)傳送。
6.如權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于，存儲器件上供給與數(shù)據(jù)處理裝置工作頻率不同的工作頻率的同步時鐘信號，上述數(shù)據(jù)處理裝置還具有雙通道存儲器件，其一個通道連接上述存儲器件的讀寫通道，而其他通道連接上述多個局部緩沖部件，吸收存儲部件的工作頻率與數(shù)據(jù)處理裝置內(nèi)部的工作頻率的差別，在存儲總線和多個局部緩沖部件之間進(jìn)行數(shù)據(jù)的輸入輸出。
7.如權(quán)利要求6所述的數(shù)據(jù)處理裝置，其特征在于，上述傳送控制部件進(jìn)行這樣的控制，以便將在存儲總線上傳送的多個主器件要求讀出的多個數(shù)據(jù)取回到雙通道存儲器件，再將數(shù)據(jù)輸出到局部緩沖部件。
8.如權(quán)利要求6所述的數(shù)據(jù)處理裝置，其特征在于，上述傳送控制部件，在多個主器件要求向存儲器件寫入的數(shù)據(jù)從局部緩沖部件輸出時，將該多個數(shù)據(jù)取回到雙通道存儲器件，在該雙通道存儲器件存儲后，對將存儲的數(shù)據(jù)輸出到存儲總線的雙通道存儲器件進(jìn)行控制。
9.如權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于，上述多個主器件與控制總線連接，在多個主器件中至少1個以上要求向存儲器件的數(shù)據(jù)寫入時，把表示存儲器件的寫入數(shù)據(jù)領(lǐng)域的最前面部的輸入地址傳送到控制總線；多個主器件中的其他主器件要求在傳送到控制總線的輸入地址以后存儲的數(shù)據(jù)的讀出。
10.如權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于，上述多個主器件與控制總線連接，在多個主器件中至少1個以上要求向存儲器件的數(shù)據(jù)寫入時，把表示存儲器件的寫入數(shù)據(jù)領(lǐng)域的終端部的結(jié)束地址傳送到控制總線；多個主器件中的其他主器件要求從傳送到控制總線的結(jié)束地址的下一個地址開始的數(shù)據(jù)寫入。
11.如權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于該裝置還具有地址服務(wù)程序，存儲表示存儲器件包含的多個領(lǐng)域的各領(lǐng)域使用狀況為已寫入或未使用任一種狀況的使用狀況信息，在任一個主器件要求向存儲器件的數(shù)據(jù)寫入時，將該使用狀況信息設(shè)定在未使用領(lǐng)域的地址通知該主器件。
12.如權(quán)利要求11所述的數(shù)據(jù)處理裝置，其特征在于，上述地址服務(wù)程序具有在根據(jù)任一個主器件的要求在存儲器件寫入數(shù)據(jù)時，將對應(yīng)于該領(lǐng)域的使用狀況信息更新為已經(jīng)寫入的第1更新部。
13.如權(quán)利要求11所述的數(shù)據(jù)處理裝置，其特征在于，上述多個主器件中至少1個以上要求將存儲器件上多個領(lǐng)域中任一個的使用狀況解放為未使用時，上述第1更新部根據(jù)任一個主器件的要求，將對應(yīng)于該領(lǐng)域的使用狀況信息更新為未使用。
14.一種與存儲器件連接的數(shù)據(jù)處理裝置，包含·多個主器件發(fā)出要求從存儲器件的數(shù)據(jù)讀出或向存儲器件的數(shù)據(jù)寫入的存取指令；·雙通道存儲器·傳送控制部件發(fā)出存取指令時，吸收外部存儲器件的工作頻率與數(shù)據(jù)處理裝置內(nèi)部的工作頻率的差別，通過雙通道存儲器，在存儲器件和多個主器件之間進(jìn)行數(shù)據(jù)傳送。
15.如權(quán)利要求14所述的處理裝置，其特征在于，雙通道存儲器包含給與了輸入地址的多個輸入領(lǐng)域和對應(yīng)于各輸入領(lǐng)域的標(biāo)記領(lǐng)域，存取指令包含數(shù)據(jù)讀出目的地的外部地址或數(shù)據(jù)讀出目的地的外部地址的指定；外部地址表示在存儲器件包含的多個外部領(lǐng)域中的存取目的地的地址，上述數(shù)據(jù)處理裝置包含·輸入管理部件當(dāng)對存儲器件發(fā)出存取指令時，將構(gòu)成雙通道存儲器的多個輸入領(lǐng)域中任一個輸入領(lǐng)域分配為掩碼和存儲器件之間的數(shù)據(jù)傳送，在對應(yīng)于該輸入領(lǐng)域的標(biāo)記領(lǐng)域，存儲存取指令包含的外部地址，上述傳送控制部件包含·存儲控制部在分配為數(shù)據(jù)傳送的輸入領(lǐng)域和外部地址表示的外部領(lǐng)域之間進(jìn)行數(shù)據(jù)傳送。
16.如權(quán)利要求15所述的數(shù)據(jù)處理裝置，其特征在于輸入管理部件包含·使用狀況信息通知部將表示雙通道存儲器中空閑輸入領(lǐng)域所在的輸入地址作為使用狀況信息，通知各主器件，上述數(shù)據(jù)處理裝置包含·局部控制部在主器件和由使用狀況信息通知的空閑輸入地址表示的空閑輸入領(lǐng)域之間，進(jìn)行應(yīng)寫入存儲器件的數(shù)據(jù)或從存儲器件讀出的數(shù)據(jù)的數(shù)據(jù)傳送。
17.如權(quán)利要求16所述的數(shù)據(jù)處理裝置，其特征在于，輸入管理部件包含·位串保持部保持位串，由對應(yīng)于雙通道存儲器的各輸入地址的位組成，各位設(shè)定在接通或斷開，上述使用狀況信息通知部將位串中設(shè)定為斷開的位對應(yīng)的輸入地址作為使用狀況信息，通知各主器件，上述輸入管理部件包含·第1更新部件使用狀況信息通知后，若從任一個主器件發(fā)出存取指令，則將作為使用狀況信息通知的輸入地址對應(yīng)的位從斷開更新為接通，·第2更新部件在由上述輸入地址指示的輸入領(lǐng)域存儲數(shù)據(jù)以后，在該數(shù)據(jù)向存儲器件傳送時，或在該數(shù)據(jù)向主器件傳送時，將該位從接通更新為斷開。
18.如權(quán)利要求17所述的數(shù)據(jù)處理裝置，其特征在于，使用狀況信息通知部，若位串中的全部位設(shè)定在接通，則將表示雙通道存儲器中不存在空閑輸入領(lǐng)域的使用狀況信息，通知各主器件，上述各主器件在通知表示不存在空閑輸入領(lǐng)域的使用狀況信息時不發(fā)出存取指令，在通知空閑輸入領(lǐng)域的輸入地址后才發(fā)出存取指令。
19.如權(quán)利要求15所述的數(shù)據(jù)處理裝置，其特征在于，上述存儲控制部在從外部地址表示的外部領(lǐng)域向輸入領(lǐng)域的數(shù)據(jù)傳送完成時，將包含輸入領(lǐng)域的輸入地址的讀出完成通知輸出到存取指令原發(fā)出的主器件，上述傳送控制部件包含·多個局部控制部分別與多個主器件對應(yīng)，在向?qū)?yīng)的主器件輸出讀出完成通知時，從讀出完成通知中取出輸入地址，從輸入地址表示的輸入領(lǐng)域向?qū)?yīng)的主器件進(jìn)行數(shù)據(jù)傳送。
20.如權(quán)利要求19所述的數(shù)據(jù)處理裝置，其特征在于，多個主器件中的一組主器件發(fā)出指定指示雙通道存儲器任一個輸入領(lǐng)域的輸入地址的存取指令，多個局部控制部通過輸入地址指示的輸入領(lǐng)域，在一組主器件之間進(jìn)行數(shù)據(jù)傳送。
21.如權(quán)利要求19所述的數(shù)據(jù)處理裝置，其特征在于，雙通道存儲器的多個輸入領(lǐng)域被分配用于從存儲器件的數(shù)據(jù)讀出和向存儲器件的數(shù)據(jù)寫入，上述輸入管理部件在主器件發(fā)出要求從存儲器件的數(shù)據(jù)讀出的存取指令時，將分配用于數(shù)據(jù)讀出的輸入領(lǐng)域的輸入地址輸出到原發(fā)出指令的主器件；在主器件發(fā)出要求向存儲器件的數(shù)據(jù)寫入的存取指令時，將分配用于數(shù)據(jù)寫入的輸入領(lǐng)域的輸入地址輸出到原發(fā)出指令的主器件，上述存儲控制部在輸出輸入地址的輸入領(lǐng)域和存儲器件之間進(jìn)行數(shù)據(jù)傳送，上述多個局部控制部在輸出輸入地址的輸入領(lǐng)域和發(fā)出存取指令的原主器件之間進(jìn)行數(shù)據(jù)傳送。
22.如權(quán)利要求15所述的數(shù)據(jù)處理裝置，其特征在于，存取指令除了要求從存儲器件的數(shù)據(jù)讀出或向存儲器件的數(shù)據(jù)寫入以外，還要求雙通道存儲器的任一個輸入領(lǐng)域和存儲器件的外部領(lǐng)域的直接存儲器存取(DMA)傳送，要求DMA傳送的存取指令包含表示存儲器件的外部領(lǐng)域的外部地址的指定，以及指示雙通道存儲器的任一個輸入領(lǐng)域的輸入地址的指定，上述數(shù)據(jù)處理裝置包含·DMA空制部在發(fā)出要求DMA傳送的存取指令時，在由存取指令指定的輸入地址對應(yīng)的標(biāo)記領(lǐng)域，存儲由存取指令指定的外部地址，在存儲控制部進(jìn)行由輸入地址指示的輸入領(lǐng)域和由外部地址指示的外部領(lǐng)域之間的數(shù)據(jù)傳送。
23.如權(quán)利要求15所述的數(shù)據(jù)處理裝置，其特征在于，輸入領(lǐng)域由多個存儲單元組成，各存儲單元包含掩碼位，上述存儲控制部在將輸入領(lǐng)域存儲的數(shù)據(jù)傳送到存儲器件時，掩碼位設(shè)定為接通的存儲單元不寫入存儲器件；僅掩碼位設(shè)定為斷開的存儲單元寫入存儲器件。
24.如權(quán)利要求15所述的數(shù)據(jù)處理裝置，其特征在于，該數(shù)據(jù)處理裝置包含·判優(yōu)器在2個以上主器件在同一循環(huán)發(fā)出存取指令時，對發(fā)出指令的原主器件中任一個，許可通過雙通道存儲器內(nèi)的輸入領(lǐng)域的數(shù)據(jù)傳送，多個局部控制部分別對應(yīng)于多個主器件，在許可任一個主器件通過雙通道存儲器內(nèi)的輸入領(lǐng)域的數(shù)據(jù)傳送時，進(jìn)行輸入領(lǐng)域和該主器件之間的數(shù)據(jù)傳送，上述存儲控制部在許可任一個主器件通過雙通道存儲器內(nèi)的輸入領(lǐng)域的數(shù)據(jù)傳送時，進(jìn)行存儲器件和輸入領(lǐng)域之間的數(shù)據(jù)傳送。
25.如權(quán)利要求24所述的數(shù)據(jù)處理裝置，其特征在于，上述判優(yōu)器包含·環(huán)形寄存器是環(huán)狀連接的n個寄存器，各寄存器存儲各主器件的識別信息，·移位控制部件在n循環(huán)，將n個寄存器存儲的n個識別信息分別特定為電流信息，使n個寄存器分別存儲的識別信息巡回移位，·許可部在主器件X的使用狀況信息作為電流信息被特定的循環(huán)，當(dāng)該主器件X發(fā)出存取指令時，則對該主器件X許可通過雙通道存儲器內(nèi)的輸入領(lǐng)域的數(shù)據(jù)傳送。
26.如權(quán)利要求25所述的據(jù)處理裝置，其特征在于，具有存儲控制部件，當(dāng)許可主器件X的數(shù)據(jù)傳送以n次中的m次(m是滿足n＞m的整數(shù))的比例進(jìn)行時，上述n個寄存器中m個寄存器能存儲主器件X的識別信息X，上述許可部在將m個寄存器的任一個存儲的識別信息X作為電流信息被特定的循環(huán)，當(dāng)該主器件X發(fā)出存取指令時，則對該主器件X許可通過雙通道存儲器內(nèi)的輸入領(lǐng)域的數(shù)據(jù)傳送。
27.如權(quán)利要求26所述的數(shù)據(jù)處理裝置，其特征在于，各主器件都給與了優(yōu)先位次，上述許可部在m個寄存器的任一個存儲的識別信息X作為電流信息被選擇的循環(huán)，當(dāng)該主器件X未發(fā)出存取指令時，則對比主器件X優(yōu)先位次低的主器件發(fā)出的存取指令，許可通過雙通道存儲器內(nèi)的輸入領(lǐng)域的數(shù)據(jù)傳送。
28.如權(quán)利要求27所述的數(shù)據(jù)處理裝置，其特征在于，上述許可部在m個寄存器的任一個存儲的識別信息X作為電流信息被選擇的循環(huán)，當(dāng)該主器件X及比主器件X優(yōu)先位次低的主器件都未發(fā)出存取指令時，則對比主器件X優(yōu)先位次高的主器件發(fā)出的存取指令，許可通過雙通道存儲器內(nèi)的輸入領(lǐng)域的數(shù)據(jù)傳送。
29.如權(quán)利要求14所述的數(shù)據(jù)處理裝置其特征在于，該裝置包含·多個局部緩沖部件一個讀寫通道與雙通道存儲器連接，另一個讀寫通道與主器件連接，使主器件讀寫通道的位寬度與雙通道存儲器讀寫通道的位寬度匹配，進(jìn)行從雙通道存儲器應(yīng)讀出數(shù)據(jù)以及應(yīng)寫入雙通道存儲器數(shù)據(jù)的輸入輸出。
30.如權(quán)利要求29所述的數(shù)據(jù)處理裝置，其特征在于，上述多個局部緩沖部件是并行進(jìn)行從雙通道存儲器應(yīng)讀出數(shù)據(jù)的輸入輸出和應(yīng)寫入雙通道存儲器數(shù)據(jù)的輸入輸出的雙緩沖器。
全文摘要
局部緩沖器13～局部緩沖器15分別對應(yīng)于多個總線10,吸收由于總線1和總線10～總線12的位寬度不同產(chǎn)生的傳送速度的速度差,在總線1和總線10～總線12之間進(jìn)行數(shù)據(jù)的輸入輸出。在希望變更應(yīng)分配到主器件4～主器件6的頻帶寬度時,可以變更主器件4～主器件6以及總線10～總線12、局部緩沖器13～局部緩沖器15的讀寫通道,而不必重新設(shè)計存儲器件、存儲控制器3、總線1。
文檔編號G06F13/40GK1282925SQ0012627
公開日2001年2月7日 申請日期2000年7月11日 優(yōu)先權(quán)日1999年7月12日
發(fā)明者吉岡康介, 清原督三, 持田哲司, 木村浩三, 落合利之 申請人:松下電器產(chǎn)業(yè)株式會社