一種可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)的制作方法
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了一種可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，包括數(shù)字信號(hào)處理芯片DSP、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA、通用協(xié)處理單片機(jī)PIC、SDRAM芯片、USB接口芯片、第一FLASH存儲(chǔ)器、第二FLASH存儲(chǔ)器；數(shù)字信號(hào)處理芯片DSP用于算法實(shí)現(xiàn)及數(shù)字信號(hào)處理；SDRAM芯片用于存儲(chǔ)同步動(dòng)態(tài)數(shù)據(jù)信息；第一FLASH存儲(chǔ)器用于存儲(chǔ)數(shù)字信號(hào)處理芯片DSP的啟動(dòng)代碼；第二FLASH存儲(chǔ)器用于存儲(chǔ)數(shù)字信號(hào)處理芯片DSP的應(yīng)用程序及用戶數(shù)據(jù)；USB接口芯片用于發(fā)送和接收外部命令及數(shù)據(jù)；通用協(xié)處理單片機(jī)PIC用于發(fā)送和接收串口數(shù)據(jù)、輸出和接收外部低速信號(hào)；現(xiàn)場(chǎng)可編程門(mén)陣列FPGA用于實(shí)現(xiàn)繁雜的邏輯事務(wù)處理及外圍信號(hào)控制。結(jié)構(gòu)簡(jiǎn)單，構(gòu)造靈活，性能卓越，成本較低；可實(shí)現(xiàn)多種運(yùn)動(dòng)控制算法；可實(shí)現(xiàn)脫機(jī)運(yùn)行。
【專(zhuān)利說(shuō)明】
一種可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及運(yùn)動(dòng)控制技術(shù)領(lǐng)域，具體涉及一種可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)。
【背景技術(shù)】
[0002]隨著社會(huì)發(fā)展，工人工資持續(xù)增長(zhǎng)，以及對(duì)生產(chǎn)精度、速度的要求，產(chǎn)品生產(chǎn)的自動(dòng)化需求越來(lái)越高。而在自動(dòng)化領(lǐng)域，使用電機(jī)作為主要執(zhí)行部件的實(shí)現(xiàn)方式又占據(jù)了很大份額。運(yùn)動(dòng)控制系統(tǒng)則在使用電機(jī)作為主要執(zhí)行部件的自動(dòng)化方案中扮演了大腦的角色。運(yùn)動(dòng)控制系統(tǒng)首先能解碼各軸運(yùn)動(dòng)軌跡，實(shí)現(xiàn)多軸插補(bǔ)算法，并控制多個(gè)電機(jī)按特定速度配合運(yùn)動(dòng)，達(dá)到快、準(zhǔn)、穩(wěn)地實(shí)現(xiàn)運(yùn)動(dòng)軌跡的目的。其次運(yùn)動(dòng)控制系統(tǒng)還需要具備輸入、輸出1控制功能，以實(shí)現(xiàn)自動(dòng)化方案中的1控制功能。而根據(jù)運(yùn)動(dòng)控制系統(tǒng)運(yùn)行時(shí)是否需要連接上位機(jī)，可以將系統(tǒng)分為脫機(jī)式或在線式的運(yùn)動(dòng)控制系統(tǒng)。根據(jù)運(yùn)動(dòng)控制的實(shí)現(xiàn)方式，又可以將運(yùn)動(dòng)控制系統(tǒng)分為使用專(zhuān)用運(yùn)動(dòng)控制芯片實(shí)現(xiàn)控制算法的控制器和使用數(shù)字處理芯片為CPU、在其上實(shí)現(xiàn)自有運(yùn)動(dòng)控制算法的開(kāi)放式運(yùn)動(dòng)控制系統(tǒng)。
[0003]現(xiàn)有技術(shù)中，在線式運(yùn)動(dòng)控制系統(tǒng)，需要實(shí)時(shí)連接上位機(jī)，使用上位機(jī)資源對(duì)運(yùn)動(dòng)軌跡和運(yùn)動(dòng)速度進(jìn)行規(guī)劃，而運(yùn)動(dòng)控制系統(tǒng)只實(shí)現(xiàn)實(shí)時(shí)控制功能。在此類(lèi)系統(tǒng)中，無(wú)論是編程過(guò)程還是運(yùn)行過(guò)程，都需要額外的占用一個(gè)上位機(jī)資源，造成成本增加。此外在實(shí)現(xiàn)運(yùn)動(dòng)算法過(guò)程中，由于需要上位機(jī)介入，則無(wú)法避免與上位機(jī)頻繁通訊進(jìn)行數(shù)據(jù)交換，通訊過(guò)程又會(huì)打斷控制系統(tǒng)的控制過(guò)程，造成無(wú)法真正的實(shí)現(xiàn)實(shí)時(shí)無(wú)間斷的運(yùn)動(dòng)控制，在某些需要高速、高精度的控制場(chǎng)合無(wú)法使用。
[0004]在使用專(zhuān)用運(yùn)動(dòng)控制芯片ASICIC實(shí)現(xiàn)的運(yùn)動(dòng)控制系統(tǒng)中，由于運(yùn)動(dòng)控制算法均由硬件實(shí)現(xiàn)，算法固化，無(wú)法使用軟件對(duì)資源以及算法進(jìn)行靈活調(diào)配，所以在多軸聯(lián)動(dòng)的控制場(chǎng)合，無(wú)論是控制精度、運(yùn)動(dòng)速度及控制的平穩(wěn)性上，都與使用自有運(yùn)動(dòng)控制算法的開(kāi)放式運(yùn)動(dòng)控制系統(tǒng)無(wú)法比擬。由此可見(jiàn)，現(xiàn)有技術(shù)還存在一定的缺點(diǎn)。
【實(shí)用新型內(nèi)容】
[0005]有鑒于此，本實(shí)用新型提出的一種可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，是基于TI高速數(shù)字處理芯片DSP、以自有控制算法實(shí)現(xiàn)3?6軸插補(bǔ)運(yùn)動(dòng)控制且可脫機(jī)運(yùn)行的運(yùn)動(dòng)控制系統(tǒng)。
[0006]本實(shí)用新型通過(guò)以下技術(shù)手段解決上述問(wèn)題:
[0007]—種可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，包括數(shù)字信號(hào)處理芯片DSP、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA、通用協(xié)處理單片機(jī)PIC、SDRAM芯片、USB接口芯片、第一 FLASH存儲(chǔ)器、第二 FLASH存儲(chǔ)器；
[0008]所述數(shù)字信號(hào)處理芯片DSP分別與所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA、所述SDRAM芯片、所述第一 FLASH存儲(chǔ)器、所述第二 FLASH存儲(chǔ)器連接；
[0009]所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA分別與所述SDRAM芯片、所述通用協(xié)處理單片機(jī)PIC、所述USB接口芯片連接；
[0010]所述數(shù)字信號(hào)處理芯片DSP用于算法實(shí)現(xiàn)及數(shù)字信號(hào)處理；
[0011 ]所述SDRAM芯片用于存儲(chǔ)同步動(dòng)態(tài)數(shù)據(jù)信息；
[0012]所述第一FLASH存儲(chǔ)器用于存儲(chǔ)所述數(shù)字信號(hào)處理芯片DSP的啟動(dòng)代碼；
[0013]所述第二FLASH存儲(chǔ)器用于存儲(chǔ)所述數(shù)字信號(hào)處理芯片DSP的應(yīng)用程序及用戶數(shù)據(jù)；
[0014]所述USB接口芯片用于發(fā)送和接收外部命令及數(shù)據(jù)；
[0015]所述通用協(xié)處理單片機(jī)PIC用于發(fā)送和接收串口數(shù)據(jù)、輸出和接收外部低速信號(hào)；
[0016]所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA用于向外提供電機(jī)控制信號(hào)、輸出和接收外部高速信號(hào)，實(shí)現(xiàn)繁雜的邏輯事務(wù)處理及外圍信號(hào)控制。
[0017]進(jìn)一步地，所述可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)還包括高速光電隔離電路，所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA通過(guò)所述高速光電隔離電路后，向外提供電機(jī)控制接口、高速輸出接口、高速輸入接口。
[0018]進(jìn)一步地，所述可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)還包括光電隔離電路，所述通用協(xié)處理單片機(jī)PIC通過(guò)所述光電隔離電路后，向外提供低速輸出接口、低速輸入接口。
[0019]進(jìn)一步地，所述可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)還包括接口保護(hù)電路，所述通用協(xié)處理單片機(jī)PIC通過(guò)所述接口保護(hù)電路后，向外提供RS232接口 ；所述USB接口芯片通過(guò)所述接口保護(hù)電路后，向外提供USB接口。
[0020]進(jìn)一步地，所述數(shù)字信號(hào)處理芯片DSP通過(guò)SPI接口分別與所述第一 FLASH存儲(chǔ)器、所述第二 FLASH存儲(chǔ)器連接。
[0021]進(jìn)一步地，所述數(shù)字信號(hào)處理芯片DSP通過(guò)數(shù)據(jù)總線、地址總線和控制總線分別與所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA、所述SDRAM芯片連接。
[0022]進(jìn)一步地，所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA通過(guò)數(shù)據(jù)總線、地址總線和控制總線分別與所述通用協(xié)處理單片機(jī)PIC、所述SDRAM芯片、所述USB接口芯片連接。
[0023]進(jìn)一步地，所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA和所述通用協(xié)處理單片機(jī)PIC都有其專(zhuān)用的JTAG接口，用于更新及調(diào)試程序。
[0024]進(jìn)一步地，所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA向外提供3?6軸電機(jī)控制信號(hào)。
[0025]進(jìn)一步地，所述數(shù)字信號(hào)處理芯片DSP選用TI公司生產(chǎn)的TMS320C6722B，所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA選用Lattice公司的LFXP2-8E-5TN144C芯片，所述SDRAM芯片選用Trontech公司的EM639165TS-7G芯片，所述第一 FLASH存儲(chǔ)器選用Microchip公司的25LC512芯片，所述第二 FLASH存儲(chǔ)器選用SST公司的SST25VF016B-50-4C-S2A芯片，所述通用協(xié)處理單片機(jī)PIC選用Microchip公司的PIC24FJ256GA106芯片，所述USB接口芯片選用的Cypress公司的CY7C68013A芯片。
[0026]本實(shí)用新型的有益效果如下:
[0027]I )、結(jié)構(gòu)簡(jiǎn)單，構(gòu)造靈活，性能卓越，成本較低；
[0028]2)、通過(guò)高速DSP和大規(guī)模FPGA搭配，可以實(shí)現(xiàn)多種運(yùn)動(dòng)控制算法；
[0029]3)、自帶軌跡解碼和速度規(guī)劃算法，可實(shí)現(xiàn)脫機(jī)運(yùn)行；
[0030]4)、接口豐富，擴(kuò)展方便。
【附圖說(shuō)明】
[0031]圖1為本實(shí)用新型可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0032]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面將結(jié)合附圖和具體的實(shí)施例對(duì)本實(shí)用新型的技術(shù)方案進(jìn)行詳細(xì)說(shuō)明。
[0033]請(qǐng)參閱圖1，一種可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，包括數(shù)字信號(hào)處理芯片DSPJI場(chǎng)可編程門(mén)陣列FPGA、通用協(xié)處理單片機(jī)PIC、SDRAM芯片、USB接口芯片、FLASH存儲(chǔ)器1、FLASH存儲(chǔ)器2、高速光電隔離電路、光電隔離電路、接口保護(hù)電路。
[0034]數(shù)字信號(hào)處理芯片DSP通過(guò)內(nèi)置的SPI通道I與FLASH存儲(chǔ)器I相連，F(xiàn)LASH存儲(chǔ)器I用于存儲(chǔ)數(shù)字信號(hào)處理芯片DSP的啟動(dòng)代碼，系統(tǒng)上電后，數(shù)字信號(hào)處理芯片DSP將直接從FLASH存儲(chǔ)器I中讀取啟動(dòng)代碼。
[0035]數(shù)字信號(hào)處理芯片DSP通過(guò)內(nèi)置的SPI通道2與FLASH存儲(chǔ)器2相連，F(xiàn)LASH存儲(chǔ)器2用于存儲(chǔ)數(shù)字信號(hào)處理芯片DSP的應(yīng)用程序及用戶數(shù)據(jù)。
[0036]數(shù)字信號(hào)處理芯片DSP的數(shù)據(jù)總線、地址總線和控制總線分別連接到SDRAM芯片和現(xiàn)場(chǎng)可編程門(mén)陣列FPGA。
[0037]現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的數(shù)據(jù)總線、地址總線和控制總線分別連接到通用協(xié)處理單片機(jī)PIC和USB接口芯片。
[0038]USB接口芯片通過(guò)連接接口保護(hù)電路的USB接口，發(fā)送和接收外部命令及數(shù)據(jù)。
[0039]通用協(xié)處理單片機(jī)PIC通過(guò)連接接口保護(hù)電路的RS232接口，發(fā)送和接收串口數(shù)據(jù)。
[0040]通用協(xié)處理單片機(jī)PIC向外提供低速輸出接口，輸出經(jīng)過(guò)光電隔離后對(duì)外的信號(hào)。
[0041]信號(hào)從低速輸入接口經(jīng)過(guò)光電隔離電路隔離后，進(jìn)入通用協(xié)處理單片機(jī)PIC進(jìn)行處理。
[0042]現(xiàn)場(chǎng)可編程門(mén)陣列FPGA產(chǎn)生3?6軸電機(jī)控制信號(hào)，此信號(hào)經(jīng)過(guò)高速光電隔離電路后，從電機(jī)控制接口輸出。
[0043]現(xiàn)場(chǎng)可編程門(mén)陣列FPGA向外提供高速輸出接口，輸出經(jīng)過(guò)高速光電隔離電路后對(duì)外的信號(hào)。
[0044]信號(hào)從高速輸入接口經(jīng)過(guò)高速光電隔離電路隔離后，進(jìn)入現(xiàn)場(chǎng)可編程門(mén)陣列FPGA進(jìn)行處理。
[0045]此外現(xiàn)場(chǎng)可編程門(mén)陣列FPGA和通用協(xié)處理單片機(jī)PIC都有其專(zhuān)用的JTAG接口，用于更新及調(diào)試程序。
[0046]所述數(shù)字信號(hào)處理芯片DSP選用TI公司生產(chǎn)的TMS320C6722B，所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA選用Lattice公司的LFXP2-8E-5TN144C芯片，所述SDRAM芯片選用Trontech公司的EM639165TS-7G芯片，所述第一FLASH存儲(chǔ)器選用Microchip公司的25LC512芯片，所述第二FLASH存儲(chǔ)器選用SST公司的SST25VF016B-50-4C-S2A芯片，所述通用協(xié)處理單片機(jī)PIC選用Microchip公司的PIC24FJ256GA106芯片，所述USB接口芯片選用的Cypress公司的CY7C68013A 芯片。
[0047]本實(shí)用新型的可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)的主要工作過(guò)程描述如下:
[0048]I )、系統(tǒng)上電后，數(shù)字信號(hào)處理芯片DSP判定啟動(dòng)方式，直接通過(guò)SPI通道I訪問(wèn)FLASH存儲(chǔ)器I，將啟動(dòng)程序讀回到數(shù)字信號(hào)處理芯片DSP內(nèi)部的RAM區(qū)域，并按啟動(dòng)程序運(yùn)行。
[0049]2)、數(shù)字信號(hào)處理芯片DSP啟動(dòng)完成后，通過(guò)SPI通道2訪問(wèn)FLASH存儲(chǔ)器2，將應(yīng)用程序讀到SDRAM芯片中存放，并且將程序指針跳到應(yīng)用程序起始處開(kāi)始運(yùn)行。
[0050]3)、數(shù)字信號(hào)處理芯片DSP讀取存儲(chǔ)在FLASH存儲(chǔ)器2中的用戶數(shù)據(jù)，對(duì)等待脫機(jī)加工的運(yùn)動(dòng)軌跡進(jìn)行解碼和速度規(guī)劃，生成可執(zhí)行代碼，并存儲(chǔ)在SDRAM芯片中。
[0051]4)、當(dāng)數(shù)字信號(hào)處理芯片DSP從通用協(xié)處理單片機(jī)PIC中收到以低速輸入1方式呈現(xiàn)出來(lái)的開(kāi)始命令時(shí)，逐條執(zhí)行存儲(chǔ)在SDRAM芯片中的可執(zhí)行代碼，經(jīng)過(guò)運(yùn)算和處理后，將控制預(yù)期結(jié)果寫(xiě)入現(xiàn)場(chǎng)可編程門(mén)陣列FPGA中，等待被執(zhí)行。
[0052]5)、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA在收到數(shù)字信號(hào)處理芯片DSP發(fā)來(lái)的各軸控制命令后，控制內(nèi)部脈沖寬度調(diào)制器PWM產(chǎn)生持續(xù)并且周期可變的脈沖信號(hào)，達(dá)到控制電機(jī)按預(yù)定速度運(yùn)動(dòng)到預(yù)設(shè)目標(biāo)位置的目的。
[0053]6)、高速輸入1經(jīng)過(guò)高速光電隔離后進(jìn)入現(xiàn)場(chǎng)可編程門(mén)陣列FPGA，低速輸入1經(jīng)過(guò)低速光電隔離后進(jìn)入通用協(xié)處理單片機(jī)PIC，然后通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的總線進(jìn)入場(chǎng)可編程門(mén)陣列FPGA，輸入1信號(hào)在現(xiàn)場(chǎng)可編程門(mén)陣列FPGA中經(jīng)過(guò)預(yù)處理和濾波后，進(jìn)入數(shù)字信號(hào)處理芯片DSP芯片，影響程序的執(zhí)行流向。
[0054]7)、當(dāng)控制過(guò)程需要輸出1動(dòng)作時(shí)，數(shù)字信號(hào)處理芯片DSP產(chǎn)生1動(dòng)作需求，然后通過(guò)數(shù)字信號(hào)處理芯片DSP總線將輸出1動(dòng)作寫(xiě)入到現(xiàn)場(chǎng)可編程門(mén)陣列FPGA中，經(jīng)過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的甄別后，分別通過(guò)高速和低速光電隔離電路輸出到外部。
[0055]8)、當(dāng)系統(tǒng)通過(guò)USB接口外接了上位機(jī)時(shí)，可以通過(guò)USB通訊，接收來(lái)自上位機(jī)的控制命令或者新的脫機(jī)數(shù)據(jù);并且可以通過(guò)USB接口向上位機(jī)實(shí)時(shí)反饋系統(tǒng)狀態(tài)及位置信息。
[0056]9)、系統(tǒng)可以通過(guò)通用協(xié)處理單片機(jī)PIC擴(kuò)展的串口，與外圍器件進(jìn)行數(shù)據(jù)交流，如進(jìn)行圖像校正數(shù)據(jù)傳輸、數(shù)模轉(zhuǎn)換數(shù)據(jù)傳輸?shù)取?br>[0057]10)、數(shù)字信號(hào)處理芯片DSP作為系統(tǒng)的主控CPU，主要負(fù)責(zé)算法實(shí)現(xiàn)及數(shù)字信號(hào)處理;而現(xiàn)場(chǎng)可編程門(mén)陣列FPGA則用于實(shí)現(xiàn)繁雜的邏輯事務(wù)處理及外圍信號(hào)控制。
[0058]本實(shí)用新型的有益效果如下:
[0059]I )、結(jié)構(gòu)簡(jiǎn)單，構(gòu)造靈活，性能卓越，成本較低；
[0060]2)、通過(guò)高速DSP和大規(guī)模FPGA搭配，可以實(shí)現(xiàn)多種運(yùn)動(dòng)控制算法；
[0061 ] 3)、自帶軌跡解碼和速度規(guī)劃算法，可實(shí)現(xiàn)脫機(jī)運(yùn)行；
[0062]4)、接口豐富，擴(kuò)展方便。
[0063]以上所述實(shí)施例僅表達(dá)了本實(shí)用新型的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)本實(shí)用新型專(zhuān)利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本實(shí)用新型的保護(hù)范圍。因此，本實(shí)用新型專(zhuān)利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，其特征在于，包括數(shù)字信號(hào)處理芯片DSPJI場(chǎng)可編程門(mén)陣列FPGA、通用協(xié)處理單片機(jī)PIC、SDRAM芯片、USB接口芯片、第一 FLASH存儲(chǔ)器、第二 FLASH存儲(chǔ)器； 所述數(shù)字信號(hào)處理芯片DSP分別與所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA、所述SDRAM芯片、所述第一 FLASH存儲(chǔ)器、所述第二 FLASH存儲(chǔ)器連接； 所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA分別與所述SDRAM芯片、所述通用協(xié)處理單片機(jī)PIC、所述USB接口芯片連接； 所述數(shù)字信號(hào)處理芯片DSP用于算法實(shí)現(xiàn)及數(shù)字信號(hào)處理； 所述SDRAM芯片用于存儲(chǔ)同步動(dòng)態(tài)數(shù)據(jù)信息； 所述第一 FLASH存儲(chǔ)器用于存儲(chǔ)所述數(shù)字信號(hào)處理芯片DSP的啟動(dòng)代碼； 所述第二 FLASH存儲(chǔ)器用于存儲(chǔ)所述數(shù)字信號(hào)處理芯片DSP的應(yīng)用程序及用戶數(shù)據(jù)； 所述USB接口芯片用于發(fā)送和接收外部命令及數(shù)據(jù)； 所述通用協(xié)處理單片機(jī)PIC用于發(fā)送和接收串口數(shù)據(jù)、輸出和接收外部低速信號(hào)； 所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA用于向外提供電機(jī)控制信號(hào)、輸出和接收外部高速信號(hào)，實(shí)現(xiàn)繁雜的邏輯事務(wù)處理及外圍信號(hào)控制。2.根據(jù)權(quán)利要求1所述的可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)還包括高速光電隔離電路，所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA通過(guò)所述高速光電隔離電路后，向外提供電機(jī)控制接口、高速輸出接口、高速輸入接口。3.根據(jù)權(quán)利要求1所述的可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)還包括光電隔離電路，所述通用協(xié)處理單片機(jī)PIC通過(guò)所述光電隔離電路后，向外提供低速輸出接口、低速輸入接口。4.根據(jù)權(quán)利要求1所述的可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)還包括接口保護(hù)電路，所述通用協(xié)處理單片機(jī)PIC通過(guò)所述接口保護(hù)電路后，向外提供RS232接口 ；所述USB接口芯片通過(guò)所述接口保護(hù)電路后，向外提供USB接口。5.根據(jù)權(quán)利要求1所述的可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述數(shù)字信號(hào)處理芯片DSP通過(guò)SPI接口分別與所述第一 FLASH存儲(chǔ)器、所述第二 FLASH存儲(chǔ)器連接。6.根據(jù)權(quán)利要求1所述的可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述數(shù)字信號(hào)處理芯片DSP通過(guò)數(shù)據(jù)總線、地址總線和控制總線分別與所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA、所述SDRAM芯片連接。7.根據(jù)權(quán)利要求1所述的可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA通過(guò)數(shù)據(jù)總線、地址總線和控制總線分別與所述通用協(xié)處理單片機(jī)PIC、所述SDRAM芯片、所述USB接口芯片連接。8.根據(jù)權(quán)利要求1所述的可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA和所述通用協(xié)處理單片機(jī)PIC都有其專(zhuān)用的JTAG接口，用于更新及調(diào)試程序。9.根據(jù)權(quán)利要求1所述的可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA向外提供3?6軸電機(jī)控制信號(hào)。10.根據(jù)權(quán)利要求1所述的可脫機(jī)運(yùn)行的多軸運(yùn)動(dòng)控制系統(tǒng)，其特征在于，所述數(shù)字信號(hào)處理芯片DSP選用TI公司生產(chǎn)的TMS320C6722B，所述現(xiàn)場(chǎng)可編程門(mén)陣列FPGA選用Lattice公司的LFXP2-8E-5TN144C芯片，所述SDRAM芯片選用Trontech公司的EM639165TS-7G芯片，所述第一FLASH存儲(chǔ)器選用Microchip公司的25LC512芯片，所述第二FLASH存儲(chǔ)器選用SST公司的SST25VF016B-50-4C-S2A芯片，所述通用協(xié)處理單片機(jī)PIC選用Microchip公司的PIC24FJ256GA106芯片，所述USB接口芯片選用的Cypress公司的CY7C68013A芯片。
【文檔編號(hào)】G05B19/042GK205540138SQ201620306939
【公開(kāi)日】2016年8月31日
【申請(qǐng)日】2016年4月12日
【發(fā)明人】蔣柏軍, 張學(xué)德, 呂海來(lái), 郭日衛(wèi)
【申請(qǐng)人】廣州捷士電子科技有限公司