一種可編程寬頻帶延時(shí)器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于基本電子電路領(lǐng)域，尤其是涉及一種可編程寬頻帶延時(shí)器的改進(jìn)。
【背景技術(shù)】
[0002]延時(shí)器(Delay)是產(chǎn)生混響或回聲的效果器。有模擬延時(shí)器，數(shù)字延時(shí)器、混響器等它們的原理基本相同，廣泛用于舞臺(tái)音響，卡拉0K。延遲時(shí)間可以從50毫秒到I秒以上，電吉他用的延時(shí)器一般為20?476毫秒之間，時(shí)間短產(chǎn)生混響效果(大廳效應(yīng)人時(shí)間長則產(chǎn)生回聲(山谷效應(yīng)人電吉他通過延時(shí)器之后聲音豐富、飽滿、有空間感?；芈?，則常用于電吉他演奏最高潮時(shí)最末一個(gè)音符加入，以便出現(xiàn)幾個(gè)反射回聲，情似對山谷呼喊。延遲效果機(jī)是效果機(jī)得一種，它主要?jiǎng)?chuàng)作時(shí)間間隔大于50ms的反射聲效果，也就是各種環(huán)境下的回聲效果。改變反射聲頻譜等于改變反射環(huán)境，改變延遲時(shí)間間隔等于改變反射空間的大小，它在影視聲音創(chuàng)作上起著重要作用，是錄音師常用的設(shè)備。
[0003]在水下探測時(shí)，常常利用激光發(fā)生器以一定的頻率發(fā)出激光探測信號，到達(dá)探測目標(biāo)后反射。反射回的信號中的一部分被反射光采集器采集，將信號轉(zhuǎn)換后傳入從PC機(jī)，通過遠(yuǎn)程傳輸傳入主PC機(jī)做數(shù)據(jù)及圖像處理。在基準(zhǔn)信號和發(fā)射光采集器開始工作之間需要有精確的延時(shí)系統(tǒng)，以便用于測量物體距離等重要參數(shù)。但是現(xiàn)有的延時(shí)器還不能達(dá)到需求，存在精度低、處理過程復(fù)雜的問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明就是針對上述問題，提供一種性能穩(wěn)定精度高且處理過程簡單的一種可編程寬頻帶延時(shí)器。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案，本發(fā)明包括處理器、調(diào)試模塊、比較模塊、功率放大器、D/A轉(zhuǎn)換模塊、測試電路、繼電器、穩(wěn)壓器和顯示器，其特征在于:處理器、調(diào)試模塊、比較模塊、功率放大器、D/A轉(zhuǎn)換模塊、測試電路、繼電器、穩(wěn)壓器依次相連，處理器還與顯示器相連。
[0006]作為一種優(yōu)選方案，本發(fā)明所述處理器為單片機(jī)。
[0007]本發(fā)明有益效果。
[0008]本發(fā)明處理器、調(diào)試模塊、比較模塊、功率放大器、D/A轉(zhuǎn)換模塊、測試電路、繼電器、穩(wěn)壓器依次相連，處理器還與顯示器相連。本發(fā)明具有延時(shí)范圍大，延時(shí)精度高的特點(diǎn)，同時(shí)具有良好的人機(jī)接口，操作方便的優(yōu)點(diǎn)。
【附圖說明】
[0009]為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及【具體實(shí)施方式】，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的【具體實(shí)施方式】僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0010]圖1是本發(fā)明電路原理框圖。
【具體實(shí)施方式】
[0011]如圖所示，本發(fā)明包括處理器、調(diào)試模塊、比較模塊、功率放大器、D/A轉(zhuǎn)換模塊、測試電路、繼電器、穩(wěn)壓器和顯示器，其特征在于:處理器、調(diào)試模塊、比較模塊、功率放大器、D/A轉(zhuǎn)換模塊、測試電路、繼電器、穩(wěn)壓器依次相連，處理器還與顯示器相連。
[0012]所述處理器為單片機(jī)。
[0013]本發(fā)明電路由信號發(fā)生器，粗調(diào)延時(shí)電路，細(xì)調(diào)延時(shí)電路，鍵盤輸入電路，IXD顯示器，MCU單片機(jī)微控制單元控制電路組成。人機(jī)接口由鍵盤，液晶和MCU組成，完成人機(jī)接口的功能。鍵盤接受輸入(如延時(shí)的設(shè)置，脈沖幅度的設(shè)置等)，MCU做一定處理后對CPLD發(fā)出相應(yīng)的命令。液晶則顯示一些必要的信息。由于延時(shí)范圍大(Ins?lms)，延時(shí)精度高(Ins步進(jìn)),所以在實(shí)現(xiàn)的時(shí)候采用兩級級聯(lián)的方式。由FPGA完成10ns整數(shù)倍的延時(shí)，由AD9501完成10ns內(nèi)的延時(shí)，實(shí)現(xiàn)Ins步進(jìn)可調(diào)。此電路滿足以上的兩項(xiàng)要求。CPLD內(nèi)部的二(四)態(tài)隨機(jī)數(shù)產(chǎn)生器控制輸出的脈沖幅度，即控制光子的相位。每一個(gè)AD9501輸出的脈沖觸發(fā)CPLD內(nèi)部輸出相應(yīng)幅度的DA的數(shù)據(jù)，經(jīng)過DA成為模擬信號，再經(jīng)過一級驅(qū)動(dòng)級加在調(diào)制器兩端。FPGA采用Altera公司的MAX7000系列EPM7128SLS84管腳芯片，采用40M晶振作為時(shí)鐘輸入。
[0014]單片機(jī)工作分2個(gè)狀態(tài)，分別是test和work狀態(tài)，在test狀態(tài)下可以對單片機(jī)功能進(jìn)行調(diào)試，在work狀態(tài)，即單片機(jī)與CPLD通信狀態(tài)下可以對CPLD串行發(fā)送復(fù)位命令和發(fā)送延遲時(shí)間。如果CPLD檢測如超過5ms時(shí)間就對CPLD復(fù)位，中止此次通信。單片機(jī)發(fā)送時(shí)間序列分為大延遲時(shí)間10ns-1ms和小延遲時(shí)間2.5ns-100ns,故可分別采用14bit和8bit共22bit編碼來分別表示發(fā)送時(shí)間。CPLD在data_clk的上升沿時(shí)從數(shù)據(jù)端讀取bit位，將讀取到的22bit數(shù)據(jù)通過拆分得到大延遲部分的14bit和小延遲部分的8bit,分別控制CPLD和AD9501來實(shí)現(xiàn)延遲。
[0015]可以理解的是，以上關(guān)于本發(fā)明的具體描述，僅用于說明本發(fā)明而并非受限于本發(fā)明實(shí)施例所描述的技術(shù)方案，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，仍然可以對本發(fā)明進(jìn)行修改或等同替換，以達(dá)到相同的技術(shù)效果；只要滿足使用需要，都在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種可編程寬頻帶延時(shí)器，包括處理器、調(diào)試模塊、比較模塊、功率放大器、D/A轉(zhuǎn)換模塊、測試電路、繼電器、穩(wěn)壓器和顯示器，其特征在于:處理器、調(diào)試模塊、比較模塊、功率放大器、D/A轉(zhuǎn)換模塊、測試電路、繼電器、穩(wěn)壓器依次相連，處理器還與顯示器相連。
2.根據(jù)權(quán)利要求1所述一種可編程寬頻帶延時(shí)器，其特征在于:所述處理器為單片機(jī)。
【專利摘要】一種可編程寬頻帶延時(shí)器屬于基本電子電路領(lǐng)域，尤其是涉及一種可編程寬頻帶延時(shí)器的改進(jìn)。本發(fā)明提供一種性能穩(wěn)定精度高且處理過程簡單的一種可編程寬頻帶延時(shí)器。本發(fā)明包括處理器、調(diào)試模塊、比較模塊、功率放大器、D/A轉(zhuǎn)換模塊、測試電路、繼電器、穩(wěn)壓器和顯示器，其特征在于：處理器、調(diào)試模塊、比較模塊、功率放大器、D/A轉(zhuǎn)換模塊、測試電路、繼電器、穩(wěn)壓器依次相連，處理器還與顯示器相連。
【IPC分類】G05B19-042
【公開號】CN104656499
【申請?zhí)枴緾N201310597773
【發(fā)明人】史樹元
【申請人】史樹元
【公開日】2015年5月27日
【申請日】2013年11月25日