本發(fā)明涉及預(yù)測(cè)控制技術(shù)領(lǐng)域，特別涉及一種基于soc的整流回饋預(yù)測(cè)方法及裝置。

背景技術(shù)：

隨著現(xiàn)代社會(huì)科技的發(fā)展，整流器的整流回饋單元(afe)越來(lái)越受到人們的重視。因?yàn)槭褂谜骰仞亞卧?afe)與二極管整流相比擁有節(jié)能、高可靠性和高集成度等諸多優(yōu)勢(shì)。目前，整流器的控制分為定向電壓控制和直接功率控制(dpc)兩種，其中直接功率控制擁有更好的控制性能。

近年來(lái)，一些預(yù)測(cè)控制的算法已經(jīng)開(kāi)始應(yīng)用到整流回饋的控制中。如通過(guò)典型的預(yù)測(cè)控制算法實(shí)現(xiàn)計(jì)算性能的提升，其主要的思路描述如下：用模型預(yù)測(cè)下一個(gè)周期參數(shù)的變化，通常用離散化數(shù)學(xué)模型進(jìn)行預(yù)測(cè)計(jì)算；設(shè)計(jì)目標(biāo)函數(shù)(如圖1所示各方向開(kāi)關(guān)矢量功率預(yù)測(cè)的最優(yōu)化函數(shù))滿足控制要求，通常以有功功率和無(wú)功功率的某個(gè)最優(yōu)化指標(biāo)為目標(biāo)函數(shù)；選擇目標(biāo)函數(shù)最小的控制，如圖1所示要分別計(jì)算出8個(gè)方向開(kāi)關(guān)矢量對(duì)應(yīng)的目標(biāo)函數(shù)值，選取最優(yōu)值對(duì)應(yīng)的開(kāi)關(guān)矢量作為下一個(gè)計(jì)算周期的輸入矢量。

現(xiàn)有技術(shù)中，現(xiàn)有的整流回饋預(yù)測(cè)裝置，其面臨的一個(gè)至關(guān)重要的性能瓶頸是：每次參數(shù)預(yù)測(cè)、預(yù)測(cè)計(jì)算都需耗費(fèi)大量的計(jì)算時(shí)間和計(jì)算資源，但又必須在極短的控制計(jì)算周期內(nèi)完成計(jì)算，使得預(yù)測(cè)計(jì)算只能做簡(jiǎn)化處理或是增大計(jì)算周期，影響了整體的性能。如圖2所示的現(xiàn)有的整流回饋預(yù)測(cè)裝置計(jì)算周期的框架圖，預(yù)測(cè)計(jì)算和其他的計(jì)算任務(wù)例如數(shù)據(jù)流管理、控制任務(wù)等都集中在一片dsp(數(shù)字信號(hào)處理器)或是mcu(集中處理單元)上，所有計(jì)算任務(wù)在一個(gè)計(jì)算周期內(nèi)進(jìn)行串行計(jì)算，使得預(yù)測(cè)計(jì)算與控制之間有一定的延遲，并且留給預(yù)測(cè)計(jì)算的計(jì)算周期短，常常導(dǎo)致預(yù)測(cè)計(jì)算需要簡(jiǎn)化處理或是改變計(jì)算周期。因此，如何使預(yù)測(cè)計(jì)算和控制計(jì)算并行執(zhí)行，減少預(yù)測(cè)計(jì)算與控制計(jì)算之間的延遲，是現(xiàn)今急需解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是提供一種基于soc的整流回饋預(yù)測(cè)方法及裝置，使得soc上的處理器和fpga通過(guò)soc內(nèi)部的高速數(shù)據(jù)交互通道，實(shí)現(xiàn)預(yù)測(cè)計(jì)算和控制計(jì)算并行執(zhí)行，極大地減少了預(yù)測(cè)計(jì)算與控制計(jì)算之間的延遲，提升了用戶體驗(yàn)。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種基于soc的整流回饋預(yù)測(cè)方法，包括：

soc上的處理器通過(guò)外部da采集信號(hào)后進(jìn)行數(shù)據(jù)流管理，并進(jìn)行控制計(jì)算，向所述soc上的fpga發(fā)送預(yù)測(cè)計(jì)算所需的數(shù)據(jù)；

所述fpga接收所述處理器發(fā)送的所述數(shù)據(jù)，根據(jù)預(yù)先設(shè)置的整流控制預(yù)測(cè)模型對(duì)預(yù)測(cè)周期的參數(shù)進(jìn)行預(yù)測(cè)，并分別計(jì)算多個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率，根據(jù)預(yù)設(shè)規(guī)則選取多個(gè)所述預(yù)測(cè)功率中的一個(gè)所述預(yù)測(cè)功率進(jìn)行輸出；其中，所述參數(shù)包括電流和/或電壓。

可選的，所述進(jìn)行控制計(jì)算，包括：

根據(jù)當(dāng)前的反饋電壓和預(yù)測(cè)電壓進(jìn)行pi控制器計(jì)算，獲取當(dāng)前的功率。

可選的，所述根據(jù)預(yù)先設(shè)置的整流控制預(yù)測(cè)模型對(duì)預(yù)測(cè)周期的參數(shù)進(jìn)行預(yù)測(cè)，包括：

通過(guò)所述反饋電壓和反饋電流，根據(jù)所述整流控制預(yù)測(cè)模型對(duì)下兩個(gè)周期的電壓和電流進(jìn)行預(yù)測(cè)。

可選的，所述分別計(jì)算多個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率，包括：

并行計(jì)算多個(gè)所述開(kāi)關(guān)矢量各自對(duì)應(yīng)的所述預(yù)測(cè)功率。

可選的，所述并行計(jì)算多個(gè)所述開(kāi)關(guān)矢量各自對(duì)應(yīng)的所述預(yù)測(cè)功率，包括：

并行計(jì)算8個(gè)所述開(kāi)關(guān)矢量各自對(duì)應(yīng)的所述預(yù)測(cè)功率。

此外，本發(fā)明還提供了一種基于soc的整流回饋預(yù)測(cè)裝置，包括：

處理器，用于通過(guò)外部da采集信號(hào)后進(jìn)行數(shù)據(jù)流管理，并進(jìn)行控制計(jì)算，通過(guò)soc的高速內(nèi)部通道向所述soc上的fpga發(fā)送預(yù)測(cè)計(jì)算所需的數(shù)據(jù)；

所述fpga，用于接收所述處理器發(fā)送的所述數(shù)據(jù)，根據(jù)預(yù)先設(shè)置的整流控制預(yù)測(cè)模型對(duì)預(yù)測(cè)周期的參數(shù)進(jìn)行預(yù)測(cè)，并分別計(jì)算多個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率，根據(jù)預(yù)設(shè)規(guī)則選取多個(gè)所述預(yù)測(cè)功率中的一個(gè)所述預(yù)測(cè)功率進(jìn)行輸出；其中，所述參數(shù)包括電流和/或電壓。

可選的，所述處理器，包括：

控制計(jì)算模塊，用于根據(jù)當(dāng)前的反饋電壓和預(yù)測(cè)電壓進(jìn)行pi控制器計(jì)算，獲取當(dāng)前的功率。

可選的，所述fpga，包括：

模型預(yù)測(cè)模塊，用于通過(guò)所述反饋電壓和反饋電流，根據(jù)所述整流控制預(yù)測(cè)模型對(duì)下兩個(gè)周期的電壓和電流進(jìn)行預(yù)測(cè)。

可選的，所述fpga，包括：

并行計(jì)算模塊，用于并行計(jì)算多個(gè)所述開(kāi)關(guān)矢量各自對(duì)應(yīng)的所述預(yù)測(cè)功率。

可選的，所述并行計(jì)算模塊具體用于并行計(jì)算8個(gè)所述開(kāi)關(guān)矢量各自對(duì)應(yīng)的所述預(yù)測(cè)功率。

本發(fā)明所提供的一種基于soc的整流回饋預(yù)測(cè)方法，包括：soc上的處理器通過(guò)外部da采集信號(hào)后進(jìn)行數(shù)據(jù)流管理，并進(jìn)行控制計(jì)算，向所述soc上的fpga發(fā)送預(yù)測(cè)計(jì)算所需的數(shù)據(jù)；所述fpga接收所述處理器發(fā)送的所述數(shù)據(jù)，根據(jù)預(yù)先設(shè)置的整流控制預(yù)測(cè)模型對(duì)預(yù)測(cè)周期的參數(shù)進(jìn)行預(yù)測(cè)，并分別計(jì)算多個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率，根據(jù)預(yù)設(shè)規(guī)則選取多個(gè)所述預(yù)測(cè)功率中的一個(gè)所述預(yù)測(cè)功率進(jìn)行輸出；其中，所述參數(shù)包括電流和/或電壓；

可見(jiàn)，本發(fā)明通過(guò)fpga接收處理器發(fā)送的數(shù)據(jù)，根據(jù)預(yù)先設(shè)置的整流控制預(yù)測(cè)模型對(duì)預(yù)測(cè)周期的參數(shù)進(jìn)行預(yù)測(cè)，并分別計(jì)算多個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率，根據(jù)預(yù)設(shè)規(guī)則選取多個(gè)預(yù)測(cè)功率中的一個(gè)預(yù)測(cè)功率進(jìn)行輸出，可以通過(guò)fpga進(jìn)行預(yù)測(cè)計(jì)算，將原本處理器進(jìn)行的預(yù)測(cè)計(jì)算劃分出來(lái)，利用soc內(nèi)部的高速數(shù)據(jù)交互通道，實(shí)現(xiàn)處理器的控制計(jì)算和fpga的預(yù)測(cè)計(jì)算并行執(zhí)行，極大地減少了預(yù)測(cè)計(jì)算與控制計(jì)算之間的延遲，提升了用戶體驗(yàn)。此外，本發(fā)明還提供了一種基于soc的整流回饋預(yù)測(cè)裝置，同樣具有上述有益效果。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)中矢量開(kāi)關(guān)的示意圖；

圖2為現(xiàn)有技術(shù)中整流回饋預(yù)測(cè)裝置計(jì)算周期的框架示意圖；

圖3為本發(fā)明實(shí)施例所提供的一種基于soc的整流回饋預(yù)測(cè)方法的流程圖；

圖4為本發(fā)明實(shí)施例所提供的一種基于soc的整流回饋預(yù)測(cè)方法的整流回饋預(yù)測(cè)裝置計(jì)算周期的框架示意圖；

圖5為現(xiàn)有技術(shù)中串行預(yù)測(cè)計(jì)算流程示意圖；

圖6為本發(fā)明實(shí)施例所提供的一種基于soc的整流回饋預(yù)測(cè)方法的并行預(yù)測(cè)計(jì)算流程示意圖；

圖7為本發(fā)明實(shí)施例所提供的一種基于soc的整流回饋預(yù)測(cè)裝置的結(jié)構(gòu)圖。

具體實(shí)施方式

為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

請(qǐng)參考圖3和圖4，圖3為本發(fā)明實(shí)施例所提供的一種基于soc的整流回饋預(yù)測(cè)方法的流程圖；圖4為本發(fā)明實(shí)施例所提供的一種基于soc的整流回饋預(yù)測(cè)方法的整流回饋預(yù)測(cè)裝置計(jì)算周期的框架示意圖。該方法可以包括：

步驟101：soc上的處理器通過(guò)外部da采集信號(hào)后進(jìn)行數(shù)據(jù)流管理，并進(jìn)行控制計(jì)算，向soc上的fpga發(fā)送預(yù)測(cè)計(jì)算所需的數(shù)據(jù)。

其中，soc可以為一種片上系統(tǒng)，通常如果一塊芯片如果集成了多個(gè)處理器內(nèi)核以及豐富的外圍功能電路，我們都稱(chēng)它為soc。本實(shí)施例所提供的方法中的soc可以為cpu(處理器)與fpga共同集成的一塊芯片，相比較于只集成處理器內(nèi)核的soc，集成了fpga后，芯片的應(yīng)用可以變得更為靈活。本實(shí)施例所提供的方法可以利用這種fpga+cpu架構(gòu)的soc芯片，也可以利用fpga+cpu架構(gòu)并且cpu與fpga之間具有高速數(shù)據(jù)交互通道的其他芯片，本實(shí)施例對(duì)此不受任何限制。

可以理解的是，對(duì)于soc上的處理器對(duì)數(shù)據(jù)流進(jìn)行管理和進(jìn)行控制計(jì)算的具體流程，可以采用與現(xiàn)有技術(shù)中dsp或mcu進(jìn)行的數(shù)據(jù)流管理和控制計(jì)算相同或相似的方式，如soc上的處理器通過(guò)外部da采集信號(hào)后進(jìn)行數(shù)據(jù)流管理，并根據(jù)當(dāng)前的反饋電壓和預(yù)測(cè)電壓進(jìn)行pi控制器計(jì)算，獲取當(dāng)前的功率；也可以采用其他方式，本實(shí)施例對(duì)此不受任何限制。

需要說(shuō)明的是，本實(shí)施例中由soc上處理器和fpga組成的整流回饋預(yù)測(cè)裝置的計(jì)算周期的框架可以如圖4所示，對(duì)于外部da(數(shù)字量到模擬量的轉(zhuǎn)化)采集信號(hào)的具體方式和過(guò)程，可以與現(xiàn)有技術(shù)中dsp或mcu的外部ad(模擬量到數(shù)據(jù)量的轉(zhuǎn)化)采集信號(hào)的方式和過(guò)程相似，本實(shí)施例對(duì)此不受任何限制。對(duì)于如圖4中ad和da的具體裝置的類(lèi)型和位置，可以由設(shè)計(jì)人員根據(jù)實(shí)用場(chǎng)景和用戶需求自行設(shè)置，本實(shí)施例對(duì)此不受任何限制。

步驟102：fpga接收處理器發(fā)送的數(shù)據(jù)，根據(jù)預(yù)先設(shè)置的整流控制預(yù)測(cè)模型對(duì)預(yù)測(cè)周期的參數(shù)進(jìn)行預(yù)測(cè)，并分別計(jì)算多個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率，根據(jù)預(yù)設(shè)規(guī)則選取多個(gè)預(yù)測(cè)功率中的一個(gè)預(yù)測(cè)功率進(jìn)行輸出；其中，參數(shù)包括電流和/或電壓。

其中，整流控制預(yù)測(cè)模型和對(duì)應(yīng)進(jìn)行預(yù)測(cè)的預(yù)測(cè)周期的參數(shù)，可以使用與現(xiàn)有技術(shù)相同或相似的方式，也可以采用其他方式，本實(shí)施例對(duì)此不做任何限制。

可以理解的是，本實(shí)施中fpga可以通過(guò)與現(xiàn)有技術(shù)中dsp或mcu進(jìn)行預(yù)測(cè)計(jì)算相同或相似的方式進(jìn)行預(yù)測(cè)計(jì)算，也可以采用與現(xiàn)有技術(shù)不同的方式，進(jìn)行預(yù)測(cè)計(jì)算，如現(xiàn)有技術(shù)中通過(guò)如圖5所示串行預(yù)測(cè)計(jì)算方式，計(jì)算八個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率，選取最優(yōu)的開(kāi)關(guān)量進(jìn)行輸出，而本實(shí)施例所提供的方法可以由fpga通過(guò)如圖6所示的并行預(yù)測(cè)計(jì)算方式，并行計(jì)算八個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率，選取最優(yōu)的開(kāi)關(guān)量進(jìn)行輸出，進(jìn)一步提升計(jì)算速度的同時(shí)可以提高計(jì)算精度。具體的，只要可以通過(guò)soc內(nèi)部的高速通道，實(shí)現(xiàn)處理器的控制計(jì)算和fpga的預(yù)測(cè)計(jì)算并行執(zhí)行，對(duì)于fpga進(jìn)行預(yù)測(cè)計(jì)算的具體過(guò)程，本實(shí)施例不做任何限制。

需要說(shuō)明的是，本實(shí)施例所提供的方法中根據(jù)預(yù)設(shè)規(guī)則選取多個(gè)預(yù)測(cè)功率中的一個(gè)預(yù)測(cè)功率進(jìn)行輸出的位置，可以如圖4所示，fpga直接通過(guò)外部da輸出到控制目標(biāo)；也可以先輸出到cpu，再由cpu輸出到控制目標(biāo)。本實(shí)施例對(duì)此不做任何限制。

具體的，如圖4所示，本實(shí)施例所提供的方法中，還可以包括fpga向處理器發(fā)送監(jiān)測(cè)數(shù)據(jù)或其他數(shù)據(jù)步驟，以方便處理器可以對(duì)fpga進(jìn)行預(yù)測(cè)計(jì)算的過(guò)程進(jìn)行監(jiān)控或進(jìn)行其他優(yōu)化操作，本實(shí)施例對(duì)此不受任何限制。本實(shí)施例中fpga進(jìn)行預(yù)測(cè)計(jì)算所需的數(shù)據(jù)可以只由處理器發(fā)送，也可以如圖4所述從外部ad采集，本實(shí)施例對(duì)此不受任何限制。

可以理解的是，本實(shí)施所提供的fpga可以進(jìn)行如圖6所示的并行預(yù)測(cè)計(jì)算，以提升計(jì)算速度的同時(shí)可以提高計(jì)算精度；只需進(jìn)行如圖4所示的串行預(yù)測(cè)計(jì)算，則可以將本實(shí)施例所提供的fpga換為另一個(gè)處理器，通過(guò)另一個(gè)處理器進(jìn)行預(yù)測(cè)計(jì)算。本實(shí)施例對(duì)此不做任何限制。

本實(shí)施例中，本發(fā)明實(shí)施例通過(guò)fpga接收處理器發(fā)送的數(shù)據(jù)，根據(jù)預(yù)先設(shè)置的整流控制預(yù)測(cè)模型對(duì)預(yù)測(cè)周期的參數(shù)進(jìn)行預(yù)測(cè)，并分別計(jì)算多個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率，根據(jù)預(yù)設(shè)規(guī)則選取多個(gè)預(yù)測(cè)功率中的一個(gè)預(yù)測(cè)功率進(jìn)行輸出，可以通過(guò)fpga進(jìn)行預(yù)測(cè)計(jì)算，將原本處理器進(jìn)行的預(yù)測(cè)計(jì)算劃分出來(lái)，利用soc內(nèi)部的高速數(shù)據(jù)交互通道，實(shí)現(xiàn)處理器的控制計(jì)算和fpga的預(yù)測(cè)計(jì)算并行執(zhí)行，極大地減少了預(yù)測(cè)計(jì)算與控制計(jì)算之間的延遲，提升了用戶體驗(yàn)。

請(qǐng)參考圖7，圖7為本發(fā)明實(shí)施例所提供的一種基于soc的整流回饋預(yù)測(cè)裝置的結(jié)構(gòu)圖。該裝置可以包括：

處理器100，用于通過(guò)外部da采集信號(hào)后進(jìn)行數(shù)據(jù)流管理，并進(jìn)行控制計(jì)算，通過(guò)soc的高速內(nèi)部通道向soc上的fpga200發(fā)送預(yù)測(cè)計(jì)算所需的數(shù)據(jù)；

fpga200，用于接收處理器發(fā)送的數(shù)據(jù)，根據(jù)預(yù)先設(shè)置的整流控制預(yù)測(cè)模型對(duì)預(yù)測(cè)周期的參數(shù)進(jìn)行預(yù)測(cè)，并分別計(jì)算多個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率，根據(jù)預(yù)設(shè)規(guī)則選取多個(gè)預(yù)測(cè)功率中的一個(gè)預(yù)測(cè)功率進(jìn)行輸出；其中，參數(shù)包括電流和/或電壓。

可選的，處理器100，可以包括：

控制計(jì)算模塊，用于根據(jù)當(dāng)前的反饋電壓和預(yù)測(cè)電壓進(jìn)行pi控制器計(jì)算，獲取當(dāng)前的功率。

可選的，fpga200，可以包括：

模型預(yù)測(cè)模塊，用于通過(guò)反饋電壓和反饋電流，根據(jù)整流控制預(yù)測(cè)模型對(duì)下兩個(gè)周期的電壓和電流進(jìn)行預(yù)測(cè)。

可選的，fpga200，可以包括：

并行計(jì)算模塊，用于并行計(jì)算多個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率。

可選的，并行計(jì)算模塊具體用于并行計(jì)算8個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率。

本實(shí)施例中，本發(fā)明實(shí)施例通過(guò)fpga200接收處理器發(fā)送的數(shù)據(jù)，根據(jù)預(yù)先設(shè)置的整流控制預(yù)測(cè)模型對(duì)預(yù)測(cè)周期的參數(shù)進(jìn)行預(yù)測(cè)，并分別計(jì)算多個(gè)開(kāi)關(guān)矢量各自對(duì)應(yīng)的預(yù)測(cè)功率，根據(jù)預(yù)設(shè)規(guī)則選取多個(gè)預(yù)測(cè)功率中的一個(gè)預(yù)測(cè)功率進(jìn)行輸出，可以通過(guò)fpga200進(jìn)行預(yù)測(cè)計(jì)算，將原本處理器進(jìn)行的預(yù)測(cè)計(jì)算劃分出來(lái)，利用soc內(nèi)部的高速數(shù)據(jù)交互通道，實(shí)現(xiàn)處理器100的控制計(jì)算和fpga200的預(yù)測(cè)計(jì)算并行執(zhí)行，極大地減少了預(yù)測(cè)計(jì)算與控制計(jì)算之間的延遲，提升了用戶體驗(yàn)。

說(shuō)明書(shū)中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見(jiàn)即可。對(duì)于實(shí)施例公開(kāi)的裝置而言，由于其與實(shí)施例公開(kāi)的方法相對(duì)應(yīng)，所以描述的比較簡(jiǎn)單，相關(guān)之處參見(jiàn)方法部分說(shuō)明即可。

專(zhuān)業(yè)人員還可以進(jìn)一步意識(shí)到，結(jié)合本文中所公開(kāi)的實(shí)施例描述的各示例的單元及算法步驟，能夠以電子硬件、計(jì)算機(jī)軟件或者二者的結(jié)合來(lái)實(shí)現(xiàn)，為了清楚地說(shuō)明硬件和軟件的可互換性，在上述說(shuō)明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來(lái)執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計(jì)約束條件。專(zhuān)業(yè)技術(shù)人員可以對(duì)每個(gè)特定的應(yīng)用來(lái)使用不同方法來(lái)實(shí)現(xiàn)所描述的功能，但是這種實(shí)現(xiàn)不應(yīng)認(rèn)為超出本發(fā)明的范圍。

結(jié)合本文中所公開(kāi)的實(shí)施例描述的方法或算法的步驟可以直接用硬件、處理器執(zhí)行的軟件模塊，或者二者的結(jié)合來(lái)實(shí)施。軟件模塊可以置于隨機(jī)存儲(chǔ)器(ram)、內(nèi)存、只讀存儲(chǔ)器(rom)、電可編程rom、電可擦除可編程rom、寄存器、硬盤(pán)、可移動(dòng)磁盤(pán)、cd-rom、或技術(shù)領(lǐng)域內(nèi)所公知的任意其它形式的存儲(chǔ)介質(zhì)中。

以上對(duì)本發(fā)明所提供的基于soc的整流回饋預(yù)測(cè)方法及裝置進(jìn)行了詳細(xì)介紹。本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用于幫助理解本發(fā)明的方法及其核心思想。應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以對(duì)本發(fā)明進(jìn)行若干改進(jìn)和修飾，這些改進(jìn)和修飾也落入本發(fā)明權(quán)利要求的保護(hù)范圍內(nèi)。