本發(fā)明屬于集成電路的數(shù)字校準(zhǔn)技術(shù)領(lǐng)域，具體涉及一種移位型數(shù)字校準(zhǔn)系統(tǒng)。

背景技術(shù)：

數(shù)字校準(zhǔn)廣泛應(yīng)用于各種高精度集成電路的設(shè)計(jì)之中，它通過負(fù)反饋閉環(huán)的方式在待校準(zhǔn)電路的差分路徑上引入非平衡，用以補(bǔ)償因制造工藝的偏差或工作條件的變化而造成的失配。典型的數(shù)字校準(zhǔn)系統(tǒng)如圖1所示，包括：待校準(zhǔn)電路，檢測(cè)控制器、校準(zhǔn)碼發(fā)生器、調(diào)節(jié)單元陣列四個(gè)部分，構(gòu)成一個(gè)閉環(huán)的負(fù)反饋系統(tǒng)。

根據(jù)校準(zhǔn)碼發(fā)生器的不同將數(shù)字校準(zhǔn)系統(tǒng)進(jìn)行分類。

公知的逐次逼近型數(shù)字校準(zhǔn)系統(tǒng)，其校準(zhǔn)碼發(fā)生器是一對(duì)逐次逼近寄存器，它利用二分法原理進(jìn)行逐次逼近調(diào)節(jié)，具有校準(zhǔn)所需的時(shí)鐘周期數(shù)少的優(yōu)點(diǎn)（當(dāng)校準(zhǔn)碼為b位二進(jìn)制碼時(shí)，一次校準(zhǔn)需要b個(gè)時(shí)鐘周期），但其缺點(diǎn)在于：每一次校準(zhǔn)都需要重頭開始，無法根據(jù)已有的校準(zhǔn)結(jié)果進(jìn)行再次校準(zhǔn)，所以它是一種不可逆校準(zhǔn)，校準(zhǔn)所需的時(shí)鐘周期數(shù)固定不變。

公知的計(jì)數(shù)型數(shù)字校準(zhǔn)系統(tǒng)，其校準(zhǔn)碼發(fā)生器包括一個(gè)正向計(jì)數(shù)器和一個(gè)負(fù)向計(jì)數(shù)器，利用計(jì)數(shù)的調(diào)節(jié)方法進(jìn)行校準(zhǔn)。雖然具有校準(zhǔn)周期數(shù)較多的缺點(diǎn)（當(dāng)校準(zhǔn)碼為b位二進(jìn)制碼時(shí)，一次校準(zhǔn)最多需要2^b個(gè)時(shí)鐘周期），但是當(dāng)校準(zhǔn)碼發(fā)生器采用加減計(jì)數(shù)器時(shí)，通過加減互逆運(yùn)算實(shí)現(xiàn)可逆校準(zhǔn)?？赡嫘?zhǔn)分為初次校準(zhǔn)和再次校準(zhǔn)兩個(gè)階段：初次校準(zhǔn)是在校準(zhǔn)系統(tǒng)啟動(dòng)或復(fù)位時(shí)進(jìn)行的校準(zhǔn)，它最多仍需要2^b個(gè)時(shí)鐘周期；再次校準(zhǔn)則發(fā)生在初次校準(zhǔn)之后，若待校準(zhǔn)電路再受到微擾，校準(zhǔn)碼發(fā)生器能夠在初次校準(zhǔn)的基礎(chǔ)上進(jìn)行加減計(jì)數(shù)并很快地收斂，再次校準(zhǔn)所需要的時(shí)鐘周期數(shù)決定于微擾的大小。

但是，以加減計(jì)數(shù)器作為校準(zhǔn)碼發(fā)生器的計(jì)數(shù)型數(shù)字校準(zhǔn)系統(tǒng)，其缺點(diǎn)在于對(duì)校準(zhǔn)碼發(fā)生器既需要進(jìn)行最大值判斷，又需要進(jìn)行最小值判斷。其中，最小值判斷結(jié)果決定了正負(fù)加減計(jì)數(shù)器之間的切換：一個(gè)加減計(jì)數(shù)器是否進(jìn)行加法計(jì)數(shù)（或稱為自加）需要以另一個(gè)加減計(jì)數(shù)器的減法計(jì)數(shù)（或稱為自減）是否達(dá)到最小值為條件。具體地說，圖2以如下情況為例：正向偏差（待校準(zhǔn)電路輸出數(shù)據(jù)流中邏輯“1”所占比例偏高）通過正向計(jì)數(shù)器自減或負(fù)向計(jì)數(shù)器自加進(jìn)行補(bǔ)償，負(fù)向偏差（待校準(zhǔn)電路輸出數(shù)據(jù)流中邏輯“0”所占比例偏高）通過正向計(jì)數(shù)器自加或負(fù)向計(jì)數(shù)器自減進(jìn)行補(bǔ)償。因此如圖2所示：當(dāng)邏輯“1”所占比例偏高時(shí)，僅當(dāng)正向計(jì)數(shù)器自減到0后（最小值）時(shí)，負(fù)向計(jì)數(shù)器才能開始自加；反之亦然，當(dāng)邏輯“0”所占比例偏高時(shí)，僅當(dāng)負(fù)向計(jì)數(shù)器自減到0后（最小值），正向計(jì)數(shù)器才能開始自加。因此，雖然計(jì)數(shù)型數(shù)字校準(zhǔn)系統(tǒng)是可逆校準(zhǔn)，減少了再次校準(zhǔn)的時(shí)鐘周期數(shù)，但是檢測(cè)控制器狀態(tài)比較復(fù)雜，導(dǎo)致時(shí)鐘周期較長(zhǎng)，因此影響再次校準(zhǔn)的速度。

技術(shù)實(shí)現(xiàn)要素：

為解決上述數(shù)字校準(zhǔn)系統(tǒng)中再次校準(zhǔn)的速度問題，本發(fā)明提供一種移位型數(shù)字校準(zhǔn)系統(tǒng)。

本發(fā)明提供的移位型數(shù)字校準(zhǔn)系統(tǒng)，包括校準(zhǔn)碼發(fā)生器、檢測(cè)控制器、調(diào)節(jié)單元陣列和待校準(zhǔn)電路，其中的校準(zhǔn)碼發(fā)生器由最低位輸入輸出耦合相連的一對(duì)雙向移位寄存器組成，實(shí)現(xiàn)了具有自動(dòng)切換功能的可逆校準(zhǔn)。本發(fā)明有效地縮短了數(shù)字校準(zhǔn)系統(tǒng)的再次校準(zhǔn)時(shí)間，提高了再次校準(zhǔn)的效率。

本發(fā)明提供的移位型數(shù)字校準(zhǔn)系統(tǒng)，如圖3所示，包括一個(gè)校準(zhǔn)碼發(fā)生器（100）、一個(gè)檢測(cè)控制器（200）、一個(gè)調(diào)節(jié)單元陣列（300）和一個(gè)待校準(zhǔn)電路（400）；待校準(zhǔn)電路（400）具有一對(duì)被校準(zhǔn)的差分路徑（pos和neg）和一個(gè)輸出信號(hào)（out），差分路徑的失配狀態(tài)決定了其輸出（out）數(shù)據(jù)流中邏輯0和邏輯1所占的比例；檢測(cè)控制器（200）根據(jù)待校準(zhǔn)電路（400）輸出（out）數(shù)據(jù)流中邏輯0和邏輯1所占的比例，產(chǎn)生方向控制信號(hào)（dir）；校準(zhǔn)碼發(fā)生器（100）在上述方向控制信號(hào)（dir）的控制下，通過移位產(chǎn)生一對(duì)正負(fù)溫度計(jì)碼（q⁺<m-1:0>和q^-<m-1:0>）作為校準(zhǔn)碼；調(diào)節(jié)單元陣列（300）包括m對(duì)相同的調(diào)節(jié)單元，分別通過m對(duì)獨(dú)立的開關(guān)連接到上述被校準(zhǔn)的差分路徑（pos和neg）上；m對(duì)開關(guān)狀態(tài)分別由上述m對(duì)正負(fù)校準(zhǔn)位控制，關(guān)斷邏輯電平使開關(guān)關(guān)斷，導(dǎo)通邏輯電平使開關(guān)導(dǎo)通，從而調(diào)節(jié)上述差分路徑的失配狀態(tài)；整個(gè)校準(zhǔn)系統(tǒng)構(gòu)成一個(gè)負(fù)反饋過程。

上述方案中，所述校準(zhǔn)碼發(fā)生器（100）包括第一雙向移位寄存器（101）和第二雙向移位寄存器（102）；它們最低位的輸入輸出以相互耦合的方式連接在一起：第一雙向移位寄存器（101）的最低位輸出（q⁺<0>）取反之后連接到第二雙向移位寄存器（102）的最低位輸入（d^-<0>），第二雙向移位寄存器（102）的最低位輸出（q^-<0>）取反之后連接到第一雙向移位寄存器（101）的最低位輸入（d⁺<0>）；上述一對(duì)雙向移位寄存器的最高輸入（d⁺<m>和d^-<m>）均連接到關(guān)斷邏輯電平（voff）。

上述方案中，當(dāng)校準(zhǔn)系統(tǒng)啟動(dòng)時(shí)，校準(zhǔn)碼發(fā)生器的狀態(tài)被復(fù)位到關(guān)斷邏輯電平；當(dāng)校準(zhǔn)碼發(fā)生器右移時(shí)，第一雙向移位寄存器（101）中的導(dǎo)通邏輯電平因右移而由高位到低位逐級(jí)減少，當(dāng)導(dǎo)通邏輯電平恰好完全右移出第一雙向移位寄存器（101）時(shí)，第二雙向移位寄存器（102）才開始右移導(dǎo)通邏輯電平；反之亦然，當(dāng)校準(zhǔn)碼發(fā)生器左移時(shí)，第二雙向移位寄存器（102）中的導(dǎo)通邏輯電平因左移而由高位到低位逐級(jí)減少，當(dāng)導(dǎo)通邏輯電平恰好完全左移出第二雙向移位寄存器（102）時(shí)，第一雙向移位寄存器（101）才開始左移導(dǎo)通邏輯電平。

上述方案中，當(dāng)校準(zhǔn)碼發(fā)生器（100）的其中一個(gè)雙向移位寄存器的最高位輸出（q⁺<m>或q^-<m>）變?yōu)閷?dǎo)通電平時(shí)，檢測(cè)控制器的溢出標(biāo)志位（ovf）有效，表示無法校準(zhǔn)，或需要增大校準(zhǔn)范圍；當(dāng)檢測(cè)控制器產(chǎn)生的方向控制信號(hào)（dir）出現(xiàn)左右移交替時(shí)，表示校準(zhǔn)完成，或需要減小校準(zhǔn)粒度。

本發(fā)明的有益效果是有效地縮短了數(shù)字校準(zhǔn)系統(tǒng)的再次校準(zhǔn)時(shí)間，提高了對(duì)微擾進(jìn)行再校準(zhǔn)的效率。

附圖說明

圖1是公知的數(shù)字校準(zhǔn)系統(tǒng)結(jié)構(gòu)框圖。

圖2是公知的計(jì)數(shù)型數(shù)字校準(zhǔn)系統(tǒng)的工作流程示意圖。

圖3是本發(fā)明的一種移位型數(shù)字校準(zhǔn)系統(tǒng)的實(shí)施例。

圖4是本發(fā)明的一種移位型數(shù)字校準(zhǔn)系統(tǒng)的工作流程示意圖。

具體實(shí)施方式

為了便于理解，以下將結(jié)合具體的附圖和實(shí)施方式對(duì)本發(fā)明進(jìn)行詳細(xì)地描述。需要指出的是，圖3和圖4僅是本發(fā)明的實(shí)施舉例，本發(fā)明權(quán)利要求范圍內(nèi)的具體實(shí)施的形式和細(xì)節(jié)不限于圖3和圖4。對(duì)于任何熟知集成電路設(shè)計(jì)技術(shù)的人員，可知本發(fā)明所述圖3和圖4各例均可以根據(jù)本文說明，在本發(fā)明范圍內(nèi)作出各種不同的修正和變化，這些修正和變化也納入本發(fā)明的范圍內(nèi)。

圖3是本發(fā)明的一種移位型數(shù)字校準(zhǔn)系統(tǒng)在單一校準(zhǔn)粒度下的實(shí)施例，包括：一個(gè)校準(zhǔn)碼發(fā)生器（100）、一個(gè)檢測(cè)控制器（200）、一個(gè)調(diào)節(jié)單元陣列（300）和一個(gè)待校準(zhǔn)電路（400），具體說明如下：

（1）待校準(zhǔn)電路（400）具有一對(duì)被校準(zhǔn)的差分路徑（pos和neg）和一個(gè)輸出信號(hào)（out），差分路徑的失配狀態(tài)決定了其輸出（out）數(shù)據(jù)流中邏輯0和邏輯1所占的比例；

（2）檢測(cè)控制器（200）根據(jù)待校準(zhǔn)電路（400）輸出（out）數(shù)據(jù)流中邏輯0和邏輯1所占的比例，產(chǎn)生方向控制信號(hào)（dir）；

（3）校準(zhǔn)碼發(fā)生器（100）在上述方向控制信號(hào)（dir）的控制下，通過移位產(chǎn)生一對(duì)正負(fù)溫度計(jì)碼（q⁺<m-1:0>和q^-<m-1:0>）作為校準(zhǔn)碼；

（4）調(diào)節(jié)單元陣列（300）包括m對(duì)相同的調(diào)節(jié)單元，分別通過m對(duì)獨(dú)立的開關(guān)連接到上述被校準(zhǔn)的差分路徑（pos和neg）上；m對(duì)開關(guān)狀態(tài)分別由上述m對(duì)正負(fù)校準(zhǔn)位控制，關(guān)斷邏輯電平使開關(guān)關(guān)斷，導(dǎo)通邏輯電平使開關(guān)導(dǎo)通，從而調(diào)節(jié)上述差分路徑的失配狀態(tài)；

（5）整個(gè)校準(zhǔn)系統(tǒng)構(gòu)成一個(gè)負(fù)反饋過程。

校準(zhǔn)碼發(fā)生器（100）包括第一雙向移位寄存器（101）和第二雙向移位寄存器（102）；它們最低位的輸入輸出以相互耦合的方式連接在一起：第一雙向移位寄存器（101）的最低位輸出（q⁺<0>）取反之后連接到第二雙向移位寄存器（102）的最低位輸入（d^-<0>），第二雙向移位寄存器（102）的最低位輸出（q^-<0>）取反之后連接到第一雙向移位寄存器（101）的最低位輸入（d⁺<0>）；上述一對(duì)雙向移位寄存器的最高輸入（d⁺<m>和d^-<m>）均連接到關(guān)斷邏輯電平（voff）。

上述校準(zhǔn)碼發(fā)生器結(jié)構(gòu)，相互耦合的連接方式使兩個(gè)移位寄存器實(shí)現(xiàn)了移位寄存器的自動(dòng)切換，避免了計(jì)數(shù)型數(shù)字校準(zhǔn)系統(tǒng)中最小值的判斷，有效地縮短了時(shí)鐘周期。具體地說，當(dāng)關(guān)斷電平對(duì)應(yīng)邏輯“0”，導(dǎo)通電平對(duì)應(yīng)邏輯“1”時(shí)，上述結(jié)構(gòu)的校準(zhǔn)碼發(fā)器的工作方式如下：

（1）當(dāng)校準(zhǔn)系統(tǒng)啟動(dòng)時(shí)，校準(zhǔn)碼發(fā)生器的狀態(tài)被復(fù)位到邏輯“0”；

（2）當(dāng)校準(zhǔn)碼發(fā)生器右移時(shí)，第一雙向移位寄存器（101）中的邏輯“1”因右移而由高位到低位逐級(jí)減少，當(dāng)邏輯“1”恰好完全右移出第一雙向移位寄存器（101）時(shí)：第一雙向移位寄存器的最低位輸出q⁺<0>由“1”變?yōu)椤?”，因此第二雙向移位寄存器的最低位輸入d^-<0>由“0”變?yōu)椤?”；同時(shí)，第二寄存器的最低位輸出q^-<0>仍然為“0”，因此第一雙向移位寄存器的最低位輸入d⁺<0>仍然為“1”。所以，在此之后：若校準(zhǔn)碼發(fā)生器繼續(xù)右移，第二雙向移位寄存器（102）才開始右移邏輯“1”；若校準(zhǔn)碼發(fā)生器變?yōu)樽笠?，第一雙向移位寄存器仍然可以左移邏輯“1”；

（3）當(dāng)校準(zhǔn)碼發(fā)生器左移時(shí)，第二雙向移位寄存器（102）中的邏輯“1”因左移而由高位到低位逐級(jí)減少，當(dāng)邏輯“1”恰好完全左移出第二雙向移位寄存器（102）時(shí)：第二雙向移位寄存器的最低位輸出q^-<0>由“1”變?yōu)椤?”，因此第一雙向移位寄存器的最低位輸入d⁺<0>由“0”變?yōu)椤?”；同時(shí)，第一寄存器的最低位輸出q⁺<0>仍然為“0”，因此第二雙向移位寄存器的最低位輸入d^-<0>仍然為“1”。所以，在此之后：若校準(zhǔn)碼發(fā)生器繼續(xù)左移，第一雙向移位寄存器（101）才開始左移邏輯“1”；若校準(zhǔn)碼發(fā)生器變?yōu)橛乙?，第二雙向移位寄存器仍然可以右移邏輯“1”。

需要指出的是，圖3所示的單一校準(zhǔn)粒度的移位型校準(zhǔn)系統(tǒng)可以擴(kuò)展到不同粒度的移位型數(shù)字校準(zhǔn)系統(tǒng)，每增加一種粒度的校準(zhǔn)需要增加的硬件資源包括：一個(gè)校準(zhǔn)碼發(fā)生器和一個(gè)調(diào)節(jié)單元陣列，可能根據(jù)需要增加一對(duì)被校準(zhǔn)的差分路徑；其中增加的校準(zhǔn)碼發(fā)生器具有與圖3中的結(jié)構(gòu)相同，但位數(shù)可能不同。

圖4是本發(fā)明的一種移位型數(shù)字校準(zhǔn)系統(tǒng)的工作流程示意圖，也就是其中檢測(cè)控制器的狀態(tài)圖，圖4中以如下情況為例：正向偏差（待校準(zhǔn)電路輸出數(shù)據(jù)流中邏輯“1”所占比例偏高）通過校準(zhǔn)碼發(fā)生器右移進(jìn)行補(bǔ)償，負(fù)向偏差（待校準(zhǔn)電路輸出數(shù)據(jù)流中邏輯“0”所占比例偏高）則通過校準(zhǔn)碼發(fā)生器左移進(jìn)行補(bǔ)償。

在校準(zhǔn)過程中，檢測(cè)控制器只需對(duì)校準(zhǔn)碼發(fā)生器中進(jìn)行最大值判斷，即：第一雙向移位寄存器右移達(dá)到最大值，或第二雙向移位寄存器左移達(dá)到最大值；因?yàn)橐粚?duì)雙向移位寄存器的最低位輸入輸出通過相互耦合的方式連接在一起，所以檢測(cè)控制器無需對(duì)校準(zhǔn)碼發(fā)生器中的一對(duì)雙向移位寄存器進(jìn)行進(jìn)行最小值判斷，就可以在兩個(gè)雙向移位寄存器之間進(jìn)行自動(dòng)切換。

當(dāng)圖4中“與上次方向相同”判斷結(jié)果為“否”時(shí)，表示此時(shí)偏差方向檢測(cè)結(jié)果為正向偏差和負(fù)向偏差交替出現(xiàn)：如果此時(shí)校準(zhǔn)系統(tǒng)已達(dá)到最小校準(zhǔn)粒度，則“本次校準(zhǔn)結(jié)束”，并回到“待校準(zhǔn)電路數(shù)據(jù)輸出”狀態(tài)；如果校準(zhǔn)系統(tǒng)還具有用于更細(xì)粒度調(diào)節(jié)（簡(jiǎn)稱為細(xì)調(diào)）的硬件資源（即：細(xì)調(diào)校準(zhǔn)碼發(fā)生器、細(xì)調(diào)單元陣列和被細(xì)調(diào)的差分路徑），則切換到細(xì)調(diào)工作模式，并同樣按照?qǐng)D4的流程繼續(xù)進(jìn)行校準(zhǔn)。

當(dāng)圖4中“左（右）移達(dá)到最大值”判斷結(jié)果為“是”時(shí)，表示此時(shí)至少其中一個(gè)雙向移位寄存器達(dá)到最大值（q⁺<m>或q^-<m>=“1”）：如果此時(shí)校準(zhǔn)系統(tǒng)已達(dá)到最大校準(zhǔn)范圍，則溢出標(biāo)志位（ovf）有效，表示“無法校準(zhǔn)”；如果校準(zhǔn)系統(tǒng)還具有用于更大范圍的粗粒度調(diào)節(jié)（簡(jiǎn)稱為粗調(diào)）的硬件資源（即：粗調(diào)校準(zhǔn)碼發(fā)生器、粗調(diào)單元陣列和被粗調(diào)的差分路徑），則切換到粗調(diào)工作模式，并同樣按照?qǐng)D4的流程繼續(xù)進(jìn)行校準(zhǔn)。

無論初次校準(zhǔn)還是再次校準(zhǔn)都按照?qǐng)D4的流程工作，所不同的是：初次校準(zhǔn)時(shí)，所有狀態(tài)都被復(fù)位到“0”，與計(jì)數(shù)型數(shù)字校準(zhǔn)系統(tǒng)一樣，初次校準(zhǔn)仍需要較多的時(shí)鐘周期數(shù)：當(dāng)校準(zhǔn)碼為m位溫度計(jì)碼時(shí)，等效為log2m位二進(jìn)制碼，最多需要m個(gè)時(shí)鐘周期；當(dāng)受到微擾進(jìn)行再次校準(zhǔn)時(shí)，校準(zhǔn)碼發(fā)生器的狀態(tài)通常不再全部為“0”,而是在上次校準(zhǔn)狀態(tài)的基礎(chǔ)上進(jìn)行微調(diào)，從而快速收斂。

綜上所述，本發(fā)明的移位型數(shù)字校準(zhǔn)系統(tǒng)實(shí)現(xiàn)的可逆校準(zhǔn)具有以下兩個(gè)特點(diǎn)：在校準(zhǔn)粒度相同時(shí)，可以在校準(zhǔn)碼發(fā)生器內(nèi)的兩個(gè)雙向移位寄存器之間自動(dòng)切換；在校準(zhǔn)粒度不同時(shí)，可以在不同粒度的校準(zhǔn)碼發(fā)生器之間自動(dòng)切換。本發(fā)明中自動(dòng)切換的方法簡(jiǎn)單，降低了檢測(cè)控制器狀態(tài)的復(fù)雜性，所以本發(fā)明的有益效果是能夠提高再次校準(zhǔn)的速度。