本實(shí)用新型涉及一種高速自動(dòng)校準(zhǔn)芯片內(nèi)部環(huán)振頻率的控制器及測(cè)試裝置。

背景技術(shù)：

穩(wěn)定、高精度的時(shí)鐘輸入是芯片穩(wěn)定工作的前提，通常在芯片設(shè)計(jì)時(shí)封裝出晶振腳，通過該晶振腳外接無源/有源晶振，由芯片外部的晶振提供時(shí)鐘源。隨著電子產(chǎn)品向更小尺寸、更高集成度發(fā)展，很多應(yīng)用已經(jīng)沒法提供外部晶振的貼片空間，如SIM卡/銀行IC卡類產(chǎn)品、手機(jī)應(yīng)用產(chǎn)品等。對(duì)于這類應(yīng)用可以將外部晶振的功能在芯片內(nèi)部實(shí)現(xiàn)，設(shè)計(jì)芯片內(nèi)的晶體振蕩器(ROSC)，由該振蕩器提供芯片的時(shí)鐘。芯片內(nèi)的晶體振蕩器是一個(gè)模擬組件，極容易受到芯片生產(chǎn)廠商工藝偏差、環(huán)境溫度、工作電壓波動(dòng)影響，使得晶體振蕩器的輸出頻率產(chǎn)生偏差(與標(biāo)準(zhǔn)頻率不同)，這些偏差會(huì)使芯片的功能失效。因此需要在出廠之前對(duì)芯片內(nèi)部的晶體振蕩器做精確校準(zhǔn)。

通常對(duì)內(nèi)置環(huán)振的粗校準(zhǔn)在測(cè)試模式下實(shí)現(xiàn)：1.在測(cè)試模式下，芯片內(nèi)置環(huán)振的頻率輸出與某個(gè)GPIO相連，測(cè)試機(jī)可以測(cè)試該GPIO的頻率并計(jì)算與標(biāo)準(zhǔn)頻率的偏差值；2.依據(jù)上面的偏差值，測(cè)試機(jī)通過指定的GPIO控制控制器對(duì)內(nèi)置環(huán)振的校準(zhǔn)寄存器進(jìn)行配置，配置新的校準(zhǔn)值后，內(nèi)置環(huán)振的頻率輸出將發(fā)生變化；3.循環(huán)操作1、2，直到測(cè)試機(jī)測(cè)量到的頻率輸出與標(biāo)準(zhǔn)頻率一致；4.測(cè)試機(jī)控制控制器將3得到的校準(zhǔn)值寫入非易失性存儲(chǔ)器的指定區(qū)域，完成對(duì)內(nèi)置換準(zhǔn)的校準(zhǔn)。在工作模式下，芯片上電后由功能電路將在測(cè)試模式下存儲(chǔ)在非易失性存儲(chǔ)器指定區(qū)域的校準(zhǔn)值讀出并配置內(nèi)置環(huán)振的校準(zhǔn)寄存器，將內(nèi)置環(huán)振的頻率輸出調(diào)整到與期望頻率一致。

在通常情況下，為了提高采樣精度，減小干擾，測(cè)試機(jī)臺(tái)灌入時(shí)鐘都為幾十KHZ低頻，例如輸入32K為準(zhǔn)，實(shí)際校準(zhǔn)一次的時(shí)間約為400毫秒。在測(cè)試過程中為了排除測(cè)試機(jī)或者外界干擾，都會(huì)進(jìn)行多次頻率校準(zhǔn)，然后將每次測(cè)量出的校準(zhǔn)值把最大值和最小值去掉，將剩余的測(cè)量值后取平均。一般會(huì)進(jìn)行10次校準(zhǔn)，那就是400*10＝4000毫秒，約4秒鐘。某些芯片的環(huán)振設(shè)計(jì)甚至還會(huì)針對(duì)不同的頻率做不同的校準(zhǔn)，例如一款芯片，環(huán)振頻率分為4檔，12M、48M、96M、144M，針對(duì)這4個(gè)檔位必須每個(gè)檔位做不同的頻率校準(zhǔn)，那時(shí)間就是4*4＝16秒。對(duì)于“寸秒寸金”的測(cè)試機(jī)來說，此測(cè)試時(shí)間實(shí)在是太長(zhǎng)了，測(cè)試成本太大。對(duì)內(nèi)置環(huán)振的校準(zhǔn)精度依賴于測(cè)試機(jī)對(duì)通用輸入/輸出口(GPIO)的頻率測(cè)量精度，低精度的測(cè)試機(jī)臺(tái)會(huì)發(fā)生校準(zhǔn)失效，高精度的測(cè)試機(jī)臺(tái)會(huì)導(dǎo)致測(cè)試成本的增加；整個(gè)校準(zhǔn)過程需要多次重復(fù)，導(dǎo)致測(cè)試時(shí)間的增加，提高了測(cè)試成本。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型為了解決現(xiàn)有測(cè)試裝置的測(cè)試時(shí)間過長(zhǎng)、測(cè)試成本高的問題，提供一種高速自動(dòng)校準(zhǔn)芯片內(nèi)部環(huán)振頻率的控制器及測(cè)試裝置。

本實(shí)用新型采用以下技術(shù)方案：

一種高速自動(dòng)校準(zhǔn)芯片內(nèi)部環(huán)振頻率的控制器，其特征在于，所述控制器還包括第一分頻器、第二分頻器、頻率初始值寄存器、數(shù)字頻率計(jì)、配置單元、校驗(yàn)值調(diào)整單元及比較器，內(nèi)置環(huán)振的時(shí)鐘輸出端口、第一分頻器、頻率初始值寄存器、數(shù)字頻率計(jì)、比較器、校驗(yàn)值調(diào)整單元、配置單元依次連接，所述內(nèi)置環(huán)振與配置單元連接，所述頻率初始值寄存器與校驗(yàn)值調(diào)整單元連接，所述配置單元與比較器連接，所述第二分頻器與數(shù)字頻率計(jì)連接。本控制器采用頻率初始值寄存器結(jié)合校驗(yàn)值調(diào)整單元的方式實(shí)現(xiàn)了下一次的內(nèi)置環(huán)振的頻率初始值為上一次的校準(zhǔn)值，在上一次的校準(zhǔn)值基礎(chǔ)上進(jìn)行計(jì)數(shù)；而無需像傳統(tǒng)方法一樣每次都重新對(duì)內(nèi)置環(huán)振的輸出頻率進(jìn)行頻率計(jì)數(shù)，依據(jù)計(jì)數(shù)結(jié)果，逐次調(diào)整校準(zhǔn)值；采用數(shù)字頻率計(jì)來實(shí)現(xiàn)功能，校準(zhǔn)過程全自動(dòng)，方便測(cè)試，啟動(dòng)校準(zhǔn)后只需等待校準(zhǔn)結(jié)束標(biāo)志，校準(zhǔn)過程由芯片內(nèi)的控制器自動(dòng)實(shí)現(xiàn)。

進(jìn)一步，所述第一分頻器、第二分頻器采用50％占空比的分頻器。將基準(zhǔn)時(shí)鐘和被測(cè)時(shí)鐘整形到50％占空比的時(shí)鐘。

進(jìn)一步，一種采用上述控制器的測(cè)試裝置，包括測(cè)試機(jī)臺(tái)，其特征在于，所述測(cè)試裝置還包括內(nèi)置環(huán)振、非易失性存儲(chǔ)器，所述內(nèi)置環(huán)振、測(cè)試機(jī)臺(tái)分別與控制器連接，所述控制器與非易失性存儲(chǔ)器連接。

更進(jìn)一步，所述測(cè)試裝置還包括功能電路，所述非易失性存儲(chǔ)器與讀取其內(nèi)指定區(qū)域內(nèi)存儲(chǔ)數(shù)據(jù)并配置內(nèi)置環(huán)振的功能電路連接，所述功能電路的配置端口與內(nèi)置環(huán)振的輸入口連接。

更進(jìn)一步，所述功能電路與控制器的配置端口均通過數(shù)據(jù)選擇器(MUX)與內(nèi)置環(huán)振的輸入口連接。

更進(jìn)一步，數(shù)據(jù)選擇器采用CMOS型，可以為四雙向模擬開關(guān)。

本實(shí)用新型與現(xiàn)有技術(shù)相比，有益效果是：

1采用本控制器及裝置，能實(shí)現(xiàn)校準(zhǔn)時(shí)間成倍縮短，校準(zhǔn)時(shí)間為傳統(tǒng)測(cè)試的1/10，減少校準(zhǔn)需要的時(shí)間和物料成本；

2.本控制器及裝置；

3.校準(zhǔn)精度高、可操作性好、經(jīng)濟(jì)性強(qiáng)。

附圖說明

圖1是本控制器的示意圖；

圖2是本控制器的實(shí)現(xiàn)的原理示意圖；

圖3是采用本控制器進(jìn)行測(cè)試的裝置連接示意圖；

圖4是數(shù)字頻率計(jì)的示意圖。

具體實(shí)施方式

下面通過具體實(shí)施例對(duì)本實(shí)用新型的技術(shù)方案作進(jìn)一步描述說明。

實(shí)施例1

如圖1-3所示，控制器包括作為控制單元的配置單元，所述配置單元上連接有依據(jù)比較器的比較結(jié)果對(duì)校準(zhǔn)值進(jìn)行調(diào)整并輸出給其的校準(zhǔn)值調(diào)整單元，所述校準(zhǔn)值調(diào)整單元上連接有將接收到的標(biāo)準(zhǔn)值和計(jì)數(shù)值進(jìn)行比較并輸出比較結(jié)果給其的比較器，所述比較器分別與輸出標(biāo)準(zhǔn)值和允許誤差值給其的配置單元和輸出計(jì)數(shù)結(jié)果給其的數(shù)字頻率計(jì)連接，所述數(shù)字頻率計(jì)上連接有兩路分頻器，其中第一分頻器與輸出被測(cè)時(shí)鐘給其的內(nèi)置環(huán)振連接，第二分頻器與輸出基準(zhǔn)時(shí)鐘的測(cè)試機(jī)臺(tái)連接，所述內(nèi)置環(huán)振與輸出調(diào)整后的校準(zhǔn)值給其的配置單元連接，校準(zhǔn)值調(diào)整單元將經(jīng)比較器的比較結(jié)果(即校準(zhǔn)完成后的校準(zhǔn)值)輸出給頻率初始值寄存器。

本測(cè)試裝置的測(cè)試原理為：

1)測(cè)試機(jī)臺(tái)通過通用輸入/輸出口GPIO向控制器灌入頻率為幾十KHz的低頻時(shí)鐘，作為校準(zhǔn)環(huán)振的基準(zhǔn)時(shí)鐘；

2)內(nèi)置環(huán)振的輸出作為被測(cè)時(shí)鐘提供到控制器的第一分頻器；

3)控制器在測(cè)試機(jī)臺(tái)灌入的基準(zhǔn)時(shí)鐘下，對(duì)內(nèi)置環(huán)振的輸出頻率進(jìn)行頻率計(jì)數(shù)，依據(jù)計(jì)數(shù)結(jié)果，逐次調(diào)整校準(zhǔn)值，控制器將調(diào)整后的校準(zhǔn)值配置給內(nèi)置環(huán)振的頻率初始值寄存器；該過程中第一次頻率計(jì)數(shù)的頻率初始值為內(nèi)置環(huán)振的輸出頻率，從第二次開始起每一次的頻率初始值為上一次校準(zhǔn)完成的校準(zhǔn)值，該校準(zhǔn)值存儲(chǔ)在頻率初始值寄存器中；每調(diào)整一次校準(zhǔn)值，控制器重新進(jìn)行一次頻率計(jì)數(shù)，直到頻率計(jì)數(shù)結(jié)果與期望值一致；

4)測(cè)試機(jī)臺(tái)從控制器將步驟(3)得到的最終校準(zhǔn)值寫入非易失性存儲(chǔ)器的指定區(qū)域，完成對(duì)內(nèi)置環(huán)振的校準(zhǔn)。

數(shù)據(jù)選擇器采用CMOS型，可以采用四雙向模擬開關(guān)CD4066，也可以采用雙四路模擬開關(guān)CD4052，或三組二路模擬開關(guān)CD4053。

非易失性存儲(chǔ)器采用ROM或EPROM或Flash Memory(快閃存儲(chǔ)器)或全靜態(tài)非易失SRAM等存儲(chǔ)設(shè)備。

實(shí)施例2

如圖3所示，具體舉例數(shù)值說明。例如某一芯片的校準(zhǔn)的頻率目標(biāo)是48M，對(duì)應(yīng)的頻率校準(zhǔn)值是450，第一次校準(zhǔn)時(shí)，硬件默認(rèn)頻率校準(zhǔn)值的起點(diǎn)從0開始校準(zhǔn)，步進(jìn)為1，那校準(zhǔn)到450需要450步，假設(shè)每個(gè)步進(jìn)耗時(shí)1個(gè)毫秒，由于測(cè)試機(jī)的精度和外界干擾，絕大多數(shù)情況，是不會(huì)精確到450的，假設(shè)在439硬件就認(rèn)為頻率已經(jīng)校準(zhǔn)完成。當(dāng)?shù)谝淮涡?zhǔn)完成后，進(jìn)行下次校準(zhǔn)，那此時(shí)頻率校準(zhǔn)值的起點(diǎn)是上次的校準(zhǔn)值，即439，由于此值已經(jīng)非常接近真實(shí)的校準(zhǔn)值，所以校準(zhǔn)的步進(jìn)可能只有1、2步即可，以此類推，到第10次。

如果按照傳統(tǒng)校準(zhǔn)方法，校準(zhǔn)時(shí)間大約需要439*10毫秒＝4.4秒。但如果按照本實(shí)用新型的自動(dòng)更新頻率初始值的控制器來實(shí)現(xiàn)校準(zhǔn)的話，只需要439+1*9＝448毫秒，時(shí)間上幾乎相差了10倍。

實(shí)施例3

如圖4所示，與實(shí)施例1不同的是，本方案的數(shù)字頻率計(jì)包括AT89C51芯片、放大整形模塊和分頻模塊、電源模塊，所述放大整形模塊與分頻模塊相連，將放大整形后的信號(hào)傳給分頻模塊；分頻模塊與AT89C51芯片相連，將分頻后的信后傳給芯片進(jìn)行定時(shí)、計(jì)數(shù)；所述AT89C51芯片與比較器、第二分頻器、頻率初始值寄存器、電源模塊電連接。AT89C51芯片包括復(fù)位電路和晶振電路，復(fù)位電路和晶振電路電連接；復(fù)位電路主要由開關(guān)、電阻和電容連接而成，開關(guān)控制高電平復(fù)位；晶振電路主要由晶振與電容連接而成，給AT89C51芯片提供振蕩頻率。整形電路選用NE555定時(shí)器。

數(shù)字頻率計(jì)還包括顯示模塊，顯示模塊與AT89C51芯片連接。所述AT89C51芯片可以替換為AT89S51芯片，所述分頻模塊可以采用74HC151數(shù)據(jù)選擇器。

如無特殊說明，本實(shí)用新型的實(shí)施例中所采用的電路及元件均為本領(lǐng)域常用的元件。

以上為本實(shí)用新型的優(yōu)選實(shí)施方式，并不限定本實(shí)用新型的保護(hù)范圍，對(duì)于本領(lǐng)域技術(shù)人員根據(jù)本實(shí)用新型的設(shè)計(jì)思路做出的變形及改進(jìn)，都應(yīng)當(dāng)視為本實(shí)用新型的保護(hù)范圍之內(nèi)。