專利名稱：用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的電路及方法
用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的電路及方法技術(shù)領(lǐng)域：
本發(fā)明涉及芯片設(shè)計技術(shù)領(lǐng)域，尤其涉及ー種用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的電路及方法。
背景技木DVFS即動態(tài)電壓頻率調(diào)整，動態(tài)技術(shù)則是根據(jù)芯片所運(yùn)行的應(yīng)用程序?qū)τ嬎隳芰Φ牟煌枰瑒討B(tài)調(diào)節(jié)芯片的運(yùn)行頻率和電壓(對于同一芯片，頻率越高，需要的電壓也越高)，從而達(dá)到節(jié)能的目的。同時降低頻率可以降低功率，但是單純地降低頻率并不能節(jié)省能量。因為對于一個給定的任務(wù)，F(xiàn)*t是ー個常量，只有在降低頻率的同時降低電壓，才能真正地降低能量的消耗。芯片中帶有多個芯片內(nèi)工作電路，各芯片內(nèi)工作電路的運(yùn)行情況直接就能得出該芯片的性能好不好。由于芯片在生產(chǎn)過程中可能存在著工藝偏差，和最終產(chǎn)品可能工作于極差的自然條件下，為了保證芯片在最惡劣的情況下也能正常工作，最終芯片中的DVFS表格數(shù)據(jù)都是按照最悲觀的情況設(shè)計，即假設(shè)該芯片處于最差的エ藝偏差可能下生產(chǎn)并且工作于最惡劣的情況下獲得.這樣帶來ー個問題，就是芯片為了達(dá)到一個頻率付出了更高的電壓，及更多無謂的功耗；或者芯片完全可以跑到更高的頻率，但是卻運(yùn)行在較低的頻率。這樣就是導(dǎo)致芯片本來可以發(fā)揮自身的性能指標(biāo)，但是由于エ藝偏差或悲觀的情況設(shè)計，導(dǎo)致自身的性能指標(biāo)得不到發(fā)揮。如何測試得到各自芯片的物理性能指標(biāo)，從而完全根據(jù)各自芯片的特性，而不是按照統(tǒng)計學(xué)的最悲觀情況使用統(tǒng)ー的指標(biāo)，使得各個芯片性能最大化，是ー個有待解決的問題?，F(xiàn)在技術(shù)中提供了ー種“基于可編程器件的可控集成電路測試系統(tǒng)及方法”，公開號為CN101029918，
公開日為2007. 09. 05的中國專利，其特征點(diǎn)是包括一測試平臺，其設(shè)置有集成電路測試電路邏輯的可編程器件開發(fā)平臺；一測試芯片適配器，其通過插接座將所述的可編程器件的所有管腳引出，與目標(biāo)芯片建立對應(yīng)連接，從而進(jìn)行數(shù)據(jù)的交互傳輸；一時鐘發(fā)生系統(tǒng)，產(chǎn)生多路獨(dú)立的時鐘，其與所述的可編程器件測試平臺相連，向其提供時鐘信號；一電源控制系統(tǒng)，其與測試芯片適配器相連接，提供可控的電源給目標(biāo)芯片；ー控制終端，其發(fā)出頻率控制指令控制所述的時鐘發(fā)生系統(tǒng)，發(fā)出電平控制指令控制所述的電源控制系統(tǒng)，以及向所述的可編程器件測試平臺下載測試邏輯程序，并進(jìn)行測試控制的數(shù)據(jù)交互，實(shí)現(xiàn)對集成電路各項測試的控制。該發(fā)明使集成電路測試系統(tǒng)具有了通用性、完備性和針對性，從而實(shí)現(xiàn)降低產(chǎn)品成本，提高測試效率的目的。但該發(fā)明是針對集成電路的測試，且不能獲得集成電路產(chǎn)生的電壓與頻率的關(guān)系。

發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題之一，在于提供ー種用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的電路，根據(jù)檢測結(jié)果使得各芯片在工作中發(fā)揮自己最大的性能。本發(fā)明的技術(shù)問題之一是這樣實(shí)現(xiàn)的ー種用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的電路，包括存儲有激勵數(shù)據(jù)的存儲器，與所述芯片內(nèi)工作電路連接，負(fù)責(zé)所述芯片內(nèi)工作電路在各種電源電壓和時鐘頻率配置穩(wěn)定下，向芯片內(nèi)工作電路輸入激勵數(shù)據(jù)；控壓電源単元，與所述芯片內(nèi)工作電路和存儲器連接，負(fù)責(zé)根據(jù)ー檔位控制電路的控制來產(chǎn)生對應(yīng)的工作電壓給芯片內(nèi)工作電路，當(dāng)一時鐘產(chǎn)生電路對時鐘頻率進(jìn)行切換過程中，判斷新時鐘頻率是否穩(wěn)定，是則輸出時鐘頻率穩(wěn)定信號給存儲有激勵數(shù)據(jù)的存儲器；時鐘產(chǎn)生電路，與所述芯片內(nèi)工作電路和存儲器連接，負(fù)責(zé)根據(jù)檔位控制電路的控制來產(chǎn)生對應(yīng)的工作時鐘頻率給芯片內(nèi)工作電路，當(dāng)所述控壓電源單元的電壓調(diào)節(jié)過程中，判斷新電壓值是否穩(wěn)定，是則輸出電源電壓穩(wěn)定信號給存儲有激勵數(shù)據(jù)的存儲器；
檔位控制電路，與所述控壓電源單元和時鐘產(chǎn)生電路連接，負(fù)責(zé)控制所述控壓電源單元來調(diào)整電源電壓和控制時鐘產(chǎn)生電路來調(diào)整工作電路時鐘頻率；結(jié)果判斷電路，與所述芯片內(nèi)工作電路連接，根據(jù)芯片內(nèi)工作電路得到響應(yīng)激勵數(shù)據(jù)后輸出的結(jié)果來判斷當(dāng)前芯片內(nèi)工作電路是否能正常工作，并判斷是否將每個電壓下最大工作時鐘頻率值寫入到一 DVFS表格中。本發(fā)明要解決的技術(shù)問題之ニ，在于提供ー種用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的方法。本發(fā)明的技術(shù)問題之ニ是這樣實(shí)現(xiàn)的ー種用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的方法，包括如下步驟步驟I、檔位控制電路從芯片內(nèi)工作電路能工作的最大電源電壓開始測試；步驟2、在該電源電壓檔位下，檔位控制電路開始控制時鐘產(chǎn)生電路從最大時鐘頻率開始測試；步驟3、當(dāng)時鐘產(chǎn)生電路輸出的時鐘頻率穩(wěn)定信號和控壓電源單元輸出的電源電壓穩(wěn)定信號都有效時，存儲有激勵數(shù)據(jù)的存儲器開始向芯片內(nèi)工作電路輸入激勵數(shù)據(jù)；步驟4、芯片內(nèi)工作電路接收激勵數(shù)據(jù)進(jìn)行處理后輸出響應(yīng)結(jié)果給所述結(jié)果判斷電路，結(jié)果判斷電路判斷接收的響應(yīng)結(jié)果是否正確；是，則進(jìn)入步驟5 ;否，則進(jìn)入步驟6 ;步驟5、將所述電源電壓檔位對應(yīng)的最大時鐘頻率寫入一 DVFS表格，并將正確的響應(yīng)結(jié)果反饋給檔位控制電路，所述檔位控制電路開始下一個電源電壓檔位的測試，即電源電壓調(diào)整為比所述電源電壓檔位更低的ー檔，時鐘頻率繼續(xù)從所述最大時鐘頻率開始遍歷；步驟6、將錯誤的響應(yīng)結(jié)果反饋給檔位控制電路，所述檔位控制電路會在所述電源電壓檔位下去控制所述時鐘產(chǎn)生電路產(chǎn)生比當(dāng)前工作錯誤的時鐘頻率檔位更低ー檔的時鐘頻率進(jìn)行測試；如此不斷循環(huán)，直到找到所述電源電壓檔位下，芯片內(nèi)工作電路能正確工作的時鐘頻率；并將此時的電源電壓檔位對應(yīng)的能正確工作的時鐘頻率寫入所述DVFS表格中。本發(fā)明具有如下優(yōu)點(diǎn)本發(fā)明通過檔位控制電路從芯片內(nèi)工作電路能工作的最大電源電壓開始測試；在該電源電壓檔位下，檔位控制電路開始控制時鐘產(chǎn)生電路從最大時鐘頻率開始測試；當(dāng)時鐘產(chǎn)生電路輸出的時鐘頻率穩(wěn)定信號和控壓電源單元輸出的電源電壓穩(wěn)定信號都有效時，存儲器開始向芯片內(nèi)工作電路輸入激勵數(shù)據(jù)；芯片內(nèi)工作電路接收激勵數(shù)據(jù)進(jìn)行處理后輸出響應(yīng)結(jié)果給所述結(jié)果判斷電路，結(jié)果判斷電路判斷接收的響應(yīng)結(jié)果是否正確；正確則將此時的電壓和電壓所對應(yīng)的時針頻率寫入到DVFS表格，不正確測試另外的電壓和時針頻率，如此不斷循環(huán)，找個各電壓檔位對應(yīng)的最高工作頻率。本發(fā)明測試得到各自芯片內(nèi)工作電路的電壓與頻率的關(guān)系，使得各芯片在工作中能發(fā)揮自己最大的性能。

圖I為本發(fā)明總體的框架結(jié)構(gòu)示意圖。圖2為本發(fā)明檢測方法的流程示意圖。
具體實(shí)施方式請參閱圖I所示，本發(fā)明的ー種用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的電 路，該電路是設(shè)置在芯片內(nèi)，芯片內(nèi)的各個工作電路都能對應(yīng)設(shè)置一本發(fā)明的檢測電路，該檢測電路包括存儲有激勵數(shù)據(jù)的存儲器，與所述芯片內(nèi)工作電路連接，負(fù)責(zé)所述芯片內(nèi)工作電路在各種電源電壓和時鐘頻率配置穩(wěn)定下，向芯片內(nèi)工作電路輸入激勵數(shù)據(jù)；控壓電源単元，與所述芯片內(nèi)工作電路和存儲器連接，負(fù)責(zé)根據(jù)ー檔位控制電路的控制來產(chǎn)生對應(yīng)的工作電壓給芯片內(nèi)工作電路，當(dāng)一時鐘產(chǎn)生電路對時鐘頻率進(jìn)行切換過程中，判斷新時鐘頻率是否穩(wěn)定，是則輸出時鐘頻率穩(wěn)定信號給存儲有激勵數(shù)據(jù)的存儲器；時鐘產(chǎn)生電路，與所述芯片內(nèi)工作電路和存儲器連接，負(fù)責(zé)根據(jù)檔位控制電路的控制來產(chǎn)生對應(yīng)的工作時鐘頻率給芯片內(nèi)工作電路，當(dāng)所述控壓電源單元的電壓調(diào)節(jié)過程中，判斷新電壓值是否穩(wěn)定，是則輸出電源電壓穩(wěn)定信號給存儲有激勵數(shù)據(jù)的存儲器；檔位控制電路，與所述控壓電源單元和時鐘產(chǎn)生電路連接，負(fù)責(zé)控制所述控壓電源單元來調(diào)整電源電壓和控制時鐘產(chǎn)生電路來調(diào)整工作電路時鐘頻率；結(jié)果判斷電路，與所述芯片內(nèi)工作電路連接，根據(jù)芯片內(nèi)工作電路得到響應(yīng)激勵數(shù)據(jù)后輸出的結(jié)果來判斷當(dāng)前芯片內(nèi)工作電路是否能正常工作，并判斷是否將每個電壓下最大工作時鐘頻率值(芯片內(nèi)每個工作電路在一電源電壓下，有多個能正常工作的時鐘頻率，這些正常工作的時鐘頻率中最大的一個即為最大工作時鐘頻率)寫入到一 DVFS表格中。其中，所述芯片內(nèi)工作電路是測試的目標(biāo)電路，在給定的電源電壓和時鐘頻率下工作，在輸入存儲器的激勵數(shù)據(jù)后，進(jìn)行處理輸出響應(yīng)結(jié)果給所述結(jié)果判斷電路。所述檔位控制電路和結(jié)果判斷電路是工作于低頻時鐘下，其為保證所述芯片內(nèi)工作電路測試過程中電路功能的正確性。如圖2所示，本發(fā)明的ー種用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的方法，包括如下步驟 步驟I、檔位控制電路從芯片內(nèi)工作電路能工作的最大電源電壓(該最大電源電壓即為芯片內(nèi)工作電路能承受的最大電源電壓)開始測試；步驟2、在該電源電壓檔位下，檔位控制電路開始控制時鐘產(chǎn)生電路從最大時鐘頻率(芯片內(nèi)每個工作電路在ー電源電壓下，有多個能正常工作的時鐘頻率，這些正常工作的時鐘頻率中最大的一個即為最大時鐘頻率)開始測試；步驟3、當(dāng)時鐘產(chǎn)生電路輸出的時鐘頻率穩(wěn)定信號和控壓電源單元輸出的電源電壓穩(wěn)定信號都有效時，存儲有激勵數(shù)據(jù)的存儲器開始向芯片內(nèi)工作電路輸入激勵數(shù)據(jù)；步驟4、芯片內(nèi)工作電路接收激勵數(shù)據(jù)進(jìn)行處理后輸出響應(yīng)結(jié)果給所述結(jié)果判斷電路，結(jié)果判斷電路判斷接收的響應(yīng)結(jié)果是否正確；是，則進(jìn)入步驟5 ;否，則進(jìn)入步驟6 ;
步驟5、將所述電源電壓檔位對應(yīng)的最大時鐘頻率寫入一 DVFS表格，并將正確的響應(yīng)結(jié)果反饋給檔位控制電路，所述檔位控制電路開始下一個電源電壓檔位的測試，即電源電壓調(diào)整為比所述電源電壓檔位更低的ー檔，時鐘頻率繼續(xù)從所述最大時鐘頻率開始遍歷；步驟6、將錯誤的響應(yīng)結(jié)果反饋給檔位控制電路，所述檔位控制電路會在所述電源電壓檔位下去控制所述時鐘產(chǎn)生電路產(chǎn)生比當(dāng)前工作錯誤的時鐘頻率檔位更低ー檔的時鐘頻率進(jìn)行測試；如此不斷循環(huán)，直到找到所述電源電壓檔位下，芯片內(nèi)工作電路能正確工作的時鐘頻率；并將此時的電源電壓檔位對應(yīng)的能正確工作的時鐘頻率寫入所述DVFS表格中。步驟7、根據(jù)上述步驟不斷循環(huán)，得到每個電源電壓檔位對應(yīng)的最高工作時鐘頻率；在帶有所述芯片的一操作系統(tǒng)開始工作時，操作系統(tǒng)要判斷該芯片內(nèi)的各個工作電路所需要的時鐘頻率時，只需要查詢所述DVFS表格就能得到所需的最小的電源電壓，從而節(jié)省了操作系統(tǒng)的功耗。其中，所述芯片內(nèi)工作電路是測試的目標(biāo)電路，在給定的電源電壓和時鐘頻率下工作，在輸入存儲器的激勵數(shù)據(jù)后，進(jìn)行處理輸出響應(yīng)結(jié)果給所述結(jié)果判斷電路。所述檔位控制電路和結(jié)果判斷電路是工作于低頻時鐘下，其為保證所述芯片內(nèi)工作電路測試過程中電路功能的正確性。所述DVFS表格是存儲在芯片內(nèi)或者存儲在芯片外的存儲設(shè)備中?？傊?，本發(fā)明通過檔位控制電路從芯片內(nèi)工作電路能工作的最大電源電壓開始測試；在該電源電壓檔位下，檔位控制電路開始控制時鐘產(chǎn)生電路從最大時鐘頻率開始測試；當(dāng)時鐘產(chǎn)生電路輸出的時鐘頻率穩(wěn)定信號和控壓電源單元輸出的電源電壓穩(wěn)定信號都有效時，存儲器開始向芯片內(nèi)工作電路輸入激勵數(shù)據(jù)；芯片內(nèi)工作電路接收激勵數(shù)據(jù)進(jìn)行處理后輸出響應(yīng)結(jié)果給所述結(jié)果判斷電路，結(jié)果判斷電路判斷接收的響應(yīng)結(jié)果是否正確；正確則將此時的電壓和電壓所對應(yīng)的時針頻率寫入到DVFS表格，不正確測試另外的電壓和時針頻率，如此不斷循環(huán)，找個各電壓檔位對應(yīng)的最高工作頻率。本發(fā)明測試得到各自芯片內(nèi)工作電路的電壓與頻率的關(guān)系，使得各芯片在工作中能發(fā)揮自己最大的性能。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的電路，其特征在于，包括 存儲有激勵數(shù)據(jù)的存儲器，與所述芯片內(nèi)工作電路連接，負(fù)責(zé)所述芯片內(nèi)工作電路在各種電源電壓和時鐘頻率配置穩(wěn)定下，向芯片內(nèi)工作電路輸入激勵數(shù)據(jù)； 控壓電源單元，與所述芯片內(nèi)工作電路和存儲器連接，負(fù)責(zé)根據(jù)一檔位控制電路的控制來產(chǎn)生對應(yīng)的工作電壓給芯片內(nèi)工作電路，當(dāng)一時鐘產(chǎn)生電路對時鐘頻率進(jìn)行切換過程中，判斷新時鐘頻率是否穩(wěn)定，是則輸出時鐘頻率穩(wěn)定信號給存儲有激勵數(shù)據(jù)的存儲器；時鐘產(chǎn)生電路，與所述芯片內(nèi)工作電路和存儲器連接，負(fù)責(zé)根據(jù)檔位控制電路的控制來產(chǎn)生對應(yīng)的工作時鐘頻率給芯片內(nèi)工作電路，當(dāng)所述控壓電源單元的電壓調(diào)節(jié)過程中，判斷新電壓值是否穩(wěn)定，是則輸出電源電壓穩(wěn)定信號給存儲有激勵數(shù)據(jù)的存儲器； 檔位控制電路，與所述控壓電源單元和時鐘產(chǎn)生電路連接，負(fù)責(zé)控制所述控壓電源單元來調(diào)整電源電壓和控制時鐘產(chǎn)生電路來調(diào)整工作電路時鐘頻率； 結(jié)果判斷電路，與所述芯片內(nèi)工作電路連接，根據(jù)芯片內(nèi)工作電路得到響應(yīng)激勵數(shù)據(jù)后輸出的結(jié)果來判斷當(dāng)前芯片內(nèi)工作電路是否能正常工作，并判斷是否將每個電壓下最大工作時鐘頻率值寫入到一 DVFS表格中。
2.根據(jù)權(quán)利要求I所述用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的電路，其特征在于所述芯片內(nèi)工作電路是測試的目標(biāo)電路，在給定的電源電壓和時鐘頻率下工作，在輸入存儲器的激勵數(shù)據(jù)后，進(jìn)行處理輸出響應(yīng)結(jié)果給所述結(jié)果判斷電路。
3.根據(jù)權(quán)利要求I所述用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的電路，其特征在于所述檔位控制電路和結(jié)果判斷電路是工作于低頻時鐘下，其為保證所述芯片內(nèi)工作電路測試過程中電路功能的正確性。
4.一種用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的方法，其特征在于包括如下步驟 步驟I、檔位控制電路從芯片內(nèi)工作電路能工作的最大電源電壓開始測試； 步驟2、在該電源電壓檔位下，檔位控制電路開始控制時鐘產(chǎn)生電路從最大時鐘頻率開始測試； 步驟3、當(dāng)時鐘產(chǎn)生電路輸出的時鐘頻率穩(wěn)定信號和控壓電源單元輸出的電源電壓穩(wěn)定信號都有效時，存儲有激勵數(shù)據(jù)的存儲器開始向芯片內(nèi)工作電路輸入激勵數(shù)據(jù)； 步驟4、芯片內(nèi)工作電路接收激勵數(shù)據(jù)進(jìn)行處理后輸出響應(yīng)結(jié)果給所述結(jié)果判斷電路，結(jié)果判斷電路判斷接收的響應(yīng)結(jié)果是否正確；是，則進(jìn)入步驟5 ;否，則進(jìn)入步驟6 ; 步驟5、將所述電源電壓檔位對應(yīng)的最大時鐘頻率寫入一 DVFS表格，并將正確的響應(yīng)結(jié)果反饋給檔位控制電路，所述檔位控制電路開始下一個電源電壓檔位的測試，即電源電壓調(diào)整為比所述電源電壓檔位更低的一檔，時鐘頻率繼續(xù)從所述最大時鐘頻率開始遍歷；步驟6、將錯誤的響應(yīng)結(jié)果反饋給檔位控制電路，所述檔位控制電路會在所述電源電壓檔位下去控制所述時鐘產(chǎn)生電路產(chǎn)生比當(dāng)前工作錯誤的時鐘頻率檔位更低一檔的時鐘頻率進(jìn)行測試；如此不斷循環(huán)，直到找到所述電源電壓檔位下，芯片內(nèi)工作電路能正確工作的時鐘頻率；并將此時的電源電壓檔位對應(yīng)的能正確工作的時鐘頻率寫入所述DVFS表格中。
5.根據(jù)權(quán)利要求4所述用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的方法，其特征在于所述芯片內(nèi)工作電路是測試的目標(biāo)電路，在給定的電源電壓和時鐘頻率下工作，在輸入存儲器的激勵數(shù)據(jù)后，進(jìn)行處理輸出響應(yīng)結(jié)果給所述結(jié)果判斷電路。
6.根據(jù)權(quán)利要求4所述用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的方法，其特征在于所述檔位控制電路和結(jié)果判斷電路是工作于低頻時鐘下，其為保證所述芯片內(nèi)工作電路測試過程中電路功能的正確性。
7.根據(jù)權(quán)利要求4所述用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的方法，其特征在于所述步驟6之后進(jìn)一步包括 步驟7、在帶有所述芯片的一操作系統(tǒng)開始工作時，操作系統(tǒng)要判斷該芯片內(nèi)的各個工作電路所需要的時鐘頻率時，只需要查詢所述DVFS表格就能得到所需的最小的電源電壓，從而節(jié)省了操作系統(tǒng)的功耗。
8.根據(jù)權(quán)利要求4所述用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的方法，其特征在于所述DVFS表格是存儲在芯片內(nèi)或者存儲在芯片外的存儲設(shè)備中。
全文摘要
本發(fā)明提供一種用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的電路，包括存儲器，向芯片內(nèi)工作電路輸入激勵數(shù)據(jù)；控壓電源單元，根據(jù)檔位控制電路的控制來產(chǎn)生對應(yīng)的工作電壓給芯片內(nèi)工作電路；時鐘產(chǎn)生電路，根據(jù)檔位控制電路的控制來產(chǎn)生對應(yīng)的工作時鐘頻率給芯片內(nèi)工作電路；檔位控制電路，控制所述控壓電源單元來調(diào)整電源電壓和控制時鐘產(chǎn)生電路來調(diào)整工作電路時鐘頻率；結(jié)果判斷電路，判斷當(dāng)前芯片內(nèi)工作電路是否能正常工作，并判斷是否將每個電壓下最大工作時鐘頻率值寫到DVFS表格中。本發(fā)明還提供了一種用于檢測芯片內(nèi)工作電路的電壓與頻率關(guān)系的方法。本發(fā)明測試得到各自芯片的物理性能指標(biāo)，使得各芯片在工作中能發(fā)揮自己最大的性能。
文檔編號G01R31/28GK102759702SQ201210223670
公開日2012年10月31日 申請日期2012年6月29日 優(yōu)先權(quán)日2012年6月29日
發(fā)明者廖裕民 申請人:福州瑞芯微電子有限公司