本發(fā)明涉及可編程集成電路設(shè)計(jì)領(lǐng)域，尤其涉及一種FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)配置控制系統(tǒng)測(cè)試方法、控制平臺(tái)及驗(yàn)證平臺(tái)。

背景技術(shù)：

隨著信息與數(shù)據(jù)科技的發(fā)展需求，可編程芯片,特別是現(xiàn)場(chǎng)可編程門(mén)陣列憑借其編程靈活、系統(tǒng)穩(wěn)定、資源豐富、集成度高等優(yōu)點(diǎn)，其應(yīng)用領(lǐng)域已經(jīng)從原來(lái)的通信領(lǐng)域擴(kuò)展到航天、消費(fèi)電子、工業(yè)控制、測(cè)試測(cè)量等廣泛的領(lǐng)域，并且還有不斷擴(kuò)大的趨勢(shì)。然而隨著工藝節(jié)點(diǎn)的不斷攀升，人們對(duì)于可編程電路的系統(tǒng)集成度、可編程資源以及器件規(guī)模提出了更高的要求。對(duì)于FPGA系統(tǒng)而言，需要將軟件產(chǎn)生的配置信息位流通過(guò)FPGA配置控制系統(tǒng)加載到電路系統(tǒng)中相應(yīng)電路模塊的配置存儲(chǔ)單元SRAM中，來(lái)完成相應(yīng)功能的配置，因此FPGA配置控制系統(tǒng)的設(shè)計(jì)合理性以及實(shí)用性對(duì)于用戶體驗(yàn)來(lái)講有著舉足輕重的作用，對(duì)于FPGA配置控制系統(tǒng)的測(cè)試在設(shè)計(jì)流程上也是非常重要的一環(huán)。

目前對(duì)于FPGA配置控制系統(tǒng)的測(cè)試，是在FPGA配置控制系統(tǒng)測(cè)試驗(yàn)證平臺(tái)上進(jìn)行的，主要是通過(guò)FPGA的配套軟件工具定制產(chǎn)生需要的測(cè)試位流數(shù)據(jù)，然后配置數(shù)據(jù)流讀取器讀取相應(yīng)的測(cè)試位流數(shù)據(jù)，然后通過(guò)格式轉(zhuǎn)換輸入到驅(qū)動(dòng)器中進(jìn)行處理，同時(shí)通過(guò)預(yù)設(shè)的配置接口信息生成對(duì)應(yīng)的寫(xiě)入或讀取時(shí)序信號(hào)輸入至驅(qū)動(dòng)器中，通過(guò)驅(qū)動(dòng)器將測(cè)試位流數(shù)據(jù)根據(jù)時(shí)序信號(hào)寫(xiě)入配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試。在這一流程中，配套軟件工具的布局布線效果是固定的，接口也是固定的，因此配套軟件工具產(chǎn)生的測(cè)試位流數(shù)據(jù)也是固定的，不具有隨機(jī)性，也就無(wú)法驗(yàn)證到FPGA配置控制系統(tǒng)在隨機(jī)情況下表現(xiàn)的情況，因此測(cè)試驗(yàn)證的準(zhǔn)確性不高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供的一種FPGA配置控制系統(tǒng)測(cè)試方法、控制平臺(tái)及驗(yàn)證平臺(tái)，主要解決的技術(shù)問(wèn)題是：現(xiàn)有技術(shù)中對(duì)FPGA配置控制系統(tǒng)進(jìn)行測(cè)試時(shí)，生成的測(cè)試位流數(shù)據(jù)不具有隨機(jī)性，無(wú)法驗(yàn)證FPGA配置控制系統(tǒng)在隨機(jī)情形下表現(xiàn)情況的問(wèn)題。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種FPGA配置控制系統(tǒng)測(cè)試控制平臺(tái)，包括：

實(shí)例獲取器，用于獲取對(duì)配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試的測(cè)試實(shí)例，所述測(cè)試實(shí)例包括測(cè)試流程、測(cè)試流程中涉及的至少部分配置數(shù)據(jù)之生成約束條件以及配置接口信息；

配置數(shù)據(jù)生成器，用于根據(jù)所述測(cè)試執(zhí)行流程以及所述生成約束條件生成測(cè)試位流數(shù)據(jù)輸入至測(cè)試執(zhí)行平臺(tái)；所述測(cè)試位流數(shù)據(jù)中包含根據(jù)所述約束條件生成的指定測(cè)試數(shù)據(jù)以及針對(duì)所述測(cè)試流程涉及但無(wú)生成約束條件的配置數(shù)據(jù)所生成的隨機(jī)測(cè)試數(shù)據(jù)；

配置接口時(shí)序發(fā)生器，用于根據(jù)所述配置接口信息生成對(duì)應(yīng)的寫(xiě)入或讀取時(shí)序信號(hào)輸入至所述測(cè)試執(zhí)行平臺(tái)，以供該測(cè)試執(zhí)行平臺(tái)將所述位流數(shù)據(jù)寫(xiě)入所述配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試。

進(jìn)一步地，本發(fā)明還提供一種FPGA配置控制系統(tǒng)測(cè)試驗(yàn)證平臺(tái)，其特征在于，包括測(cè)試執(zhí)行平臺(tái)以及上述的FPGA配置控制系統(tǒng)測(cè)試控制平臺(tái)；

所述測(cè)試執(zhí)行平臺(tái)用于根據(jù)所述配置接口時(shí)序發(fā)生器輸出的時(shí)序信號(hào)，將所述配置數(shù)據(jù)生成器輸出的測(cè)試位流數(shù)據(jù)寫(xiě)入所述配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試。

進(jìn)一步地，本發(fā)明還提供一種FPGA配置控制系統(tǒng)測(cè)試方法，其特征在于，包括：

獲取對(duì)配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試的測(cè)試實(shí)例，所述測(cè)試實(shí)例包括測(cè)試流程、測(cè)試流程中涉及的至少部分配置數(shù)據(jù)之生成約束條件以及配置接口信息；

根據(jù)所述測(cè)試執(zhí)行流程以及所述生成約束條件生成測(cè)試位流數(shù)據(jù)輸入至測(cè)試執(zhí)行平臺(tái)；所述測(cè)試位流數(shù)據(jù)中包含根據(jù)所述約束條件生成的指定測(cè)試數(shù)據(jù)以及針對(duì)所述測(cè)試流程涉及但無(wú)生成約束條件的配置數(shù)據(jù)所生成的隨機(jī)測(cè)試數(shù)據(jù)；

根據(jù)所述配置接口信息生成對(duì)應(yīng)的寫(xiě)入或讀取時(shí)序信號(hào)輸入至所述測(cè)試執(zhí)行平臺(tái)，以供該測(cè)試執(zhí)行平臺(tái)將所述位流數(shù)據(jù)寫(xiě)入所述配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試；

根據(jù)所述時(shí)序信號(hào)，將所述配置數(shù)據(jù)生成器輸出的測(cè)試位流數(shù)據(jù)寫(xiě)入所述配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試。

本發(fā)明的有益效果是：

根據(jù)本發(fā)明提供的FPGA配置控制系統(tǒng)測(cè)試方法、控制平臺(tái)及驗(yàn)證平臺(tái)，通過(guò)實(shí)例獲取器獲取對(duì)配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試的測(cè)試實(shí)例，配置數(shù)據(jù)生成器根據(jù)測(cè)試實(shí)例中的測(cè)試執(zhí)行流程以及生成約束條件生成測(cè)試位流數(shù)據(jù)輸入至測(cè)試執(zhí)行平臺(tái)，其中，測(cè)試位流數(shù)據(jù)中包含根據(jù)約束條件生成的指定測(cè)試數(shù)據(jù)以及針對(duì)測(cè)試流程涉及但無(wú)生成約束條件的配置數(shù)據(jù)所生成的隨機(jī)測(cè)試數(shù)據(jù)，配置接口時(shí)序發(fā)生器根據(jù)測(cè)試實(shí)例中的配置接口信息生成對(duì)應(yīng)的寫(xiě)入或讀取時(shí)序信號(hào)輸入至測(cè)試執(zhí)行平臺(tái)，以供該測(cè)試執(zhí)行平臺(tái)將測(cè)試位流數(shù)據(jù)寫(xiě)入配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試，由于配置數(shù)據(jù)生成器生成的測(cè)試位流數(shù)據(jù)具有隨機(jī)性，因此可以驗(yàn)證配置控制系統(tǒng)在各個(gè)情形下的表現(xiàn)情況，進(jìn)而提升了配置控制系統(tǒng)功能驗(yàn)證的準(zhǔn)確性和可靠性。

附圖說(shuō)明

圖1為本發(fā)明實(shí)施例一的FPGA配置控制系統(tǒng)測(cè)試方法第一流程示意圖；

圖2為本發(fā)明實(shí)施例一的FPGA配置控制系統(tǒng)測(cè)試方法第二流程示意圖；

圖3為本發(fā)明實(shí)施例二的FPGA配置控制系統(tǒng)測(cè)試控制平臺(tái)的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例二的配置數(shù)據(jù)生成器的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例三的FPGA配置控制系統(tǒng)測(cè)試驗(yàn)證平臺(tái)的第一結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例三的FPGA配置控制系統(tǒng)測(cè)試驗(yàn)證平臺(tái)的第二結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例三的FPGA配置控制系統(tǒng)測(cè)試驗(yàn)證平臺(tái)的第三結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面通過(guò)具體實(shí)施方式結(jié)合附圖對(duì)本發(fā)明實(shí)施例作進(jìn)一步詳細(xì)說(shuō)明。

實(shí)施例一：

為了使對(duì)FPGA配置控制系統(tǒng)的測(cè)試不再依賴(lài)于配套軟件工具，提高對(duì)FPGA配置控制系統(tǒng)進(jìn)行測(cè)試的準(zhǔn)確性，本實(shí)施例提供一種FPGA配置控制系統(tǒng)測(cè)試方法，具體的可以參見(jiàn)圖1所示，包括：

S101：獲取對(duì)配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試的測(cè)試實(shí)例。

本實(shí)施例中的測(cè)試實(shí)例包括測(cè)試流程、測(cè)試流程中涉及的至少部分配置數(shù)據(jù)之生成約束條件以及配置接口信息。且需要說(shuō)明的是，本實(shí)施例中的待測(cè)設(shè)計(jì)可以為實(shí)現(xiàn)某種功能的電路設(shè)計(jì)。其中，步驟S101中可以通過(guò)實(shí)例獲取器來(lái)獲取測(cè)試實(shí)例。

S102：根據(jù)測(cè)試流程及約束條件生成測(cè)試位流數(shù)據(jù)輸入至測(cè)試執(zhí)行平臺(tái)。

應(yīng)當(dāng)理解的是，本實(shí)施例中可以通過(guò)的配置數(shù)據(jù)生成器來(lái)產(chǎn)生測(cè)試位流數(shù)據(jù)，本實(shí)施例中的配置數(shù)據(jù)生成器可以根據(jù)實(shí)例獲取器獲取到的測(cè)試實(shí)例中的測(cè)試流程以及生成約束條件，生成測(cè)試位流數(shù)據(jù)并輸入至測(cè)試執(zhí)行平臺(tái)的。其中，本實(shí)施例中的配置數(shù)據(jù)生成器生成的測(cè)試位流數(shù)據(jù)包括根據(jù)約束條件生成的指定測(cè)試數(shù)據(jù)，以及針對(duì)測(cè)試流程涉及但無(wú)生成約束條件的配置數(shù)據(jù)所生成的隨機(jī)測(cè)試數(shù)據(jù)。

需要說(shuō)明的是，本實(shí)施例中的配置數(shù)據(jù)生成器可以包括以下產(chǎn)生器中的至少一種：配置寄存器自動(dòng)產(chǎn)生器、配置存儲(chǔ)數(shù)據(jù)自動(dòng)產(chǎn)生器、空白數(shù)據(jù)產(chǎn)生器和配置數(shù)據(jù)識(shí)別內(nèi)容產(chǎn)生器。

也即是，本實(shí)施例中的配置數(shù)據(jù)生成器可以只包括上述產(chǎn)生器中的任意一種，或者可以包括上述產(chǎn)生器中的任意兩種、三種，或者也可以同時(shí)包括上述的四種產(chǎn)生器。例如，本實(shí)施例中的配置數(shù)據(jù)生成器可以包括配置寄存器自動(dòng)產(chǎn)生器和配置存儲(chǔ)數(shù)據(jù)自動(dòng)產(chǎn)生器。

因此本實(shí)施例中的配置數(shù)據(jù)生成器生成測(cè)試位流數(shù)據(jù)就包括以下情況中的至少一種：

配置寄存器自動(dòng)產(chǎn)生器根據(jù)生成約束條件產(chǎn)生指定配置寄存器數(shù)據(jù)，和/或隨機(jī)產(chǎn)生隨機(jī)配置寄存器數(shù)據(jù)；

配置存儲(chǔ)數(shù)據(jù)自動(dòng)產(chǎn)生器根據(jù)生成約束條件產(chǎn)生配置到FPGA存儲(chǔ)單元的指定數(shù)據(jù)，和/或隨機(jī)產(chǎn)生配置到FPGA存儲(chǔ)單元的隨機(jī)數(shù)據(jù)；

空白數(shù)據(jù)產(chǎn)生器產(chǎn)生供時(shí)鐘切換配置或供時(shí)間等待的空白數(shù)據(jù)。

配置數(shù)據(jù)識(shí)別內(nèi)容產(chǎn)生器產(chǎn)生唯一標(biāo)識(shí)所述測(cè)試位流數(shù)據(jù)的標(biāo)識(shí)數(shù)據(jù)。

應(yīng)當(dāng)理解的是，本實(shí)施例中的配置寄存器自動(dòng)產(chǎn)生器可以根據(jù)約束條件產(chǎn)生指定配置寄存器數(shù)據(jù)和隨機(jī)產(chǎn)生隨機(jī)配置寄存器數(shù)據(jù)，也可以只產(chǎn)生指定配置寄存器數(shù)據(jù)或只產(chǎn)生隨機(jī)配置寄存器數(shù)據(jù)。同樣的，本實(shí)施例中的配置存儲(chǔ)數(shù)據(jù)自動(dòng)產(chǎn)生器可以根據(jù)約束條件產(chǎn)生配置到FPGA存儲(chǔ)單元的指令數(shù)據(jù)和隨機(jī)產(chǎn)生配置到FPGA存儲(chǔ)單元的隨機(jī)數(shù)據(jù)，或者也可以只產(chǎn)生指定數(shù)據(jù)或只產(chǎn)生隨機(jī)數(shù)據(jù)。本實(shí)施例中的空白數(shù)據(jù)產(chǎn)生器可以產(chǎn)生供時(shí)鐘切換配置或供時(shí)間等待的空白數(shù)據(jù)，從而可以為模式切換數(shù)據(jù)處理提供足夠的等待時(shí)間，應(yīng)當(dāng)理解的是，本實(shí)施例中的空白數(shù)據(jù)的大小可以由開(kāi)發(fā)人員預(yù)先設(shè)定好，也可以支持用戶自定義。本實(shí)施例中的配置數(shù)據(jù)識(shí)別內(nèi)容產(chǎn)生器生成的標(biāo)識(shí)數(shù)據(jù)可以是一個(gè)固定的數(shù)據(jù)，主要起標(biāo)識(shí)作用，其中標(biāo)識(shí)數(shù)據(jù)可以位于測(cè)試位流數(shù)據(jù)的頭部，也可以位于測(cè)試位流數(shù)據(jù)的尾部，當(dāng)然也可以同時(shí)位于測(cè)試位流數(shù)據(jù)的頭部和尾部。

S103：根據(jù)配置接口信息生成對(duì)應(yīng)的寫(xiě)入或讀取時(shí)序信號(hào)輸入至測(cè)試執(zhí)行平臺(tái)。

應(yīng)當(dāng)說(shuō)明的是，本實(shí)施例中可以通過(guò)配置接口時(shí)序發(fā)生器生成時(shí)序信號(hào)，且配置接口時(shí)序發(fā)生器可以根據(jù)實(shí)例獲取器獲取到的配置接口信息生成寫(xiě)入或讀取時(shí)序信號(hào)的。

S104：根據(jù)時(shí)序信號(hào)，將配置數(shù)據(jù)生成器輸出的測(cè)試位流數(shù)據(jù)寫(xiě)入到配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試。

應(yīng)當(dāng)理解的是，本實(shí)施例S104步驟可以由測(cè)試執(zhí)行平臺(tái)執(zhí)行。

下面對(duì)本實(shí)施例中對(duì)配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試作進(jìn)一步說(shuō)明。

請(qǐng)參見(jiàn)圖2所示，本實(shí)施例中對(duì)配置控制系統(tǒng)的待測(cè)設(shè)計(jì)執(zhí)行的測(cè)試流程包括：

S201：根據(jù)接收到的時(shí)序信號(hào)將測(cè)試位流數(shù)據(jù)分別寫(xiě)入到配置控制系統(tǒng)的待測(cè)設(shè)計(jì)和模擬器中。

對(duì)于S201而言，可以通過(guò)驅(qū)動(dòng)器實(shí)現(xiàn)上述過(guò)程，且本實(shí)施例中的配置接口時(shí)序發(fā)生器生成的時(shí)序信號(hào)可以輸入驅(qū)動(dòng)器中，同時(shí)，本實(shí)施例中的配置數(shù)據(jù)生成器生成的測(cè)試位流數(shù)據(jù)也可以輸入至驅(qū)動(dòng)器中。

S202：模擬器中包含配置控制系統(tǒng)的待測(cè)設(shè)計(jì)的參考模型，并根據(jù)輸入的測(cè)試位流數(shù)據(jù)產(chǎn)生仿真結(jié)果并輸出至校驗(yàn)器中。

S203：獲取配置控制系統(tǒng)的待測(cè)設(shè)計(jì)根據(jù)測(cè)試位流數(shù)據(jù)輸出的運(yùn)行結(jié)果，并將該結(jié)果輸出至校驗(yàn)器中。

應(yīng)當(dāng)理解的是，本實(shí)施例中可以通過(guò)監(jiān)測(cè)器獲取配置控制系統(tǒng)的待測(cè)設(shè)計(jì)根據(jù)測(cè)試位流數(shù)據(jù)輸出的運(yùn)行結(jié)果，本實(shí)施例中的S202與S203沒(méi)有先后之分，可以先執(zhí)行S203再執(zhí)行S202。

S204：校驗(yàn)器對(duì)接收到的仿真結(jié)果和運(yùn)行結(jié)果進(jìn)行校驗(yàn)處理得到測(cè)試結(jié)果。

此外還需要說(shuō)明的是，還可以直接通過(guò)斷言控制器向配置控制系統(tǒng)的待測(cè)設(shè)計(jì)輸入外加測(cè)試激勵(lì)，此時(shí)的斷言控制器可以與配置控制系統(tǒng)的待測(cè)設(shè)計(jì)中的激勵(lì)輸入接口連接，可以理解的是，當(dāng)通過(guò)斷言控制器向配置控制系統(tǒng)的待測(cè)設(shè)計(jì)輸入外加測(cè)試激勵(lì)時(shí)，也可以向模擬器中輸入同樣的外加測(cè)試激勵(lì)?？梢岳斫獾氖?，本實(shí)施例中的配置數(shù)據(jù)生成器可以只生成隨機(jī)測(cè)試數(shù)據(jù)，此時(shí)的指定測(cè)試數(shù)據(jù)就可以通過(guò)斷言控制器向配置控制系統(tǒng)的待測(cè)設(shè)計(jì)輸入，同時(shí)該指定數(shù)據(jù)也要輸入至模擬器中。

此外，還可以將斷言控制器與配置控制系統(tǒng)的待測(cè)設(shè)計(jì)中的監(jiān)測(cè)位置相連，斷言控制器可以提取該監(jiān)測(cè)位置的信號(hào)進(jìn)行監(jiān)測(cè)。

此外還需要說(shuō)明的是，本實(shí)施例中的配置控制系統(tǒng)的待測(cè)設(shè)計(jì)中的存儲(chǔ)單元的描述格式可以為從陣列功能層進(jìn)行整體描述的陣列式描述格式，例如，可以使用寄存器型verilog(硬件描述語(yǔ)言)描述方式進(jìn)行陣列式存儲(chǔ)單元的描述，如此可以縮短仿真和編譯的時(shí)間，使模擬器中的處理速度更快，從而提高仿真效率。

本發(fā)明實(shí)施例提供的FPGA配置控制系統(tǒng)測(cè)試方法，通過(guò)配置數(shù)據(jù)生成器生成測(cè)試位流數(shù)據(jù)輸入至測(cè)試執(zhí)行平臺(tái)，其中測(cè)試位流數(shù)據(jù)中包括指定測(cè)試數(shù)據(jù)和隨機(jī)測(cè)試數(shù)據(jù)，從而可以驗(yàn)證配置控制系統(tǒng)在各個(gè)情形下的表現(xiàn)情況，提高了測(cè)試驗(yàn)證配置控制系統(tǒng)的準(zhǔn)確性，相對(duì)于現(xiàn)有技術(shù)中通過(guò)配套軟件工具生成測(cè)試位流數(shù)據(jù)也能節(jié)約一定的時(shí)間。

實(shí)施例二：

本實(shí)施例提供一種FPGA配置控制系統(tǒng)測(cè)試控制平臺(tái)30，具體的可以參見(jiàn)圖3所示，包括實(shí)例獲取器31、配置數(shù)據(jù)生成器32和配置接口時(shí)序發(fā)生器33。

其中，實(shí)例獲取器31用于獲取對(duì)配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試的測(cè)試實(shí)例。本實(shí)施例中的測(cè)試實(shí)例包括測(cè)試流程、測(cè)試流程中涉及的至少部分配置數(shù)據(jù)之生成約束條件以及配置接口信息。且需要說(shuō)明的是，本實(shí)施例中的待測(cè)設(shè)計(jì)可以為實(shí)現(xiàn)某種功能的電路設(shè)計(jì)。

本實(shí)施例中的配置數(shù)據(jù)生成器32用于根據(jù)實(shí)例獲取器31獲取到的測(cè)試實(shí)例中的測(cè)試流程以及生成約束條件生成測(cè)試位流數(shù)據(jù)輸入至測(cè)試執(zhí)行平臺(tái)；本實(shí)施例中的測(cè)試位流數(shù)據(jù)中包含根據(jù)約束條件生成的指定測(cè)試數(shù)據(jù)以及針對(duì)測(cè)試流程涉及但無(wú)生成約束條件的配置數(shù)據(jù)所生成的隨機(jī)測(cè)試數(shù)據(jù)。

需要說(shuō)明的是，本實(shí)施例中的配置數(shù)據(jù)生成器32包括以下產(chǎn)生器中的至少一種：

配置寄存器自動(dòng)產(chǎn)生器，用于根據(jù)生成約束條件產(chǎn)生指定配置寄存器數(shù)據(jù)，和/或隨機(jī)產(chǎn)生隨機(jī)配置寄存器數(shù)據(jù)；

配置存儲(chǔ)數(shù)據(jù)自動(dòng)產(chǎn)生器，用于根據(jù)生成約束條件產(chǎn)生配置到FPGA存儲(chǔ)單元的指定數(shù)據(jù)，和/或隨機(jī)產(chǎn)生配置到FPGA存儲(chǔ)單元的隨機(jī)數(shù)據(jù)；

空白數(shù)據(jù)產(chǎn)生器；用于產(chǎn)生供時(shí)鐘切換配置或供時(shí)間等待的空白數(shù)據(jù)。

配置數(shù)據(jù)識(shí)別內(nèi)容產(chǎn)生器，用于產(chǎn)生唯一標(biāo)識(shí)測(cè)試位流數(shù)據(jù)的標(biāo)識(shí)數(shù)據(jù)。

也即是，本實(shí)施例中的配置數(shù)據(jù)生成器32可以只包括上述產(chǎn)生器中的任意一種，或者可以包括上述產(chǎn)生器中的任意兩種、三種，或者也可以同時(shí)包括上述的四種產(chǎn)生器。例如，本實(shí)施例中的配置數(shù)據(jù)生成器32可以包括配置寄存器自動(dòng)產(chǎn)生器、配置存儲(chǔ)數(shù)據(jù)自動(dòng)產(chǎn)生器和配置數(shù)據(jù)識(shí)別內(nèi)容產(chǎn)生器。請(qǐng)參見(jiàn)圖4所示，圖4為當(dāng)本實(shí)施例中的配置數(shù)據(jù)生成器32同時(shí)包括配置寄存器自動(dòng)產(chǎn)生器321、配置存儲(chǔ)數(shù)據(jù)自動(dòng)產(chǎn)生器322、空白數(shù)據(jù)產(chǎn)生器323和配置數(shù)據(jù)識(shí)別內(nèi)容產(chǎn)生器324時(shí)，其四種產(chǎn)生器的結(jié)構(gòu)示意圖。

應(yīng)當(dāng)理解的是，本實(shí)施例中的配置寄存器自動(dòng)產(chǎn)生器可以根據(jù)約束條件產(chǎn)生指定配置寄存器數(shù)據(jù)和隨機(jī)產(chǎn)生隨機(jī)配置寄存器數(shù)據(jù)，也可以只產(chǎn)生指定配置寄存器數(shù)據(jù)或只產(chǎn)生隨機(jī)配置寄存器數(shù)據(jù)。具體而言，本實(shí)施例中的配置寄存器自動(dòng)產(chǎn)生器可以產(chǎn)生各種配置寄存器的內(nèi)容，包括控制寄存器、命令寄存器、位寬識(shí)別寄存器、用戶寄存器以及其他用于識(shí)別的寄存器和自定義的寄存器等，主要用于設(shè)置位寬識(shí)別、配置存儲(chǔ)數(shù)據(jù)的控制方式、接口工作方式、校驗(yàn)計(jì)算方式、讀寫(xiě)控制方式、加解密控制方式等，控制寄存器中控制位和命令寄存器中命令位可根據(jù)不沖突的原則進(jìn)行條件組合方式隨機(jī)化產(chǎn)生控制值。

同樣的，本實(shí)施例中的配置存儲(chǔ)數(shù)據(jù)自動(dòng)產(chǎn)生器可以根據(jù)約束條件產(chǎn)生配置到FPGA存儲(chǔ)單元的指令數(shù)據(jù)和隨機(jī)產(chǎn)生配置到FPGA存儲(chǔ)單元的隨機(jī)數(shù)據(jù)，或者也可以只產(chǎn)生指定數(shù)據(jù)或只產(chǎn)生隨機(jī)數(shù)據(jù)。

本實(shí)施例中的空白數(shù)據(jù)產(chǎn)生器可以產(chǎn)生供時(shí)鐘切換配置或供時(shí)間等待的空白數(shù)據(jù)，空白數(shù)據(jù)為填充內(nèi)容，沒(méi)有功能，而且可以為時(shí)鐘切換、模式切換等過(guò)程預(yù)留足夠的時(shí)間來(lái)完成操作。應(yīng)當(dāng)理解的是，本實(shí)施例中的空白數(shù)據(jù)的大小及位置可以由開(kāi)發(fā)人員預(yù)先設(shè)定好，也可以支持用戶自定義。

本實(shí)施例中的配置數(shù)據(jù)識(shí)別內(nèi)容產(chǎn)生器生成的標(biāo)識(shí)數(shù)據(jù)可以是一個(gè)固定的數(shù)據(jù)，主要起標(biāo)識(shí)作用，其中標(biāo)識(shí)數(shù)據(jù)可以位于測(cè)試位流數(shù)據(jù)的頭部，也可以位于測(cè)試位流數(shù)據(jù)的尾部，當(dāng)然也可以同時(shí)位于測(cè)試位流數(shù)據(jù)的頭部和尾部。應(yīng)當(dāng)理解的是，當(dāng)對(duì)單個(gè)配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試時(shí)，也可以不需要配置數(shù)據(jù)識(shí)別內(nèi)容產(chǎn)生器產(chǎn)生標(biāo)識(shí)數(shù)據(jù)。當(dāng)然，本實(shí)施例中的FPGA配置控制系統(tǒng)測(cè)試控制平臺(tái)30中可以根據(jù)待測(cè)設(shè)計(jì)的設(shè)置對(duì)應(yīng)的產(chǎn)生器，具體產(chǎn)生器的組合方式可以靈活設(shè)置。

本實(shí)施例中的配置接口時(shí)序發(fā)生器33用于根據(jù)所述配置接口信息生成對(duì)應(yīng)的寫(xiě)入或讀取時(shí)序信號(hào)輸入至所述測(cè)試執(zhí)行平臺(tái)，以供該測(cè)試執(zhí)行平臺(tái)將所述測(cè)試位流數(shù)據(jù)寫(xiě)入所述配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試。

本實(shí)施例提供的FPGA配置控制系統(tǒng)測(cè)試控制平臺(tái)30還可以包括斷言控制器。本實(shí)施例中斷言控制器用于與配置控制系統(tǒng)的待測(cè)設(shè)計(jì)中的激勵(lì)輸入接口連接，用于直接向配置控制系統(tǒng)的待測(cè)設(shè)計(jì)輸入外加測(cè)試激勵(lì)；

和/或，

斷言控制器用于與配置控制系統(tǒng)的待測(cè)設(shè)計(jì)中的監(jiān)測(cè)位置連接，用于提取監(jiān)測(cè)位置的信號(hào)進(jìn)行監(jiān)測(cè)。

也即是，本實(shí)施例中的斷言控制器可以用于直接向配置控制系統(tǒng)的待測(cè)設(shè)計(jì)輸入外加測(cè)試激勵(lì)的同時(shí)，也可以用于對(duì)待測(cè)設(shè)計(jì)中的某一監(jiān)測(cè)位置進(jìn)行監(jiān)測(cè)，也可以同時(shí)具有上述功能。這樣，可以更加直觀、更方便地添加外加測(cè)試激勵(lì)或者增加監(jiān)測(cè)位置進(jìn)行更詳細(xì)的信號(hào)檢測(cè)，使得測(cè)試驗(yàn)證的質(zhì)量得到更好的保證。

當(dāng)然，當(dāng)通過(guò)本實(shí)施例提供的斷言控制器向配置控制系統(tǒng)的待測(cè)設(shè)計(jì)輸入外加測(cè)試激勵(lì)時(shí)，也可以向模擬器中輸入同樣的外加測(cè)試激勵(lì)?？梢岳斫獾氖?，本實(shí)施例中的配置數(shù)據(jù)生成器32可以只生成隨機(jī)測(cè)試數(shù)據(jù)，此時(shí)的指定測(cè)試數(shù)據(jù)就可以通過(guò)斷言控制器向配置控制系統(tǒng)的待測(cè)設(shè)計(jì)輸入，同時(shí)該指定數(shù)據(jù)也要輸入至模擬器中。

通過(guò)本實(shí)施例提供的FPGA配置控制系統(tǒng)測(cè)試控制平臺(tái)30，可以直接通過(guò)配置數(shù)據(jù)生成器32生成用于測(cè)試的測(cè)試位流數(shù)據(jù)，可以提升測(cè)試效率，而且由于生成的測(cè)試位流數(shù)據(jù)具有隨機(jī)性，因此可以提高配置控制系統(tǒng)測(cè)試驗(yàn)證結(jié)果的準(zhǔn)確性。

實(shí)施例三：

請(qǐng)參見(jiàn)圖5所示，本實(shí)施例提供一種FPGA配置控制系統(tǒng)測(cè)試驗(yàn)證平臺(tái)50，包括測(cè)試執(zhí)行平臺(tái)34以及上述的任意一種FPGA配置控制系統(tǒng)測(cè)試控制平臺(tái)30。

在此，需要說(shuō)明的是，本實(shí)施例中的FPGA配置控制系統(tǒng)測(cè)試控制平臺(tái)30可以集成于FPGA配置控制系統(tǒng)測(cè)試驗(yàn)證平臺(tái)50內(nèi)，這樣可以節(jié)省驗(yàn)證測(cè)試的整體時(shí)間，當(dāng)然本實(shí)施例中的FPGA配置控制系統(tǒng)測(cè)試控制平臺(tái)30也可以獨(dú)立于FPGA配置控制系統(tǒng)測(cè)試驗(yàn)證平臺(tái)50以外額外設(shè)置。

本實(shí)施例中的測(cè)試執(zhí)行平臺(tái)34用于根據(jù)配置接口時(shí)序發(fā)生器33輸出的時(shí)序信號(hào)，將配置數(shù)據(jù)生成器32輸出的測(cè)試位流數(shù)據(jù)寫(xiě)入到配置控制系統(tǒng)的待測(cè)設(shè)計(jì)進(jìn)行測(cè)試。

請(qǐng)參見(jiàn)圖6所示，本實(shí)施例提供的測(cè)試執(zhí)行平臺(tái)34可以包括驅(qū)動(dòng)器341、模擬器342、監(jiān)測(cè)器344以及校驗(yàn)器345。

本實(shí)施例中的驅(qū)動(dòng)器341用于根據(jù)配置接口時(shí)序發(fā)生器33輸出的時(shí)序信號(hào)將配置數(shù)據(jù)生成器32輸出的位流數(shù)據(jù)分別寫(xiě)入配置控制系統(tǒng)待測(cè)設(shè)計(jì)343以及模擬器342。

模擬器342中包含配置控制系統(tǒng)的待測(cè)設(shè)計(jì)的參考模型，用于根據(jù)輸入的位流數(shù)據(jù)產(chǎn)生仿真結(jié)果輸出至校驗(yàn)器345；

監(jiān)測(cè)器344用于獲取配置控制系統(tǒng)的待測(cè)設(shè)計(jì)根據(jù)測(cè)試位流數(shù)據(jù)輸出的運(yùn)行結(jié)果，并將運(yùn)行結(jié)果輸出至校驗(yàn)器345；

校驗(yàn)器345用于對(duì)接收到的仿真結(jié)果和運(yùn)行結(jié)果進(jìn)行校驗(yàn)處理得到測(cè)試結(jié)果。

當(dāng)本實(shí)施例提供的FPGA配置控制系統(tǒng)測(cè)試驗(yàn)證平臺(tái)50中包括斷言控制器35時(shí)，本實(shí)施例中的FPGA配置控制系統(tǒng)測(cè)試驗(yàn)證平臺(tái)50可以參見(jiàn)圖7所示。

此外還需要說(shuō)明的是，本實(shí)施例中的配置控制系統(tǒng)的待測(cè)設(shè)計(jì)中的存儲(chǔ)單元的描述格式可以為從陣列功能層進(jìn)行整體描述的陣列式描述格式，例如，可以使用寄存器型verilog(硬件描述語(yǔ)言)描述方式進(jìn)行陣列式存儲(chǔ)單元的描述，如此，驗(yàn)證平臺(tái)50在編譯時(shí)能夠得到更好的編譯處理和綜合處理，會(huì)使仿真運(yùn)行時(shí)綜合得出的網(wǎng)表更簡(jiǎn)化，大大減少了仿真軟件的系統(tǒng)消耗，從而縮短仿真的編譯時(shí)間和仿真時(shí)間，從而縮短了整體的測(cè)試驗(yàn)證時(shí)間，進(jìn)而提高了仿真效率。

通過(guò)本實(shí)施例提供的FPGA配置控制系統(tǒng)測(cè)試驗(yàn)證平臺(tái)，產(chǎn)生測(cè)試位流數(shù)據(jù)的方式不再依賴(lài)于配套軟件工具，可以減少配套軟件工具產(chǎn)生測(cè)試位流數(shù)據(jù)以及讀取測(cè)試位流數(shù)據(jù)費(fèi)時(shí)費(fèi)力的流程，從而可以減少測(cè)試驗(yàn)證的時(shí)間，由于能夠通過(guò)配置數(shù)據(jù)自動(dòng)產(chǎn)生器產(chǎn)生隨機(jī)的測(cè)試位流數(shù)據(jù)，相較于配套軟件工具只能產(chǎn)生固定的測(cè)試位流數(shù)據(jù)，能夠使得驗(yàn)證平臺(tái)驗(yàn)證到待測(cè)設(shè)計(jì)很多死角的漏洞，從而提升了測(cè)試驗(yàn)證配置控制系統(tǒng)待測(cè)設(shè)計(jì)的準(zhǔn)確性。

顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述本發(fā)明實(shí)施例的各模塊或各步驟可以用通用的計(jì)算裝置來(lái)實(shí)現(xiàn)，它們可以集中在單個(gè)的計(jì)算裝置上，或者分布在多個(gè)計(jì)算裝置所組成的網(wǎng)絡(luò)上，可選地，它們可以用計(jì)算裝置可執(zhí)行的程序代碼來(lái)實(shí)現(xiàn)，從而，可以將它們存儲(chǔ)在計(jì)算機(jī)存儲(chǔ)介質(zhì)(ROM/RAM、磁碟、光盤(pán))中由計(jì)算裝置來(lái)執(zhí)行，并且在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟，或者將它們分別制作成各個(gè)集成電路模塊，或者將它們中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來(lái)實(shí)現(xiàn)。所以，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。

以上內(nèi)容是結(jié)合具體的實(shí)施方式對(duì)本發(fā)明實(shí)施例所作的進(jìn)一步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。