本發(fā)明涉及到心電檢測的技術領域，尤其涉及到一種心電信號預處理系統(tǒng)。

背景技術：

心血管類疾病已經成為較常見的一類疾病，嚴重危害著人們的身體健康，從當前醫(yī)學水平來看，心電信號檢測已開始逐漸成為預防、診斷以及治療心血管類疾病的重要技術手段。在臨床運用上，心電圖的操作方式也十分方便、簡易，對人體是沒有任何的創(chuàng)傷性，同時具有隨時診斷、及時跟蹤病情的優(yōu)點。對于醫(yī)生來說，要想進一步了解患者的心臟狀況，以及對患者心臟上出現的病癥進行診療，這都離不開心電信號的檢測與分析。然而，外界環(huán)境對心電信號的影響很大，心電信號表現出非平穩(wěn)、非線性的的一種微弱信號，一般來說，它的幅度基本是mV級，頻帶范圍處于0.07～100Hz這個區(qū)間之中。由于工頻干擾、基線漂移、肌電干擾等一系列因素的存在，往往會對心電信號造成嚴重的干擾。

技術實現要素：

本發(fā)明的目的是為了克服現有技術的不足，提供了一種心電信號預處理系統(tǒng)。

本發(fā)明提供了一種心電信號預處理系統(tǒng)，該心電信號預處理系統(tǒng)包括：信號放大采集電路、與所述信號放大采集電路連接的AD采樣電路、與所述AD采樣電路連接的FPGA電路、與所述FPGA電路連接的JTAG通信電路，以及給所述信號放大采集電路、AD采樣電路、FPGA電路、JTAG 通信電路供電的電源電路；其中，所述FPGA電路包括：

FIR低通濾波器，用于處理肌電干擾；

自適應陷波濾波器，與所述FIR低通濾波器信號連接并用于處理工頻信號干擾；

自適應高通濾波器，與所述自適應陷波濾波器信號連接并用于處理基線漂移噪聲的影響。

本發(fā)明的有益效果是：依據心電信號中存在的肌電干擾、工頻干擾、基線漂移等噪聲特點，提出了采用FIR低通濾波器抑制了肌電噪聲干擾，采用自適應陷波器消除工頻干擾，并采用自適應高通濾波器消除基線漂移，有效地提高了心電信號采集的準確性。

附圖說明

圖1是本發(fā)明實施例提供的心電信號預處理系統(tǒng)的結構示意圖；

圖2是本發(fā)明實施例提供的FPGA電路的結構示意圖；

圖3是本發(fā)明實施例提供的FIR濾波器結構模型圖；

圖4是本發(fā)明實施例提供的FIR濾波器在N為奇數h(n)為偶對稱的線性結構圖；

圖5是本發(fā)明實施例提供的FIR濾波器在N為偶數h(n)為偶對稱的線性結構圖；

圖6是本發(fā)明實施例提供的并行DA結構示意圖；

圖7是本發(fā)明實施例提供的串行DA結構示意圖；

圖8是本發(fā)明實施例提供的改進型DA結構示意圖；

圖9是本發(fā)明本實施例提供的自適應陷波器結構圖；

圖10是本發(fā)明本實施例提供的自適應陷波器實現架構圖；

圖11是CORDIC算法示意圖；

圖12是ORDIC算法每一級迭代內部實現圖；

圖13是自適應高通濾波器的結構圖。

具體實施方式

為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

請參閱圖1及圖2，本發(fā)明實施例提供了一種心電信號預處理系統(tǒng)，該心電信號預處理系統(tǒng)包括：信號放大采集電路、與所述信號放大采集電路連接的AD采樣電路、與所述AD采樣電路連接的FPGA電路、與所述FPGA電路連接的JTAG通信電路，以及給所述信號放大采集電路、AD采樣電路、FPGA電路、JTAG通信電路供電的電源電路；其中，所述FPGA電路包括：

FIR低通濾波器，用于處理肌電干擾；

自適應陷波濾波器，與所述FIR低通濾波器信號連接并用于處理工頻信號干擾；

自適應高通濾波器，與所述自適應陷波濾波器信號連接并用于處理基線漂移噪聲的影響。

在上述實施例中，依據心電信號中存在的肌電干擾、工頻干擾、基線漂移等噪聲特點，提出了采用FIR低通濾波器抑制了肌電噪聲干擾，采用自適應陷波器消除工頻干擾，并采用自適應高通濾波器消除基線漂移，有效地提高了心電信號采集的準確性。

為了方便理解本實施例提供的心電信號預處理系統(tǒng)，下面結合附圖以及具體的實施例對其進行詳細的說明。

如圖1所示，心電信號預處理系統(tǒng)主要由信號放大采集電路、AD采樣電路、FPGA電路、JTAG通信電路和電源電路組成。其中，它的核心電路為FPGA芯片電路設計，因為其控制著高速AD采樣、心電信號的預處理、FIFO的讀寫以及通過JTAG與上位機軟件之間的通信控制?；贔PGA的心電信號預處理過程如圖2所示，它包括控制AD7606的信號采集模塊，用于心電信號預處理的算法模塊，與上位機通信的數據緩存模塊。其中，心電信號預處理系統(tǒng)中的關鍵部分是：設計處理肌電干擾的FIR低通濾波器、設計處理工頻信號干擾的自適應陷波濾波器，設計處理基線漂移噪聲的自適應高通濾波器。

下面依次介紹本實施例提供心電信號預處理系統(tǒng)的各個部分。

首先信號放大采集電路本系統(tǒng)中采用了AD8232心電采集放大芯片，以此作為心電信號的采集核心模塊。該芯片能夠采集mV級的心電信號，并且把信號放大到正負3.3V左右，以便于AD芯片采集。

選用心電信號前置采集放大芯片的時候，需要綜合考慮轉換速度、分辨率、功耗以及增益帶寬等參數性能。一般情況下，要求壓擺率不小于10V/us，高分辨率和低功耗的運放。根據以上的要求，本系統(tǒng)中選用AD8232這款運算放大器，來進行心電信號的放大處理。具體來說，AD8232具有低成本、低功耗以及出眾的交流和直流性能；共模抑制最低為78dB，輸出電壓擺幅為±3V(負載低至150Ω)；低電源電流：5.3mA，高壓擺率：300V/μs。因此，它完全滿足了信號放大調整的要求。

A/D轉換電路，AD7606是一種最高采樣速度為200kSPS，采樣精度為16位的有符號的模數轉換器。其芯片中內置一個高性能采樣保持放大器(SHA)和基準電壓源。AD7606采用多級差分流水線架構，并且內置輸出糾錯邏輯，能夠保證在整個工作溫度范圍內無失碼。

AD7606轉換電路，AD7606的兩個CONVST(CONVST A，CONVST B)引腳連接時，可以同時進行8通道采樣，或者每個CONVST對相應通道啟動同步采樣(CONVSTA用來對V1到V4啟動同步采樣，CONVST B用來對V5到V8啟動同步采樣)。在內部基準電壓選擇2.5V時，模擬輸入電壓范圍為達到±10V。系統(tǒng)上電初始化后，CONVST的上升沿啟動AD轉換，同時BUSY信號變高，表示轉換正在進行，當采用內部基準時鐘時，轉換時間為4us，當BUSY信號變?yōu)榈碗娖綍r，表示轉換完成，即可開始讀取操作。在BUSY下降沿時，采樣保持放大器返回跟蹤模式，此時拉低片選信號在每個讀使能信號的低電平期間可以將每個通道的16位轉換結果依次從輸出寄存器中讀出，兩次讀取之間的最短間隔為6ns。

為了驗證A/D控制器的正確性，將設計的控制器IP代碼下載到FPGA(EP4CE6F17C8)測試平臺中，并且利用QUARTUS自帶的邏輯分析儀對其時序信號進行波形檢測。當片選信號ad_cs拉低后，ad_cs的8個讀使能信號處于低電平期間，此時FPGA將8個通道的16位轉換結果依次從AD芯片的輸出寄存器中讀出。

要使FPGA芯片實現正常的信號處理功能，就離不開外圍接口電路。這些外圍接口電路包括：晶振電路，復位電路，下載程序用的JTAG電路等。

心電信號是一種微弱的小信號，其強度一般在0.05mV-5mV之間。在 采集心電信號的過程中一般會受到強噪聲的干擾。肌電干擾是心電采集過程中一種隨機的高斯白噪聲，通常有硬件濾波和軟件濾波兩種方法可以抑制這種噪聲。以數字濾波為代表的軟件濾波方法則可以在完成硬件濾波功能的同時，又可以調節(jié)參數實現靈活的濾波。其中，有限沖激響應(FIR)濾波器是軟件濾波中常用的一種用于去除心電肌電干擾噪聲的濾波器。與無限長濾波器(IIR)相比，它具有穩(wěn)定性、嚴格的線性相位的特點。FIR濾波器是對N個采樣數據執(zhí)行加權平均和的處理，其處理過程由式(1)可表示為：

式(1)描述的是FIR濾波器的數學公式，其中N表示FIR濾波器的抽頭個數，其中x(k)表示第k個輸入的采樣的數據，y(n)表示輸出的濾波數據。數學結構模型，如圖3所示；

整個濾波器的運算主要由乘和加運算組成。乘法器模塊的數量與濾波器所設計的的階數多少有關，而階數的多少的選取又是由其特定的濾波環(huán)境(采樣頻率，阻帶的衰減，算法的選擇)所決定的。在階數確定的情況下，如何優(yōu)化乘法運算對FPGA的資源、面積、速度具有很大的影響。本章將討論多種乘法運算的優(yōu)化方法，最后根據心電信號的頻譜、濾波要求、FPGA資源等要求選擇合適的優(yōu)化設計方案。

線性FIR濾波器具有嚴格的線性相位特性，并且系數嚴格對稱，因此，可以利用它的對稱性來優(yōu)化乘法器的個數。當h(n)為偶對稱，N為奇數時，其處理過程由式(2)可表示為：

從式中可以得出它的線性型網絡結構，如圖4所示，其中乘法器的個數為(N+1)/2個。

當h(n)為偶對稱，N為偶數時，其處理過程由式(3)可表示為：

從上式可以得出它的線性型網絡結構，如圖5所示，其中乘法器的個數為N/2個。

分布式FIR濾波器的設計

分布式優(yōu)化方法是基于乘法器結構的優(yōu)化方法。FPGA內部的數學運算可以調用FPGA內部的DSP運算模塊來實現FIR濾波器的乘和加運算。這種方法簡單，且易于實現。但是，在一些頻譜分布識別要求高的濾波器中，往往需要較多的濾波系數才能滿足要求。那么，這樣勢必會增加FPGA中DSP模塊的消耗，因為DSP模塊的資源緊缺會使FPGA在綜合時會消耗更多的邏輯資源來彌補其不足。邏輯資源的大量占用不僅會影響整個系統(tǒng)的工作頻率，而且會嚴重影響系統(tǒng)的穩(wěn)定性及芯片功耗。一般情況下，高階的數字濾波器會采用分布式算法來優(yōu)化乘法運算實現資源優(yōu)化。

所謂分布式算法，其本質就是將FIR濾波器中的固定系數的乘累加結構運算的所有結果存放在一個存儲器中，在計算時采用查找表的方法來實 現整個乘法運算。因此，采用這種結構設計的FIR濾波器具有運算效率高、處理速度快等優(yōu)點。

分布式算法原理

式(4)描述的是一個FIR濾波器的傳輸形式，其中系數h(n)是FIR濾波器的固定的常數，

x(n)是輸入的一個具有固定寬度的數據，對于無符號的數據x(n)用二進制數表示為式(5)：

x_b(n)表示x(n)的第b位，x(n)表示x的第n個采樣值，式(4)和(5)聯(lián)立以后得到式(6)：

其中由于實際的信號都是有符號數據，因此分布式系統(tǒng)是采用補碼的形式來表示二進制數據的，用B+1位表示的x(n)的二進制數形式為式(7)：

與式(6)聯(lián)立得到的輸出為式(8)：

整個系統(tǒng)的乘法器可以用兩張查找表分別表示f(h(n)，x_B(n))，和f(h(n)，x(n))，在FPGA中用ROM作為存儲器存儲所有的數據值。

分布式FIR濾波器的FPGA實現

分布式FIR濾波器的FPGA實現方案有并行、串行、改進型等結構。在具體實現時要參考FPGA的資源，系統(tǒng)要求的吞吐量，以及實現的難易程度來決定選用的實現形式。

(1)并行分布式FIR實現

并行結構形式的分布式FIR濾波器具有并行處理特性，一般將它用在高速運算的場合。該種結構的濾波器運用多個查找表同時并行處理多個乘運算，用大量的片內存儲資源來換取速度的提高。如圖6所示為一個數據寬度為3，N＝4的一個系統(tǒng)的并行分布式結構。其中，DALUT是利用FPGA內部豐富的片內存儲資源來存儲所有f(h(n)，x_B(n))值的查找表模塊。

(2)串行分布式FIR實現

相比于并行結構，串行結構采用復用查找方式，優(yōu)化了DALUT模塊， 達到了節(jié)約資源的目的，因此這種結構適合于資源相對緊張的系統(tǒng)。但是，這種結構需要增加額外的相關控制模塊，才能實現與2的倍數的相關算法。串行結構如圖7所示。

(3)改進型分布式FIR實現

DALUT的查找表的大小和系數N呈指數倍(2^N)增長關系。也就是說，隨著N的增大，FPGA內部存儲模塊的資源的消耗將呈指數倍增大。針對這種情況，采用分割改進型的算法將會減少資源的消耗。這種分割主要是將查找表分割成多個小的查找表。例如，一個長度為NL的FIR濾波器，可以把其系數分割成L組，每一個組做成一個獨立的查找表，其數學表達式如式(9)：

對于一個4N階的系統(tǒng)結構如圖8所示，其中虛線部分是插入的FPGA內部的寄存器模塊。采用這種結構可以提高整體的數據吞吐量。

心電信號作為一種微弱的小信號，其有效頻譜主要集中在0.7～100Hz以內。肌電干擾是以白噪聲的形式混在頻譜中的，因此，設計FIR低通濾波器可以成功的濾除掉夾雜在心電信號中大于100Hz的肌電信號。

采用MATLAB中的FDAT設計的FIR濾波器參數設置；

從MIT_BIH心電信號數據庫中選取肌電干擾現象較為明顯的103樣本作為測試數據，通過利用MATLAB工具提取出原始心電信號，然后，經過 低通濾波后分離出噪聲信號和輸出信號。對比濾波前后的心電信號，在經過低通濾波處理以后，心電信號的頻譜中大于100Hz的肌電噪聲干擾信號快速衰落，結果表明該FIR心電信號低通濾波器能對肌電噪聲干擾進行有效的抑制作用。

本實施例設計的FIR系數為182階，因此，至少需要91個乘法器才能滿足此種設計。本實施例所選用的FPGA芯片是ALTERA公司的EP4CE6F17C8高性能低功耗芯片，它的內部雖然只有少量的DSP乘法模塊，但卻擁有150K左右的RAM存儲資源，因此，本實施例將利用FPGA內部豐富的存儲模塊來實現改進型的分布式FIR濾波器。由于ALTERA公司提供的FIR濾波器IP就是采用的改進型的分布式FIR結構，所以，本設計直接調用此FIR濾波器IP來完成低通濾波器的設計。

在本模塊設計中，本地數據的接口均采用了基于AVALONE總線的形式，這樣，有利于本模塊以及其它模塊在Qsys系統(tǒng)中集成開發(fā)。設置輸入的數據為16bit有符號數據；同時，設置輸出的數據為34bit有符號數據，這更好地保留中間運算數據信息。

為了進一步準確地分析經FPGA處理后輸出信號的能量分布情況，本設計采用Modelsim和MATLAB聯(lián)合測試的方法，把經過FPGA處理以后的數據以.dat文件的形式保存，并利用MATLAB強大的數學處理工具對輸出數據做頻譜分析。

經過FPGA處理后的心電信號中大于100Hz的肌電干擾噪聲信號基本得到濾除，而且其仿真結果與用MATLAB進行數值仿真的測試結果完全一致。因此，這表明基于FPGA平臺的FIR低通濾波器的設計基本正確。

為了進一步檢測實際的心電濾波效果，本設計將應用FPGA內部的邏輯分析儀來采集心電信號濾波前后的時域波形，以此來進行比對和檢驗本設計的效果。

其中，邏輯分析儀所采集的實際心電信號顯示，框圖中的肌電干擾信號在濾波后得到了有效的抑制，這也說明此設計的模塊是完全能夠抑制肌電干擾信號的。

為了測試FPGA處理后的心電信號濾波性能，本論文以信噪比(SNR)和均方誤差(MSE)作為衡量參數(P₁為信號功率，P₂為噪聲功率)來和MATLAB處理后的性能進行比較。具體參數對比數據見表2：

表2 肌電去噪后心電信號參數對比

表2表明心電信號經過FPGA內部FIR濾波器處理以后的性能參數指標和MATLAB理論分析的指標基本一致，說明本設計是符合理論要求的。

基于對稱系數的優(yōu)化設計方法，設計了分布式FIR濾波器，以MIT-BIH心電信號的數據庫中的樣本103為原始信號，對該濾波進行數值仿真并且進行實際的心電電路測試，并且以性噪比和均方誤差作為性能分析，通過以上實驗表明本實施例設計的FIR低通濾波器能成功濾除肌電干擾信號，并且數值仿真和實驗測試的結論完全一致，證明該設計方法的正確性和可靠性。

陷波器的工作原理

理想的陷波濾波器原理頻率響應式為(10)：

理想的陷波器頻譜只會在需要濾除的頻點有衰減，不會影響頻點附近的有用的信號，但實際的陷波器難以做到這一點。現在購買的國外心電采集芯片都是采用模擬陷波的方法實現濾波，這種濾波實現簡單，但是會嚴重干擾附近有用頻帶信號。因此既要抑制噪聲又要盡可能的保留有用信號 的成分，使得陷波器的頻譜特性更加接近理想陷波器這是設計的難點。

陷波器一般分為模擬與數字兩種，數字陷波器的實現方式可以通過FIR或者IIR模型來實現。由于FIR型的陷波器作為一種非遞歸類型的濾波器，它的極點只存在于坐標原點，所以系統(tǒng)是穩(wěn)定的，設計這種類型的陷波器，如要得到很窄的帶寬，就需要采用高階濾波器才能滿足。相反，IIR濾波器作為一種遞歸型濾波器，它的極點位于單位圓上而非原點。因此，IIR濾波器的極點分布可以根據陷波器的窄帶帶寬進行重置，而自適應陷波器就是IIR型濾波器的一種優(yōu)化結構，它可以在擁有更窄的帶寬的同時，盡可能的保留有用成分，因此，更加接近理想陷波器的頻譜特性。

自適應陷波器原理

當心電信號中參雜的噪聲是一種單一頻率分量的噪聲，如50Hz的工頻信號，則消除這種干擾的方法就是采用陷波器。本實施例設計了一種自適應陷波器，該陷波器的結構圖如圖9所示。該結構是一個具有兩個權值系數的自適應陷波器，原始輸入信號為s(t)與噪聲信號的疊加，信

號經采樣后得到的離散化的信號函數其中 參考輸入信號x₁為一個標準的離散化后的余弦波第二路信號是x₁經過90度相移后得到的信號x₂，既得到的參考信號 兩個可變權系數分別為w₁，w₂與輸入的信號x₁，x₂可以構成任意相位的正弦波式(11)，由自適應陷波器的結構圖得式(12)、(13)、(14)、(15)。通過自適應調整w₁，w₂，使得輸出的信號相位β正好與干擾信號的相位一致，從而清除掉原有的工頻干擾信號。

w₁(k+1)＝w₁(k)+μe(k)x₁(k) (14)

w₂(k+1)＝w₂(k)+μe(k)x₂(k) (15)

聯(lián)立式(12)、(13)、(14)、(15)可以從反饋式得到整個系統(tǒng)的系統(tǒng)傳遞函數為式(16)：

在參考頻率ω₀上有陷波器的特性，當式(16)選擇ω0＝50Hz時對該自適應陷波器用MATLAB進行頻譜分析，頻率在50Hz附近具有快速衰落特性，在50Hz處具有高達100dB的衰減。如果是設計的FIR陷波器，需要256階數，它在50Hz處的衰減卻只有9dB。由此可見，在濾除50Hz工頻噪聲信號方面，設計的自適應陷波器與常規(guī)FIR陷波器比較，具有明顯的優(yōu)勢。

自適應陷波器中信號發(fā)生模塊的FPGA實現

基于FPGA平臺的自適應陷波器實現架構如圖10所示，該架構主要包括：輸入信號，輸出信號，信號發(fā)生模塊和自適應算法模塊。信號發(fā)生模塊用于產生需要的正余弦信號，自適應算法模塊主要用來實現式相關算法。當μ＝0.1，A＝1時，設初始值w1＝0，w2＝0，為自適應算法模塊的初始系統(tǒng)參數。

自適應陷波器需要一個正余弦參考樣本信號來滿足信號的調節(jié)。FPGA中用來實現正余弦信號的方法有很多種。最為常見的是采用查找表的方法 實現(DDS)，該方法簡單，便于FPGA實現，但是此方法要得到高精度的正余弦信號則需要消耗FPGA內部過多的存儲模塊，并且還有截斷噪聲的存在。由于在設計分布式FIR濾波器在濾除肌電信號中，已經消耗了FPGA內部過多的RAM存儲模塊，并且考慮到FPGA內部還有非常豐富的邏輯資源，因此，本實施例選用坐標旋轉數字計算機(CORDIC)算法實現正余弦信號。CORDIC算法是一種計算三角函數的常用算法。CORDIC算法成了數字信號處理中(MIMO技術、波束形成以及自適應系統(tǒng))的重要技術。

CORDIC算法原理

本實施例采用圓周系統(tǒng)的方法實現CORDIC算法，圖11描述的是一個在平面內坐標旋轉的過程，整個過程可以看出，將矢量(X_i，Y_i)旋轉特定的角度θ，得到一個新的矢量(X_j，Y_j)，可以用式(17)表示：

X_j＝Rcos(θ+β)＝X_icos(θ)-Y_isinθ

Y_j＝Rsin(θ+β)＝X_isin(θ)+Y_icosθ (17)

式(17)中R為矢量的圓周的半徑，β為初始矢量的角度，θ為矢量旋轉的角度，用矩陣的形式表示如式(18)：

使用迭代的方法，經過多次的迭代，能夠使旋轉的角度總和收斂于需要旋轉的角度。經過n次迭代以后得到第n+1次矢量為式(19)：

每次θ_n的取值為其中表明總迭代的角度等于 需要旋轉的角度。其中S_n＝{-1；+1}控制著旋轉的方向，每次旋轉角度Z_n為式(20)：

其中S_n和Z_n的關系為式(21)：

因為迭代的次數的增加，整個乘積將會收斂于一個常數k，即式(22)：

不考慮常數的增益，式(20)、(21)、(22)聯(lián)立得到式(23)：

經過N次的迭代以后的乘積趨向于一個常數K則簡化得到式(24)：

(2)CORDIC算法模式

本實施例采用CORDIC算法的旋轉模式。在旋轉模式中，Z的初始值表示的是系統(tǒng)需要旋轉的一個角度，當Z趨近于0時，得到式(25)：

X_n+1＝X_n-S_nY_n2^-n

Y_n+1＝Y_n+S_nY_n2^-n

Z_n+1＝Z_n-S_ntan^-1(2^-n) (25)

在經過N次的反復迭代以后最終的輸出的結果如式(26)：

X_n+1＝P[X₀cos(Z₀)-Y₀sin(Z₀)]

Y_n+1＝P[Y₀cos(Z₀)+X₀sin(Z₀)] (26)

其中Z_n+1＝0如果令Y₀＝0，Z₀＝α，經過多次迭代以后最后的輸出為式(27)：

X_n+1＝cosα

Y_n+1＝sinα (27)

Z_n+1＝0

從上述推導中可以得出，當給定一個角度值以后經過多次迭代，就能算出這個角度的三角函數的值。如果角度的變化在360度以內線性變化，那么就能得到一個連續(xù)的三角函數。

(3)CORDIC算法FPGA實現及測試

根據旋轉模式的算法，此時旋轉的角度為0，幾乎逼近理論的值。整個CORDIC算法FPGA實現的框架圖，每一個迭代框圖之間的鏈接關系，總共經過16次的迭代后輸出正余弦信號。

每一個迭代單元如圖12所示，其中X_n，Y_n，Z_n是經過n次迭代后輸入到第n+1迭代單元的輸入信號。移位寄存器是用來暫存輸入的信號，其中移位寄存器實現的是2^-n的運算，X_n，Y_n運算部分加減運算實現式(24)的運算。ROM中存儲的是第n+1次的旋轉角度，跟輸入的Z_n做加減運算結果用來判斷符號位其中控制單元來控制信號的輸出。

FPGA的信號發(fā)生模塊仿真測試結果可以看出，此設計的信號發(fā)生模塊能夠精確的輸出正余弦信號，這也完全符合設計自適應陷波器的需要。

仿真及測試結果分析

本實施例在MIT-BIH心電信號數據庫中，采用工頻干擾較為突出的102樣本作為數據來源，來對設計的模塊進行仿真測試。首先，對自適應陷波算法模塊進行MATLAB數值仿真，然后與經過FPGA仿真處理以后的輸出信號進行對比，以此驗證FPGA設計結果與理論分析結果是否具有一致性，其中，參數設置如下：

正弦余弦信號頻率50Hz，μ＝0.1，A＝1，w₁＝0，w₂＝0

對MATLAB仿真前后的心電信號做頻域分析，經過自適應陷波處理以后，心電信號中的50Hz工頻干擾信號被濾除，即從理論上說，本實施例所設計的自適應陷波器能有效地濾除50Hz的工頻干擾噪聲。

采用自適應陷波器對心電數據進行FPGA仿真處理，得到的測試結果可知，輸入信號經過自適應陷波器處理后，輸出的心電信號中所夾雜的毛刺已得到了有效的抑制，使得心電信號波形變得更加光滑。

為進一步分析經FPGA處理后輸出信號的頻率分布特性，本設計采用Modelsim和MATLAB聯(lián)合測試的方法，把通過FPGA處理以后的數據以.dat文件的形式保存，并利用MATLAB強大的數學處理工具對輸出數據做頻譜分析。在對50Hz的工頻干擾信號進行FPGA處理之后，該噪聲得到了有效濾除，這就說明該電路的測試結果與用MATLAB進行數值仿真的測試結果完全一致。因此，該實驗充分表明基于FPGA平臺的自適應陷波器的設計是正確、可靠的，它的各項參數均能滿足設計的要求。

為了檢測實際的濾波效果，本設計同樣采用邏輯分析儀，來對采集的數據做前后對比，對比結果表明，自適應陷波器在經過一段時間對信號的跟蹤之后，工頻信號逐漸衰減。換言之，這體現了工頻信號在自適應陷波器的作用下具有衰減特性，此設計的自適應陷波器是可行的。

心電信號在自適應陷波器的作用下呈現出衰減特性。該圖顯示，工頻信號在一定程度上得到衰減，這就說明該陷波器能夠抑制心電信號中的工頻干擾。為了定量分析自適應陷波處理后的心電信號濾波性能，以信噪比(SNR)和均方誤差(MSE)作為衡量參數(P₁為信號功率，P₂為噪聲功率)來和傳統(tǒng)IIR型濾波相比較，其中SNR/MSE值越大說明濾波效果越好，具體參數對比數據見表3：

表3 工頻去噪后心電信號參數對比

表3中的數據表明經過自適應陷波器濾波后的心電信號信噪比和均方差噪聲性能比傳統(tǒng)的IIR型濾波的性能有所提高，說明本設計優(yōu)于傳統(tǒng)的IIR濾波器。

自適應高通濾波器的設計

參考陷波器的系統(tǒng)函數如公式其中的ω₀為濾除的信號的中心頻率，當ω₀＝0，A＝1，自適應陷波器的系統(tǒng)函數代H(z)可得式(28)：

式(28)描述的是一個高通濾波器，它的頻率響應為式(29)

可以通過調整參數μ＝0.02，從頻譜的分布中可以看出信號在0～0.7Hz段具有快速衰落特性，最大衰減達到100dB。通常為了達到在窄頻段內得到快速的頻帶抑制特性，常規(guī)的濾波器只有在系統(tǒng)上增加復雜度才能滿足要求。采用自適應高通濾波器，簡化了系統(tǒng)復雜度，又能滿足系統(tǒng)的設計要求，這是自適應高通濾波器的最大優(yōu)點。

基于MATLAB的數值分析

采用MIT-BIH數據庫中的109和203樣本幾組數據樣本，對設計的自適應高通濾波器進行MATLAB數值仿真，主要對輸入和輸出數據進行時域和頻域分析，樣本109是一個包含微弱基線漂移噪聲的數據，經過自適應高通濾波后，心電信號中的低頻干擾信號被濾除，即實驗證明，自適應陷波器能夠有效去除基線漂移現象。

為了更好地測試自適應高通濾波器的性能，選取具有嚴重基線漂移現象的203樣本，經過自適應高通濾波器處理以后中的基線漂移現象已近消除。

對濾波前后的203樣本的心電信號做頻域分析的效果，從頻域圖中可知，經過自適應高通濾波后，心電信號中的低頻干擾信號被濾除，實驗證明，自適應陷波器能有效地去除基線漂移現象。

基于FPGA的自適應高通濾波器設計

FPGA設計架構

在基于自適應陷波器的設計方法基礎之上，本實施例設計了一種改進型自適應高通濾波器，其結構如圖13所示：

圖13與圖9中相比，它在系統(tǒng)的輸入模塊部分減少了信號發(fā)生模塊的設計，取而代之的是輸入一個常數。因此在自適應高通算法模塊內部只需要一個調節(jié)系數w1就能滿足要求，這與自適應陷波器的設計系統(tǒng)相比大大簡化了設計的復雜度，并且節(jié)約了大量的資源消耗。

自適應高通濾波器所消耗的資源，遠比自適應陷波器所消耗的邏輯資源少。而且，較之小波、形態(tài)濾波與傳統(tǒng)的FIR濾波的方法，采用高通濾波器在資源消耗和系統(tǒng)復雜程度方面均具有巨大的優(yōu)勢。

基于FPGA設計的自適應高通濾波器的測試

從Modelsim仿真時域波形的處理結果中看出，輸入樣本信號203在經過自適應高通濾波器處理以后，其基線漂移現象得到了明顯的抑制。

對于輸出數據，在進行頻譜分析后可以得出，經過FPGA處理后的心電信號中的低頻干擾信號已得到有效濾除。則表明，該電路的測試結果與用MATLAB進行數值仿真的測試結果是一致的，即基于FPGA平臺的自適應高通濾波器的設計是正確、可行的?？傃灾撛O計方法能夠消除基線漂移現象，并且具有消耗資源少、系統(tǒng)結構簡單的特點。

同樣，為了進一步檢測實際的心電濾波效果，本設計將采用FPGA內部的邏輯分析儀，對實際采集的心電信號濾波前后的時域波形進行對比，以此來檢驗本設計的效果。

經過濾波后的ch2(輸出信號)與ch1(輸入信號)相比，ch1的基線干擾得到了抑制。因此，這說明本設計能夠很好地抑制基線噪聲干擾。

為了衡量濾波器性能，本實施例以形態(tài)學濾波和小波濾波作為對比方案，并以信噪比(SNR)和均方誤差(MSE)作為衡量參數 (P₁為信號功率，P₂為噪聲功率)具體參數對比數據見表4：

表4 自適應高通濾波器去噪后心電信號參數對比

表4中的數據表明，本實施例設計的自適應高通濾波器與傳統(tǒng)的小波和形態(tài)學方法相比，取得了更高的性噪比和均方差，說明本實施例設計的自適應高通濾波器比上述兩種方法更好。

以上僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內。