基于rs-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置制造方法
【專利摘要】一種基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置，所述伺服驅(qū)動(dòng)器參數(shù)燒錄裝置包括：用以實(shí)現(xiàn)數(shù)據(jù)處理的ARM處理器；用以實(shí)現(xiàn)參數(shù)數(shù)據(jù)存儲的Flash存儲器；用以將實(shí)現(xiàn)與伺服驅(qū)動(dòng)器進(jìn)行數(shù)據(jù)傳輸交互的RS-458通訊端口；所述的ARM處理器與Flash存儲器連接，所述的ARM處理器與所述LCD顯示器相連接，所述的ARM處理器與所述RS-485通訊端口連接。本實(shí)用新型提供了一種采用參數(shù)存儲、通訊交互、異常報(bào)警、降低勞動(dòng)強(qiáng)度、人機(jī)交互友好的基于RS-485總線的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置。
【專利說明】
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及伺服驅(qū)動(dòng)器參數(shù)燒錄領(lǐng)域，尤其是涉及一種結(jié)合控制芯片和總線技術(shù) 的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置。 基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置

【背景技術(shù)】
[0002] 隨著國內(nèi)制造業(yè)的快速發(fā)展，自動(dòng)化數(shù)控系統(tǒng)得到了巨大的飛躍。伺服驅(qū)動(dòng)控制 系統(tǒng)作為自動(dòng)化數(shù)控系統(tǒng)的重要組成部分，近來也得到了長足的進(jìn)展。相關(guān)伺服驅(qū)動(dòng)控制 器生產(chǎn)企業(yè)的生產(chǎn)銷售量，也呈現(xiàn)逐年遞增的趨勢。為最大限度的發(fā)揮伺服驅(qū)動(dòng)器的控制 精度，相關(guān)技術(shù)操作人員需要結(jié)合控制對象實(shí)際情況進(jìn)行針對性的控制參數(shù)調(diào)整，并將調(diào) 整后的參數(shù)保存至驅(qū)動(dòng)器中。目前，該參數(shù)設(shè)置操作均通過手工按鍵完成，存在設(shè)置時(shí)間 長、設(shè)置過程復(fù)雜、出錯(cuò)率高等問題，無法適應(yīng)生產(chǎn)企業(yè)的大批量的生產(chǎn)發(fā)貨需求。因此，相 關(guān)伺服驅(qū)動(dòng)器生產(chǎn)企業(yè)對于能夠?qū)崿F(xiàn)伺服驅(qū)動(dòng)器參數(shù)的快速、準(zhǔn)確燒錄的設(shè)備需求大大增 加。


【發(fā)明內(nèi)容】

[0003] 為了克服當(dāng)前伺服驅(qū)動(dòng)器參數(shù)手工輸入方式存在的存在設(shè)置時(shí)間長、設(shè)置過程復(fù) 雜、出錯(cuò)率高、人工成本大的不足，本發(fā)明提供了一種采用參數(shù)存儲、通訊交互、異常報(bào)警、 降低勞動(dòng)強(qiáng)度、人機(jī)交互友好的基于RS-485總線的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置。
[0004] 本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：
[0005] -種基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置，所述伺服驅(qū)動(dòng)器參數(shù)燒錄裝置包 括：
[0006] 所述基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置包括：用以實(shí)現(xiàn)數(shù)據(jù)處理的ARM處理 器；用以實(shí)現(xiàn)參數(shù)數(shù)據(jù)存儲的Flash存儲器；用以將實(shí)現(xiàn)與伺服驅(qū)動(dòng)器進(jìn)行數(shù)據(jù)傳輸交互 的RS-458通訊端口；
[0007] 進(jìn)一步，所述的ARM處理器與Flash存儲器連接，所述的ARM處理器與所述IXD顯 示器相連接，所述的ARM處理器與所述RS-485通訊端口連接。
[0008] 進(jìn)一步，所述ARM處理器與IXD顯示器連接，所述ARM處理器包括用將接收的參數(shù) 顯示于IXD界面的實(shí)時(shí)顯示單元，所述的實(shí)時(shí)顯示單元與IXD顯示器連接。
[0009] 再進(jìn)一步，所述ARM處理器與異常報(bào)警器連接連接，所述ARM處理器包括用以將與 伺服驅(qū)動(dòng)器進(jìn)行參數(shù)傳輸時(shí)進(jìn)行回傳指令解析，當(dāng)傳輸回的指令為出錯(cuò)信息反饋指令指令 時(shí)，啟動(dòng)異常警告器的警告控制單元，所述異常警告器與所述警告控制單元單元連接。
[0010] 更進(jìn)一步，所述的異常警告器包括第一振蕩芯片、第二振蕩芯片、第一二極管、第 二二極管、第一極性電容、第二極性電容、第一三極管、第一場效應(yīng)管、第二場效應(yīng)管和揚(yáng)聲 器，第一二極管的正極端和第二二極管的負(fù)極端均與第一振蕩芯片的放電端連接，第一二 極管的負(fù)極端和第二二極管的正極端均與第一振蕩芯片的觸發(fā)端連接，第一振蕩芯片的觸 發(fā)端和閾值端均與第一極性電容的正極端連接，第一振蕩芯片的輸出端與第二振蕩芯片的 復(fù)位端連接，第二振蕩芯片的放電端、觸發(fā)端和閾值端均與第二極性電容的正極端連接，第 二振蕩芯片的輸出端與第一三極管的基極連接，第一三極管的發(fā)射極與電源連接，第一三 極管的集電極通過第四電容與第一場效應(yīng)管的柵極連接，第一場效應(yīng)管的柵極和第二場效 應(yīng)管的柵極均與電源連接，電源通過第二電感與第二場效應(yīng)管的漏極連接，第二場效應(yīng)管 的漏極與揚(yáng)聲器連接，第二場效應(yīng)管的源極與第一場效應(yīng)管的漏極連接，第一場效應(yīng)管的 源極通過第一電感接地。
[0011] 所述的ARM處理器與時(shí)鐘電路相連接，所述時(shí)鐘電路為ARM處理器提供時(shí)鐘基準(zhǔn)。
[0012] 所述ARM處理器與與存儲器連接，所述ARM處理器包括用以將接收的伺服參數(shù)數(shù) 據(jù)進(jìn)行存儲的存儲控制單元，所述的存儲器與所述存儲控制單元連接。
[0013] 所述ARM處理器與按鍵控制單元連接。
[0014] 本發(fā)明的有益效果主要表現(xiàn)在：實(shí)現(xiàn)伺服驅(qū)動(dòng)器參數(shù)的存儲、輸出、異常警報(bào)。采 用ST公司的STM32F103型ARM芯片作為核心模塊控制伺服驅(qū)動(dòng)器參數(shù)燒錄裝置的自動(dòng)化 運(yùn)作，不僅解決了人工設(shè)置參數(shù)的勞動(dòng)強(qiáng)度大、繁瑣等問題，還極大地降低了因人為因素導(dǎo) 致的高錯(cuò)誤率問題，保障產(chǎn)品的質(zhì)量，同時(shí)RS-485總線的引入也為多機(jī)燒入提供了保障。

【專利附圖】

【附圖說明】
[0015] 圖1是本發(fā)明基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置原理框圖。
[0016] 圖2是圖1中的異常警告器的電路原理圖。

【具體實(shí)施方式】
[0017] 下面結(jié)合附圖對本發(fā)明作進(jìn)一步描述。
[0018] 參照圖1，一種基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置，所述基于RS-485的伺 服驅(qū)動(dòng)器參數(shù)燒錄裝置包括：用以實(shí)現(xiàn)數(shù)據(jù)處理的ARM處理器[5]實(shí)現(xiàn)參數(shù)數(shù)據(jù)存儲的 Flash存儲器[6];用以將實(shí)現(xiàn)與伺服驅(qū)動(dòng)器進(jìn)行數(shù)據(jù)傳輸交互的RS-458通訊端口 [2]。所 述的ARM處理器[5]與Flash存儲器[6]連接，所述的ARM處理器[5]與所述LCD顯示器
[3]相連接，所述的ARM處理器[5]與所述RS-485通訊端口 [2]連接。
[0019] 所述ARM處理器[5]與IXD顯示器[3]、時(shí)鐘電路[1]、Flash存儲器[6]、異常警 告器[4]和按鍵控制單元[2]連接，所述ARM處理[5]包括用將接收的參數(shù)顯示于LCD界 面的實(shí)時(shí)顯示單元，用以將接收的伺服參數(shù)數(shù)據(jù)進(jìn)行存儲的存儲控制單元，用以將與伺服 驅(qū)動(dòng)器進(jìn)行參數(shù)傳輸時(shí)進(jìn)行回傳指令解析，當(dāng)傳輸回的指令為出錯(cuò)信息反饋指令指令時(shí)， 啟動(dòng)異常警告器的警告控制單元。
[0020] 本發(fā)明采用SSD1963驅(qū)動(dòng)方案的TFT-IXD液晶顯示作為IXD顯示模組，具有交互 功能豐富、界面設(shè)計(jì)美觀的特點(diǎn)；本發(fā)明采用外擴(kuò)Flash作為伺服參數(shù)的存儲單元，保證 了多參數(shù)的可斷電存儲；本發(fā)明采用美國DALLAS公司的DS1302型作為系統(tǒng)時(shí)鐘芯片，實(shí) 現(xiàn)參數(shù)存儲時(shí)間節(jié)點(diǎn)記錄并為系統(tǒng)提供基準(zhǔn)時(shí)鐘；本發(fā)明采用SP485EEN型單電源供電的 RS-485芯片作為通訊芯片，簡化了電源電路的設(shè)計(jì)；本發(fā)明采用ST公司的ARM芯片作為系 統(tǒng)主控芯片，具有處理速度快、外設(shè)豐富、調(diào)試便利的優(yōu)點(diǎn)。
[0021] ARM處理器[5]通過IXD驅(qū)動(dòng)芯片驅(qū)動(dòng)IXD顯示。各類型伺服參數(shù)通過RS-485通 訊端口 [2]連接到ARM處理器[5]完成相關(guān)參數(shù)的數(shù)據(jù)處理與存儲。
[0022] 上述ARM主控芯片采用美國ST公司的STM32F103 ;IXD液晶驅(qū)動(dòng)芯片采用 SSD1963 ;Flash存儲芯片采用安森美半導(dǎo)體公司的SST25VF016型Flash芯片。RS-485通 訊端采用SP485EEN型單電源供電的RS-485通訊芯片。
[0023] ARM處理器[5]連接有3*3矩陣按鍵[2]、異常警告[4]。ARM處理器[5]優(yōu)選美 國ST公司的ARM芯片STM32F103型號，其主要功能包括完成3*3矩陣按鍵掃描以及鍵值譯 碼、相關(guān)異常處理以及警告。
[0024] 采用SSD1963驅(qū)動(dòng)芯片的IXD顯示器[3]進(jìn)行液晶顯示、根據(jù)客戶機(jī)型實(shí)際通過 RS-485通訊端口 [2]完成參數(shù)數(shù)據(jù)的采集與處理、并根據(jù)參數(shù)類型分區(qū)域存入安森美半導(dǎo) 體公司公司的SST25VF016型Flash芯片中、Flash中的數(shù)據(jù)則根據(jù)LCD液晶顯示[3]選擇 進(jìn)行參數(shù)的485總線傳輸至下位相應(yīng)的伺服驅(qū)動(dòng)器。
[0025] 另外，參照圖2,所述的異常警告器包括第一振蕩芯片IC1、第二振蕩芯片IC2、第 一二極管VD1、第二二極管VD2、第一極性電容C1、第二極性電容C2、第一三極管VT1、第一 場效應(yīng)管VT2、第二場效應(yīng)管VT3和揚(yáng)聲器BL，第一二極管VD1的正極端和第二二極管VD2 的負(fù)極端均與第一振蕩芯片IC1的放電端連接，第一二極管VD1的負(fù)極端和第二二極管VD2 的正極端均與第一振蕩芯片IC1的觸發(fā)端連接，第一振蕩芯片IC1的觸發(fā)端和閾值端均與 第一極性電容C1的正極端連接，第一振蕩芯片IC1的輸出端與第二振蕩芯片IC2的復(fù)位端 連接，第二振蕩芯片IC2的放電端、觸發(fā)端和閾值端均與第二極性電容C2的正極端連接，第 二振蕩芯片IC2的輸出端與第一三極管VT1的基極連接，第一三極管VT1的發(fā)射極與電源 連接，第一三極管VT1的集電極通過第四電容C4與第一場效應(yīng)管VT2的柵極連接，第一場 效應(yīng)管VT2的柵極和第二場效應(yīng)管VT3的柵極均與電源連接，電源通過第二電感L1與第二 場效應(yīng)管VT3的漏極連接，第二場效應(yīng)管VT3的漏極與揚(yáng)聲器BL連接，第二場效應(yīng)管VT3的 源極與第一場效應(yīng)管VT2的漏極連接，第一場效應(yīng)管VT2的源極通過第一電感L1接地。第 一振蕩芯片IC1、第一二極管VD1、第二二極管VD2和第一極性電容C1組成低頻振蕩電路， 通過第一振蕩芯片IC1的觸發(fā)端和放電端的充放電過程，使第一振蕩芯片IC1的輸出端輸 出一定振蕩頻率的信號，第二振蕩芯片IC2和第二極性電容C2組成可控振蕩電路，第一振 蕩芯片IC1的輸出端電壓使第二振蕩芯片IC2的復(fù)位端的信號按一定周期呈現(xiàn)高低電平變 化，從而使第二振蕩芯片IC2的輸出端輸出一定頻率的振蕩信號。第一場效應(yīng)管VT2、第二 場效應(yīng)管VT3、第一電感L1、第四電容C4和第二電感L2組成放大電路，第一場效應(yīng)管VT2 和第二場效應(yīng)管VT3構(gòu)成共源共柵結(jié)構(gòu)，共源共柵放大器是一個(gè)兩級高增益的放大器，共 源極產(chǎn)生與輸入電壓成正比的小信號漏電流，將輸入電壓信號轉(zhuǎn)變成電流信號，共柵極將 使源極的電流信號通過放大傳輸?shù)捷敵龆丝?。采用該電路結(jié)構(gòu)具有更好的輸入輸出隔離， 更好的增益，提高了帶寬，同時(shí)輸入阻抗高，輸出阻抗更高，穩(wěn)定性好。電路中電容C5為跟 隨電容，它的兩個(gè)極板分別連接第一場效應(yīng)管VT2的柵極輸入端和地。通過對電容C5的大 小進(jìn)行優(yōu)化，保證在提高線性度的同時(shí)增益不會過多降低，噪聲系數(shù)不會出現(xiàn)惡化，避免放 大輸出信號時(shí)，噪聲信號也被放大。
[0026] 以下詳述本發(fā)明基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置的控制方法：
[0027] 第一步，ARM處理器[5]根據(jù)參數(shù)類型要求通過IXD顯示器[3]完成相關(guān)功能設(shè) 置，包括參數(shù)對應(yīng)的客戶類型、客戶機(jī)型以及異常的警告方式等。
[0028] 第二步，確認(rèn)準(zhǔn)備工作完成，IXD顯示器[3]提示可以進(jìn)行參數(shù)傳遞，進(jìn)行上位機(jī) 參數(shù)通過R5-485通訊端口 [2]進(jìn)行參數(shù)傳輸。
[0029] 第三步，若傳輸?shù)臄?shù)據(jù)格式正確，則ARM處理器[5]進(jìn)行相應(yīng)處理后保存至Flash 存儲器[6]中。若數(shù)據(jù)格式有誤或者傳輸過程出錯(cuò)，則ARM處理器[5]發(fā)送異常信息至，并 在IXD顯示器[3]進(jìn)行相關(guān)錯(cuò)誤類型的顯示。
[0030] 第四步，將通訊線通過RS-485通訊端口 [2]與伺服驅(qū)動(dòng)器相連接，并根據(jù)伺服驅(qū) 動(dòng)器的使用客戶以及客戶機(jī)型，在LCD顯示器[3]上進(jìn)行相應(yīng)的設(shè)置，待LCD顯示器[3]提 示可以進(jìn)行燒錄，通過按鍵控制單元[2]確認(rèn)進(jìn)行參數(shù)燒錄。
[0031] 第五步，若數(shù)據(jù)正確燒錄至伺服驅(qū)動(dòng)器，則IXD顯示器[3]提示燒錄成功信息。若 傳輸失敗，則LCD顯示器[3]提示重新燒錄參數(shù)。
[0032] 第六步，重復(fù)三、四、五步。
【權(quán)利要求】
1. 一種基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置，其特征在于：所述基于RS-485的伺 服驅(qū)動(dòng)器參數(shù)燒錄裝置包括：用以實(shí)現(xiàn)數(shù)據(jù)處理的ARM處理器；用以實(shí)現(xiàn)參數(shù)數(shù)據(jù)存儲的 Flash存儲器；用以將實(shí)現(xiàn)與伺服驅(qū)動(dòng)器進(jìn)行數(shù)據(jù)傳輸交互的RS-458通訊端口； 所述的ARM處理器與Flash存儲器連接，所述的ARM處理器與所述IXD顯示器相連接， 所述的ARM處理器與所述RS-485通訊端口連接； 所述ARM處理器與異常報(bào)警器連接連接，所述ARM處理器包括用以將與伺服驅(qū)動(dòng)器進(jìn) 行參數(shù)傳輸時(shí)進(jìn)行回傳指令解析，當(dāng)傳輸回的指令為出錯(cuò)信息反饋指令指令時(shí)，啟動(dòng)異常 警告器的警告控制單元，所述異常警告器與所述警告控制單元單元連接； 所述的異常警告器包括第一振蕩芯片、第二振蕩芯片、第一二極管、第二二極管、第一 極性電容、第二極性電容、第一三極管、第一場效應(yīng)管、第二場效應(yīng)管和揚(yáng)聲器，第一二極管 的正極端和第二二極管的負(fù)極端均與第一振蕩芯片的放電端連接，第一二極管的負(fù)極端和 第二二極管的正極端均與第一振蕩芯片的觸發(fā)端連接，第一振蕩芯片的觸發(fā)端和閾值端均 與第一極性電容的正極端連接，第一振蕩芯片的輸出端與第二振蕩芯片的復(fù)位端連接，第 二振蕩芯片的放電端、觸發(fā)端和閾值端均與第二極性電容的正極端連接，第二振蕩芯片的 輸出端與第一三極管的基極連接，第一三極管的發(fā)射極與電源連接，第一三極管的集電極 通過第四電容與第一場效應(yīng)管的柵極連接，第一場效應(yīng)管的柵極和第二場效應(yīng)管的柵極均 與電源連接，電源通過第二電感與第二場效應(yīng)管的漏極連接，第二場效應(yīng)管的漏極與揚(yáng)聲 器連接，第二場效應(yīng)管的源極與第一場效應(yīng)管的漏極連接，第一場效應(yīng)管的源極通過第一 電感接地。
2. 根據(jù)權(quán)利要求1所述的基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置，其特征在于：所述 ARM處理器與IXD顯示器連接，所述ARM處理器包括用將接收的參數(shù)顯示于IXD界面的實(shí)時(shí) 顯示單元，所述的實(shí)時(shí)顯示單元與IXD顯示器連接。
3. 根據(jù)權(quán)利要求1或2所述的基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置，其特征在于： 所述的ARM處理器與時(shí)鐘電路相連接，所述時(shí)鐘電路為ARM處理器提供時(shí)鐘基準(zhǔn)。
4. 根據(jù)權(quán)利要求1或2所述的基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置，其特征在于： 所述ARM處理器與與存儲器連接，所述ARM處理器包括用以將接收的伺服參數(shù)數(shù)據(jù)進(jìn)行存 儲的存儲控制單元，所述的存儲器與所述存儲控制單元連接。
5. 根據(jù)權(quán)利要求1或2所述的基于RS-485的伺服驅(qū)動(dòng)器參數(shù)燒錄裝置，其特征在于： 所述ARM處理器與按鍵控制單元連接。
【文檔編號】G05B19/414GK203849592SQ201420163876
【公開日】2014年9月24日 申請日期:2014年4月4日 優(yōu)先權(quán)日:2014年4月4日
【發(fā)明者】季建勛 申請人:杭州九固科技有限公司