專利名稱：嵌套式米勒補(bǔ)償方法、電路和低壓差穩(wěn)壓器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種嵌套式米勒補(bǔ)償，具體地說涉及低壓差穩(wěn)壓器中的嵌套式米勒補(bǔ)
\-ZX O
背景技術(shù)：
低壓差穩(wěn)壓器(Low Dropout regulator, LD0)廣泛應(yīng)用于各種電子系統(tǒng)中。線性穩(wěn)壓器使用在其線性區(qū)域內(nèi)運(yùn)行的晶體管或FET，從應(yīng)用的輸入電壓中減去超額的電壓，產(chǎn)生經(jīng)過調(diào)節(jié)的輸出電壓。在低電源電壓供電應(yīng)用中，為了增大環(huán)路增益，通常使用多級放大結(jié)構(gòu)。圖1示意了一個現(xiàn)有LDO結(jié)構(gòu)。如圖1所示，PMOS管PM1、PM2、PM3、PM4，NMOS管匪I、匪2、匪3、NM4和偏置電流源Il形成第一級放大級，PMOS管PM5和偏置電流源12形成第二級放大級，Power PMOS管PM6和分壓電阻RF1，RF2以及負(fù)載電阻RL，輸出電容COUT形成第三級放大級。整個LDO等效為一個三級放大器。為了使低壓差穩(wěn)壓器穩(wěn)定工作，采用了嵌套式米勒補(bǔ)償(NestedMillerCompensation, NMC)技術(shù),加入了電容CMl,但是NMC技術(shù)必須在環(huán)路增益和阻尼系數(shù)之間進(jìn)行折中。這需要更大的輸出電容和內(nèi)部補(bǔ)償電容,增加系統(tǒng)成本。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種能夠克服上述問題的嵌套式米勒補(bǔ)償方法和電路。本發(fā)明在第一方面提供一種包括多級放大級和嵌套式米勒補(bǔ)償?shù)碾娐贰Ｋ龆嗉壏糯蠹壈ǖ谝患壓偷诙?，第二級是第一級的下級，其特征在于所述電路包括并?lián)放大電路，該并聯(lián)放大電路和第二級并聯(lián)，米勒補(bǔ)償電容的一端連接在并聯(lián)放大電路，米勒補(bǔ)償電容的另一端以反饋方式連接到第一級。優(yōu)選地，所述電路是低壓差穩(wěn)壓器。優(yōu)選地，所述第一級是差動放大器。優(yōu)選地，所述第三級是MOS管。優(yōu)選地，所述并聯(lián)放大電路是MOS管和電阻的串聯(lián)電路。本發(fā)明在第二方面提供一種低壓差穩(wěn)壓器。低壓差穩(wěn)壓器包括多級放大級和嵌套式米勒補(bǔ)償電容，所述多級放大級包括第一級和第二級，第二級是第一級的下級，其特征在于所述低壓差穩(wěn)壓器包括并聯(lián)放大電路，該并聯(lián)放大電路和第二級并聯(lián)，米勒補(bǔ)償電容的一端連接在并聯(lián)放大電路，米勒補(bǔ)償電容的另一端以反饋方式連接到第一級。優(yōu)選地，所述第一級是差動放大器。進(jìn)一步優(yōu)選地，差動放大器包括第一 MOS管和第二 MOS管，第一對電流鏡，第二對電流鏡和第三對電流鏡；第一 MOS管和第二 MOS管的柵極構(gòu)成差動放大器的輸入端，第一對電流鏡的第一支路和第一 MOS管的漏極串聯(lián),第二對電流鏡的第一支路和第二 MOS管的漏極串聯(lián)，第一對電流鏡的第二支路和第三電流鏡的第一支路串聯(lián)，第三電流鏡的第二支路和第二電流鏡的第二支路串聯(lián)并且構(gòu)成第一級的輸出，米勒補(bǔ)償電容的所述另一端連接到第二電流鏡的控制柵極，第一 MOS管的柵極接來自第二級的電壓信號，差動放大器的第二輸入端接參考電壓。優(yōu)選地，所述第三級是MOS管。優(yōu)選地，所述并聯(lián)放大電路是MOS管和電阻的串聯(lián)電路，MOS管和電阻之間的節(jié)點連接所述米勒補(bǔ)償電容的所述一端。本發(fā)明在第三方面提供一種包括多級放大級的電路的嵌套式米勒補(bǔ)償方法，所述多級放大級包括第一級和第二級，第二級是第一級的下級，其特征在于所述方法包括將并聯(lián)放大電路和第二級并聯(lián)，其中將米勒補(bǔ)償電容的一端連接在并聯(lián)放大電路，米勒補(bǔ)償電容的另一端以反饋方式連接到第一級。優(yōu)選地，所述電路是低壓差穩(wěn)壓器。本發(fā)明在不影響環(huán)路增益的前提下，將兩個共軛極點變?yōu)閮蓚€分離的實極點，提高環(huán)路穩(wěn)定性，同時不需要增大輸出電容和內(nèi)部補(bǔ)償電容，降低成本。


圖1為現(xiàn)有技術(shù)的低壓差穩(wěn)壓器的示意圖；圖2為圖1的低壓差穩(wěn)壓器的小信號等效模型；圖3為圖1的低壓差穩(wěn)壓器的頻率響應(yīng)曲線；圖4是本發(fā)明實施例的低壓差穩(wěn)壓器的示意圖；圖5為圖4的低壓差穩(wěn)壓器的小信號等效模型；圖6為兩種低壓差穩(wěn)壓器的頻率響應(yīng)曲線。
具體實施例方式下面通過附圖和實施例，對本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。如前文所述，為了使低壓差穩(wěn)壓器穩(wěn)定工作，可以采用嵌套式米勒補(bǔ)償NMC技術(shù)。下面對現(xiàn)有NMC結(jié)構(gòu)進(jìn)行理論分析。圖1是采用NMC的低壓差穩(wěn)壓器的示意圖，圖2為圖1的小信號等效模型。在圖2中，gml，gm2，gmp分別代表第一增益級、第二增益級和功率PMOS管的跨導(dǎo)；R01, R02, CPI, CP2分別代表第一增益級，第二增益級的輸出電阻和輸出電容；R0UT = RL//R0P//(RF1+RF2)代表第三增益級的等效輸出電阻，其中ROP代表功率PMOS的輸出電阻。CGDP代表功率PMOS(PM6)的柵極漏極交疊電容，由于功率PMOS尺寸很大，這一電容需要計算在內(nèi)，和CP2量級相當(dāng)。為了簡化推導(dǎo)，作如下假設(shè)gml*R01, gm2*R02, gmp*R0UT >> Igmp >> gml, gm2CMl >> CPI, COUT >> CMl, CGDP，CPI, CP2通過推導(dǎo)得到小信號環(huán)路增益為
權(quán)利要求
1.一種低壓差穩(wěn)壓器，包括多級放大級和嵌套式米勒補(bǔ)償電容，所述多級放大級包括第一級和第二級，第二級是第一級的下級，其特征在于所述低壓差穩(wěn)壓器包括并聯(lián)放大電路，該并聯(lián)放大電路和第二級并聯(lián)，米勒補(bǔ)償電容的一端連接在并聯(lián)放大電路，米勒補(bǔ)償電容的另一端以反饋方式連接到第一級。
2.如權(quán)利要求I所述的低壓差穩(wěn)壓器，其中所述第一級是差動放大器。
3.如權(quán)利要求2所述的低壓差穩(wěn)壓器，其中差動放大器包括第一MOS管和第二 MOS管，第一對電流鏡，第二對電流鏡和第三對電流鏡；第一MOS管和第二 MOS管的柵極構(gòu)成差動放大器的輸入端，第一對電流鏡的第一支路和第一 MOS管的漏極串聯(lián),第二對電流鏡的第一支路和第二 MOS管的漏極串聯(lián)，第一對電流鏡的第二支路和第三電流鏡的第一支路串聯(lián)，第三電流鏡的第二支路和第二電流鏡的第二支路串聯(lián)并且構(gòu)成第一級的輸出，米勒補(bǔ)償電容的所述另一端連接到第二電流鏡的控制柵極，第一 MOS管的柵極接來自第二級的電壓信號，差動放大器的第二輸入端接參考電壓。
4.如權(quán)利要求I所述的低壓差穩(wěn)壓器，其中所述第二級是MOS管。
5.如權(quán)利要求4所述的低壓差穩(wěn)壓器，其中所述并聯(lián)放大電路是MOS管和電阻的串聯(lián)電路，MOS管和電阻之間的節(jié)點連接所述米勒補(bǔ)償電容的所述一端。
6.一種包括多級放大級和嵌套式米勒補(bǔ)償?shù)碾娐罚龆嗉壏糯蠹壈ǖ谝患壓偷诙?，第二級是第一級的下級，其特征在于所述電路包括并?lián)放大電路，該并聯(lián)放大電路和第二級并聯(lián)，米勒補(bǔ)償電容的一端連接在并聯(lián)放大電路，米勒補(bǔ)償電容的另一端以反饋方式連接到第一級。
7.如權(quán)利要求6所述的電路，其中所述電路是低壓差穩(wěn)壓器。
8.如權(quán)利要求6或7所述的電路，其中所述第一級是差動放大器。
9.如權(quán)利要求6或7所述的電路，其中所述第三級是MOS管。
10.如權(quán)利要求6或7所述的電路，其中所述并聯(lián)放大電路是MOS管和電阻的串聯(lián)電路。
11.一種包括多級放大級的電路的嵌套式米勒補(bǔ)償方法，所述多級放大級包括第一級和第二級，第二級是第一級的下級，其特征在于所述方法包括將并聯(lián)放大電路和第二級并聯(lián)，其中將米勒補(bǔ)償電容的一端連接在并聯(lián)放大電路，米勒補(bǔ)償電容的另一端以反饋方式連接到第一級。
12.如權(quán)利要求11所述的補(bǔ)償方法，其中所述電路是低壓差穩(wěn)壓器。
全文摘要
本發(fā)明涉及一種包括多級放大級和嵌套式米勒補(bǔ)償?shù)碾娐泛脱a(bǔ)償方法。所述多級放大級包括第一級和第二級，第二級是第一級的下級；所述電路包括并聯(lián)放大電路，該并聯(lián)放大電路和第二級并聯(lián)，米勒補(bǔ)償電容的一端連接在并聯(lián)放大電路，米勒補(bǔ)償電容的另一端以反饋方式連接到第一級。所述電路可以是低壓差穩(wěn)壓器。本發(fā)明在不影響環(huán)路增益的前提下，將兩個共軛極點變?yōu)閮蓚€分離的實極點，提高環(huán)路穩(wěn)定性，同時不需要增大輸出電容和內(nèi)部補(bǔ)償電容，降低成本。
文檔編號G05F1/56GK102981544SQ201210485019
公開日2013年3月20日 申請日期2012年11月23日 優(yōu)先權(quán)日2012年11月23日
發(fā)明者田文博, 王釗, 尹航 申請人:無錫中星微電子有限公司