電壓緩沖裝置制造方法
【專利摘要】本發(fā)明公開了一種電壓緩沖裝置，用于對(duì)芯片提供帶隙緩沖電壓，包含：運(yùn)算放大器，具有輸出端以及接收輸入帶隙電壓的輸入端；共享源極晶體管，具有連接于輸出端的柵極端與對(duì)芯片提供帶隙緩沖電壓的漏極端；以及開關(guān)元件陣列，其包含具有多個(gè)第一型晶體管的第一型晶體管子陣列與具有多個(gè)第二型晶體管的第二型晶體管子陣列，其中第一型晶體管子陣列的共享源極端被耦接于共享源極晶體管的漏極端，第一型晶體管子陣列的漏極端被耦接于第二型晶體管子陣列的漏極端，第二型晶體管子陣列的多個(gè)源極端則接地，第一型晶體管子陣列的多個(gè)柵極端以及第二型晶體管子陣列的多個(gè)柵極端分別用于接收多個(gè)外部控制信號(hào)。
【專利說明】電壓緩沖裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種適用于低電壓帶隙電路的電壓緩沖裝置，尤其，本發(fā)明是關(guān)于一種使用晶體管互補(bǔ)切換，提供芯片不受溫度與環(huán)境變化影響的穩(wěn)定電壓源，以提升帶隙系統(tǒng)的信號(hào)處理質(zhì)量。
【背景技術(shù)】
[0002]已知的低電壓帶隙緩沖(low voltage bandgap buffer)裝置為帶隙系統(tǒng)不可或缺的一環(huán)，從實(shí)務(wù)上來考慮，此裝置能將帶隙電路所產(chǎn)生的電壓差異作補(bǔ)償，而使得在運(yùn)作電壓越來越低的晶體管電路中，此不利影響因素不會(huì)阻礙電路系統(tǒng)中結(jié)構(gòu)設(shè)計(jì)的進(jìn)步性。但在低電壓操作環(huán)境下，如何設(shè)計(jì)此電壓緩沖裝置就顯得越加困難，尤其是當(dāng)?shù)烷撝惦妷?low threshold Vt)的元件不容易取得，吾人無法在電路設(shè)計(jì)上克服元件特性的限制。另一方面，由于提供一不隨溫度、其它電壓與環(huán)境變動(dòng)的穩(wěn)定電壓源給包含芯片的電路，能符合現(xiàn)行所采用的現(xiàn)場可編程輯門陣列(field-programmable gate arrays)與特殊應(yīng)用集成電路(application-specific integrated circuit)等電路設(shè)計(jì)軟件對(duì)晶體管硬件架構(gòu)的電性要求，故在晶體管尺寸朝向越來越小的方向持續(xù)進(jìn)展，此電壓緩沖裝置所具有能穩(wěn)定電壓源以及提供高階電路應(yīng)用的功能，益顯得有進(jìn)一步作改進(jìn)以提升其在系統(tǒng)中關(guān)鍵地位的的必要性。
[0003]請(qǐng)參閱圖1，在傳統(tǒng)的電壓緩沖裝置中(其包含供電電壓源105與接地點(diǎn)106)，輸入信號(hào)101通過運(yùn)算放大器10的第一級(jí)放大與連接該運(yùn)算放大器10的輸出端103的一晶體管11的第二級(jí)放大，而提供穩(wěn)定一輸出電壓104給下一級(jí)電路使用，其中通過可變電阻12改變的反饋電壓102的調(diào)變，以將輸入信號(hào)101的可變動(dòng)性的因素補(bǔ)償回來，但由于該反饋電壓102電平在低電壓的條件下無法使用場效應(yīng)晶體管來傳遞，此架構(gòu)的反饋路徑并不能有效進(jìn)行補(bǔ)償作用。另外，該可變電阻12阻值的改變方式為在反饋節(jié)點(diǎn)的上端與下端同時(shí)改變，例如調(diào)節(jié)開關(guān)13位于一第一位置131時(shí)，該反饋電壓102較高，而調(diào)節(jié)開關(guān)13位于一第二位置132時(shí)，該反饋電壓102較低，但此方式也無法滿足電路結(jié)構(gòu)在進(jìn)行調(diào)整電壓時(shí)，吾人希求元件值變動(dòng)的范圍越小越好，以利于進(jìn)行電路分析與控制的需求。故實(shí)有必要，對(duì)此電壓緩沖裝置作結(jié)構(gòu)上的改進(jìn)，以符合在目前所普遍采用的帶隙系統(tǒng)的電壓緩沖裝置須同時(shí)具有電性元件匹配與操作簡單穩(wěn)定的雙重要求。
[0004]職是之故， 申請(qǐng)人:鑒于已知技術(shù)中所產(chǎn)生的缺失，經(jīng)過悉心推論與研究，構(gòu)思出本案「電壓緩沖裝置」，能夠克服上述的缺點(diǎn)。

【發(fā)明內(nèi)容】

[0005]鑒于已知技術(shù)中的缺陷，因此本發(fā)明提出一種電壓緩沖裝置，經(jīng)由結(jié)合場效應(yīng)晶體管信號(hào)處理技術(shù)與運(yùn)算器放大級(jí)回饋技術(shù)，使電壓緩沖在帶隙系統(tǒng)中的傳遞更有效率，該系統(tǒng)架構(gòu)不僅具有完整的穩(wěn)定電壓傳輸效益，能支持任何低于帶隙電壓的穩(wěn)壓處理，也能讓運(yùn)算放大器經(jīng)由回饋鏈接進(jìn)行輸入信號(hào)的有效補(bǔ)償，以對(duì)帶隙核心架構(gòu)提供穩(wěn)定信號(hào)。
[0006]依據(jù)本發(fā)明的第一構(gòu)想，提出一種電壓緩沖裝置，用于對(duì)一芯片提供一帶隙緩沖電壓，其包含:一運(yùn)算放大器，具有一輸出端，以及接收一輸入電壓的一輸入端；一共享源極晶體管，具有連接于該輸出端的一柵極端與對(duì)該芯片提供該帶隙緩沖電壓的一漏極端；以及一開關(guān)元件陣列，其包含具有多個(gè)第一型晶體管的一第一型晶體管子陣列與具有多個(gè)第二型晶體管的一第二型晶體管子陣列，其中該第一型晶體管子陣列的一共享源極端被耦接于該共享源極晶體管的一漏極端，該第一型晶體管子陣列的一漏極端被耦接于該第二型晶體管子陣列的一漏極端，該第二型晶體管子陣列的多個(gè)源極端則接地，該第一型晶體管子陣列的多個(gè)柵極端以及該第二型晶體管子陣列的多個(gè)柵極端分別用于接收多個(gè)外部控制信號(hào)。
[0007]較佳地，該電壓緩沖裝置，其中該第一型晶體管子陣列為一 P型開關(guān)元件，而該第二型晶體管子陣列為一 N型開關(guān)元件。
[0008]依據(jù)本發(fā)明的第二構(gòu)想，提出一種電壓緩沖裝置，用于對(duì)一芯片提供一帶隙緩沖電壓，其包含:一電壓調(diào)節(jié)模塊，接收一輸入電壓及一回饋信號(hào)，并根據(jù)該回饋信號(hào)調(diào)整該輸入電壓而產(chǎn)生該帶隙緩沖電壓；以及一開關(guān)元件陣列，耦接于該電壓調(diào)節(jié)模塊，并包含多個(gè)互補(bǔ)開關(guān)元件組，使一外部控制信號(hào)根據(jù)該輸入電壓所屬的電平范圍并經(jīng)由每一互補(bǔ)開關(guān)元件組所具有的一共享控制端，致能該多個(gè)互補(bǔ)開關(guān)元件組其中之一，以經(jīng)由所致能的該互補(bǔ)開關(guān)元件組產(chǎn)生該回饋信號(hào)。
[0009]較佳地，該電壓緩沖裝置，其中該電壓調(diào)節(jié)模塊更包含:一運(yùn)算放大器，具有一輸出端；以及一共享源極晶體管，具有連接于該輸出端的一柵極端；而該開關(guān)元件陣列更包含具有多個(gè)P型晶體管的一P型晶體管子陣列與具有多個(gè)N型晶體管的一N型晶體管子陣列，并且該每一互補(bǔ)開關(guān)元件組包含一 P型開關(guān)元件與一 N型開關(guān)元件。
[0010]依據(jù)本發(fā)明的第三構(gòu)想，提出一種電壓緩沖裝置，其包含:一電壓處理模塊，因應(yīng)一輸入電壓及一回饋信號(hào)而產(chǎn)生一帶隙緩沖電壓；以及一對(duì)稱電路，耦接于該電壓處理模塊，以產(chǎn)生該回饋信號(hào)，并因應(yīng)該輸入電壓而調(diào)整該回饋信號(hào)。
[0011]較佳地，該電壓緩沖裝置，其中該電壓處理模塊包括:一運(yùn)算放大器，具有一輸出端；以及一共享源極晶體管，具有一柵極端連接于該輸出端；而該對(duì)稱電路更包含:一子陣列P型金屬氧化物半導(dǎo)體場效晶體管，連接于該共享源極晶體管的一漏極端；以及一子陣列N型金屬氧化物半導(dǎo)體場效晶體管，其一端與該子陣列P型金屬氧化物半導(dǎo)體場效晶體管相耦接，另一端則接地，其中，該子陣列P型金屬氧化物半導(dǎo)體場效晶體管的一晶體管導(dǎo)通提供一第一電阻，該子陣列N型金屬氧化物半導(dǎo)體場效晶體管的另一晶體管導(dǎo)通提供一第二電阻，并且該些晶體管導(dǎo)通為互補(bǔ)形式。
[0012]為讓本發(fā)明的上述目的、特征和功效能明顯易懂，特別舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下:
【專利附圖】

【附圖說明】
[0013]圖1為傳統(tǒng)電壓緩沖裝置的示意圖。
[0014]圖2為本發(fā)明的電壓緩沖裝置具有一接地的可變電阻的示意圖。
[0015]圖3為本發(fā)明的電壓緩沖裝置具有一改變電阻的晶體管陣列示意圖。[0016]【主要元件符號(hào)說明】
[0017]10:運(yùn)算放大器101:輸入信號(hào)
[0018]102:反饋電壓103:輸出端
[0019]104:輸出電壓105:供電電壓源
[0020]106:接地點(diǎn)107:襯底
[0021]11:晶體管12:可變電阻
[0022]13:調(diào)節(jié)開關(guān)131:第一位置
[0023]132:第二位置22:接地的可變電阻
[0024]23:固定電阻31:共源極晶體管
[0025]32、33:晶體管陣列
[0026]3200,3201...3230:n_通道場效應(yīng)晶體管的柵極端
[0027]3300,3301...3330:p-通道場效應(yīng)晶體管的柵極端
【具體實(shí)施方式】
[0028]本發(fā)明所提出的「電壓緩沖裝置」將可由以下的實(shí)施例說明而得到充分了解，使得熟習(xí)本技藝的人士可以據(jù)以完成，然本發(fā)明的實(shí)施并非可由下列實(shí)施案例而被限制其實(shí)施型態(tài)。
[0029]請(qǐng)參閱圖2，本發(fā)明的電壓緩沖裝置具有一接地的可變電阻22，輸入信號(hào)101帶隙核心電壓(bandgap core voltage)為可變動(dòng)的I伏特(V),而為符合運(yùn)算放大器10的輸入端的兩信號(hào)，即輸入信號(hào)101與反饋電壓102須呈現(xiàn)為虛擬短路，一固定電阻23串接該接地的可變電阻22，而該接地的可變電阻22的阻值的改變會(huì)使得該反饋電壓102的大小跟隨著該輸入信號(hào)101而變化,從而產(chǎn)生修剪效應(yīng)(trim up/down)，意即該輸入信號(hào)101變動(dòng)的現(xiàn)象會(huì)在通過此電壓緩沖裝置的放大作用中被消除。在此工作條件中，該接地的可變電阻22的阻值的改變是透過與其相連的η-通道場效應(yīng)晶體管的柵極端(在此未示出)而使該晶體管短路，因此在低電壓操作中，高閾值電壓(high threshold Vt)所浮現(xiàn)的問題就可被避免。且由于反饋節(jié)點(diǎn)必須位于該固定電阻23與該接地的可變電阻22的連接處，其反饋電壓102電平會(huì)比該輸出電壓104電平低，換句話說，因該反饋電壓102電平會(huì)接近該輸入信號(hào)101電平，該輸出電壓104實(shí)際上會(huì)比被調(diào)整的該輸入信號(hào)101為大。
[0030]此時(shí)，設(shè)定該輸出電壓104為1.25伏特，而反饋鏈路訂定的電流為I微安培(I μ A)，若取該接地的可變電阻22為1000Κ?dú)W姆與該固定電阻23為250Κ?dú)W姆，則為使該反饋電壓102能追隨該輸入信號(hào)101，當(dāng)該輸入信號(hào)101為lV-150mV時(shí)，計(jì)算得到該接地的可變電阻22為530K歐姆，而反饋鏈路的電流為1.6微安培(0.85V/530K)，其大小為該輸入信號(hào)101為lV+150mV時(shí)，計(jì)算得到該可變電阻22為2880K歐姆，而反饋鏈路的電流為0.4微安培(1.15V/2880K)的四倍之多，且此時(shí)總電阻為3130K歐姆(250K+2880K)，其電阻面積也會(huì)比傳統(tǒng)架構(gòu)的1250K歐姆(250K+1000K)高出許多，故此大電流變化的現(xiàn)象與高電阻值的條件，為在設(shè)計(jì)共源極輸出級(jí)時(shí)須考慮的重點(diǎn)。
[0031]在另一實(shí)施例中，如圖3所示的本發(fā)明的電壓緩沖裝置，其具有改變電阻的晶體管陣列32、33，該陣列包含一排列型多個(gè)η-通道場效應(yīng)晶體管，其中每一晶體管的源極端接地，而該等晶體管的每一漏極端則連接于一電阻排的不同位置，以及一排列型多個(gè)P-通道場效應(yīng)晶體管，其中每一晶體管的源極端共同連接且相連于一共源極晶體管31的漏極端，該多個(gè)晶體管的每一漏極端則連接于另一電阻排的不同位置，以及該多個(gè)晶體管的每一襯底107連接于該輸出電壓104。
[0032]也就是本發(fā)明的電壓緩沖裝置，用于對(duì)一芯片提供一帶隙緩沖電壓，其包含一運(yùn)算放大器10具有一輸出端103與一第一輸入終端(非反向端)以及一第二輸入終端(反向端)用以接收一輸入電壓(輸入信號(hào)101)，一第一晶體管(共源極晶體管31)具有一控制端(柵極)連接該輸出端103，以及一第一終端(漏極)連接一芯片電源，以提供該帶隙緩沖電壓(輸出電壓104)。以及，一切換陣列(晶體管陣列32、33)其包括(N+1)第一電阻彼此相連，而每一第一電阻具有一第一端與一第二端；一第二電阻具有一另一第一端與另一第二端；一第三電阻更具有一另一第一端與另一第二端；(N+1)第四電阻彼此相連，而每一第四電阻具有不同一第一端與不同一第二端；(N+1)第二晶體管(P通道)所組成的第一子切換陣列，而每一第二晶體管(P通道)具有一第一端與一第二端，其中，該等第二晶體管(P通道)的第二端(源極)與第(N+1)個(gè)第一電阻的第二端連接于該第一晶體管(共源極晶體管31)的第一終端(漏極)，第m個(gè)第二晶體管(P通道)的第一端(漏極)連接于第m個(gè)第一電阻的第一端，而m為介于I至N+1的正整數(shù)，該第二電阻的第一端連接于該運(yùn)算放大器的第一輸入終端(非反向端)，該第二電阻的第二端連接于第I個(gè)第一電阻的第一端，以及該第三電阻的第二端連接于該第二電阻的第一端；以及(N+1)第三晶體管(N通道)所組成的第二子切換陣列，而每一第三晶體管具有一第一端(漏極)與連接于地106的一第二端(源極)，其中，最后一個(gè)第三晶體管的第一端(漏極)連接于該第三電阻的第一端，以及第m個(gè)第三晶體管的第一端(漏極)連結(jié)于第m個(gè)第四電阻的第二端。
[0033]當(dāng)此電路作動(dòng)時(shí)，該各η-通道場效應(yīng)晶體管的柵極端3200、3201...3230之一會(huì)使其晶體管導(dǎo)通或全不導(dǎo)通而提供一電阻值，故該架構(gòu)共可產(chǎn)生32種不同阻值的電阻，相同地，該各P-通道場效應(yīng)晶體管的柵極端3300、3301...3330之一也會(huì)使其晶體管導(dǎo)通或全不導(dǎo)通而提供另一電阻值，故該架構(gòu)共也可產(chǎn)生32種不同阻值的電阻，但由于該導(dǎo)通η-通道場效應(yīng)晶體管與該導(dǎo)通P-通道場效應(yīng)晶體管在該等晶體管陣列32、33中的排列順序上為互補(bǔ)，意即產(chǎn)生的兩個(gè)電阻的阻值雖然會(huì)隨著晶體管陣列信號(hào)的調(diào)變而有不同，但其總和為一固定值。此變動(dòng)電阻值的方式能產(chǎn)生與上述第一實(shí)施例相同的具有一 IOmV間隔，且介于該輸入信號(hào)101變動(dòng)補(bǔ)償范圍±150mV內(nèi)的該反饋電壓102,并產(chǎn)生與上述實(shí)施例相同效果，即該反饋電壓102可對(duì)變動(dòng)中的該輸入信號(hào)101亦進(jìn)行補(bǔ)償作用，以產(chǎn)生穩(wěn)定的該輸出電壓104。
[0034]經(jīng)由第二實(shí)施例電路拓?fù)涞难葑?，此時(shí)上述兩個(gè)電阻阻值總和(即該固定值)根據(jù)圖3中所列的參考值為1250K歐姆，其明顯比第一實(shí)施例所需的3130K歐姆小許多。在此同時(shí)，因該等電阻值會(huì)跟隨著該輸入信號(hào)101的變動(dòng)而做改變，以及對(duì)該固定輸出電壓104而言，其連接到接地點(diǎn)106的電阻值于操作中保持固定，故此共源極輸出級(jí)的電流也會(huì)保持不變。除此之外，該輸出電壓104必須高于P-通道場效應(yīng)晶體管中的該閾值電壓，否則此電路架構(gòu)將無法順利運(yùn)作，以上述實(shí)施例的該輸出電壓為1.25伏特為例，其會(huì)比P-通道場效晶體管最高閾值電壓要高。此種由該輸出電壓104所看到的總電阻與共源極輸出級(jí)的固定電流，為電子電路學(xué)上小信號(hào)模型分析的重要特征。
[0035]另外，在本發(fā)明的電壓緩沖裝置中，其所包含的電壓處理模塊能因應(yīng)一輸入電壓(輸入信號(hào)101)及一回饋信號(hào)(反饋電壓102)而產(chǎn)生一帶隙緩沖電壓(輸出電壓104)，以提供給下一級(jí)芯片電路穩(wěn)定電壓源，其主要方式乃是通過一對(duì)稱電路來耦接于該電壓處理模塊，以產(chǎn)生該回饋信號(hào)，并因應(yīng)該輸入電壓而調(diào)整該回饋信號(hào)。本發(fā)明的電壓緩沖裝置不僅可有效整合帶隙系統(tǒng)中低電壓帶隙電路與所連接的具芯片的電路間的信號(hào)處理，更可提供不隨操作溫度、其他電壓與環(huán)境改變而穩(wěn)定的輸出電壓源。
[0036]實(shí)施例:
[0037]—種電壓緩沖裝置，用于對(duì)一芯片提供一帶隙緩沖電壓，其包含:一運(yùn)算放大器，具有一輸出端，以及接收一輸入電壓的一輸入端；一共享源極晶體管，具有連接于該輸出端的一柵極端與對(duì)該芯片提供該帶隙緩沖電壓的一漏極端；以及一開關(guān)元件陣列，其包含具有多個(gè)第一型晶體管的一第一型晶體管子陣列與具有多個(gè)第二型晶體管的一第二型晶體管子陣列，其中該第一型晶體管子陣列的一共享源極端被耦接于該共享源極晶體管的一漏極端，該第一型晶體管子陣列的一漏極端被耦接于該第二型晶體管子陣列的一漏極端，該第二型晶體管子陣列的多個(gè)源極端則接地，該第一型晶體管子陣列的多個(gè)柵極端以及該第二型晶體管子陣列的多個(gè)柵極端分別用于接收多個(gè)外部控制信號(hào)。
[0038]如上述實(shí)施例所述的裝置，其中該第一型晶體管子陣列為一 P型開關(guān)元件，而該第二型晶體管子陣列為一 N型開關(guān)元件。
[0039]一種電壓緩沖裝置，用于對(duì)一芯片提供一帶隙緩沖電壓，其包含:一電壓調(diào)節(jié)模塊，接收一輸入電壓及一回饋信號(hào)，并根據(jù)該回饋信號(hào)調(diào)整該輸入電壓而產(chǎn)生該帶隙緩沖電壓；以及一開關(guān)元件陣列，耦接于該電壓調(diào)節(jié)模塊，并包含多個(gè)互補(bǔ)開關(guān)元件組，使一外部控制信號(hào)根據(jù)該輸入電壓所屬的電平范圍并經(jīng)由每一互補(bǔ)開關(guān)元件組所具有的一共享控制端，致能該多個(gè)互補(bǔ)開關(guān)元件組其中之一，以經(jīng)由所致能的該互補(bǔ)開關(guān)元件組產(chǎn)生該回饋信號(hào)。
[0040]如上述實(shí)施例所述的裝置，其中該電壓調(diào)節(jié)模塊更包含:一運(yùn)算放大器，具有一輸出端；以及一共享源極晶體管，具有連接于該輸出端的一柵極端。
[0041]如上述任一實(shí)施例所述的裝置，其中該開關(guān)元件陣列更包含具有多個(gè)P型晶體管的一 P型晶體管子陣列與具有多個(gè)N型晶體管的一 N型晶體管子陣列。
[0042]如上述任一實(shí)施例所述的裝置，其中該P(yáng)型晶體管子陣列的一共享源極端被耦接于該共享源極晶體管的一漏極端，該P(yáng)型晶體管子陣列的一漏極端被耦接于該N型晶體管子陣列的一漏極端，該N型晶體管子陣列的多個(gè)源極端則接地，該P(yáng)型晶體管子陣列的多個(gè)柵極端以及該N型晶體管子陣列的多個(gè)柵極端分別用于接收多個(gè)外部控制信號(hào)。
[0043]如上述任一實(shí)施例所述的裝置，其中該每一互補(bǔ)開關(guān)元件組包含一 P型開關(guān)元件與一 N型開關(guān)元件。
[0044]一種電壓緩沖裝置，其包含:一電壓處理模塊，因應(yīng)一輸入電壓及一回饋信號(hào)而產(chǎn)生一帶隙緩沖電壓；以及一對(duì)稱電路，耦接于該電壓處理模塊，以產(chǎn)生該回饋信號(hào)，并因應(yīng)該輸入電壓而調(diào)整該回饋信號(hào)。
[0045]如上述實(shí)施例所述的裝置，其中該電壓處理模塊包括:一運(yùn)算放大器，具有一輸出端；以及一共享源極晶體管，具有一柵極端連接于該輸出端；而該對(duì)稱電路更包含:一子陣列P型金屬氧化物半導(dǎo)體場效晶體管，連接于該共享源極晶體管的一漏極端；以及一子陣列N型金屬氧化物半導(dǎo)體場效晶體管，其一端與該子陣列P型金屬氧化物半導(dǎo)體場效晶體管相耦接，另一端則接地。
[0046]如上述任一實(shí)施例所述的裝置，其中該子陣列P型金屬氧化物半導(dǎo)體場效晶體管的一晶體管導(dǎo)通提供一第一電阻，該子陣列N型金屬氧化物半導(dǎo)體場效晶體管的另一晶體管導(dǎo)通提供一第二電阻，其中該些晶體管導(dǎo)通為互補(bǔ)形式。
[0047]如上述任一實(shí)施例所述的裝置，其中該第一電阻的阻值與該第二電阻的阻值的總和隨著該第一電阻的阻值與該第二電阻的阻值的各別變化而保持一固定值。
[0048]如上述任一實(shí)施例所述的裝置，其中該第二電阻的阻值隨著該輸入電壓而改變，亦即一共源級(jí)的一電流保持一固定值。
[0049]如上述任一實(shí)施例所述的裝置，其中該固定值為一小信號(hào)模型分析的重要特征。
[0050]如上述任一實(shí)施例所述的裝置，其中該回饋信號(hào)具有±150mV的變動(dòng)范圍。
[0051]如上述任一實(shí)施例所述的裝置，其中該帶隙緩沖電壓大于一 P型金屬氧化物半導(dǎo)體場效晶體管的閾值電壓。
[0052]如上述任一實(shí)施例所述的裝置，其中該帶隙緩沖電壓為一定值。
[0053]一種電壓緩沖裝置，用于對(duì)一芯片提供一帶隙緩沖電壓，其包含:一運(yùn)算放大器，具有一輸出端與、一第一輸入終端以及一第二輸入終端用以接收一輸入電壓；一第一晶體管，具有一控制端連接該輸出端，以及一第一終端連接一芯片電源，以提供該帶隙緩沖電壓；以及一切換陣列，其包括:(N+1)第一電阻彼此相連，而每一第一電阻具有一第一端與一第二端；一第二電阻具有一另一第一端與另一第二端；一第三電阻更具有一另一第一端與另一第二端；(N+1)第四電阻彼此相連，而每一第四電阻具有不同一第一端與不同一第二端；(N+1)第二晶體管所組成的第一子切換陣列，而每一第二晶體管具有一第一端與一第二端，其中，該等第二晶體管的第二端與第(N+1)個(gè)第一電阻的第二端連接于該第一晶體管的第一終端，第m個(gè)第二晶體管的第一端連接于第m個(gè)第一電阻的第一端，而m為介于I至N+1的正整數(shù)，該第二電阻的第一端連接于該運(yùn)算放大器的第一輸入終端，該第二電阻的第二端連接于第I個(gè)第一電阻的第一端，以及該第三電阻的第二端連接于該第二電阻的第一端；以及(N+1)第三晶體管所組成的第二子切換陣列，而每一第三晶體管具有一第一端與連接于地的一第二端，其中，最后一個(gè)第三晶體管的第一端連接于該第三電阻的第一端，以及第m個(gè)第三晶體管的第一端連結(jié)于第m個(gè)第四電阻的第二端。
[0054]如上述實(shí)施例所述的裝置，其中該第一晶體管包含一第二終端接收一電壓源的信號(hào)，且每一(N+1)第二晶體管與每一(N+1)第三晶體管更具有一控制終端以接收外部控制信號(hào)。
[0055]如上述任一實(shí)施例所述的裝置，其中該第一晶體管與每一(N+1)第二晶體管為P-型式晶體管，而每一(N+1)第三晶體管為N-型式晶體管。
[0056]惟以上所述者，僅為本發(fā)明的最佳實(shí)施例而已，當(dāng)不能以之限定本發(fā)明所實(shí)施的范圍。即大凡依本發(fā)明申請(qǐng)專利范圍所作的均等變化與修飾，皆應(yīng)仍屬于本發(fā)明專利涵蓋的范圍內(nèi)。
【權(quán)利要求】
1.一種電壓緩沖裝置，用于對(duì)一芯片提供一帶隙緩沖電壓，其包含: 一運(yùn)算放大器，具有一輸出端，以及接收一輸入電壓的一輸入端； 一共享源極晶體管，具有連接于該輸出端的一柵極端與對(duì)該芯片提供該帶隙緩沖電壓的一漏極端；以及 一開關(guān)元件陣列，其包含具有多個(gè)第一型晶體管的一第一型晶體管子陣列與具有多個(gè)第二型晶體管的一第二型晶體管子陣列，其中該第一型晶體管子陣列的一共享源極端被耦接于該共享源極晶體管的一漏極端，該第一型晶體管子陣列的一漏極端被耦接于該第二型晶體管子陣列的一漏極端，該第二型晶體管子陣列的多個(gè)源極端則接地，該第一型晶體管子陣列的多個(gè)柵極端以及該第二型晶體管子陣列的多個(gè)柵極端分別用于接收多個(gè)外部控制信號(hào)。
2.根據(jù)權(quán)利要求1所述的電壓緩沖裝置，其中該第一型晶體管子陣列為一P型開關(guān)元件，而該第二型晶體管子陣列為一 N型開關(guān)元件。
3.一種電壓緩沖裝置，用于對(duì)一芯片提供一帶隙緩沖電壓，其包含: 一電壓調(diào)節(jié)模塊，接收一輸入電壓及一回饋信號(hào)，并根據(jù)該回饋信號(hào)調(diào)整該輸入電壓而產(chǎn)生該帶隙緩沖電壓；以及 一開關(guān)元件陣列，耦接于該電壓調(diào)節(jié)模塊，并包含多個(gè)互補(bǔ)開關(guān)元件組，使一外部控制信號(hào)根據(jù)該輸入電壓所屬的電平范圍并經(jīng)由每一互補(bǔ)開關(guān)元件組所具有的一共享控制端，致能該多個(gè)互補(bǔ)開關(guān)元件組其中之一，以經(jīng)由所致能的該互補(bǔ)開關(guān)元件組產(chǎn)生該回饋信號(hào)。
4.根據(jù)權(quán)利要求3所述的電壓緩沖裝置，其中該電壓調(diào)節(jié)模塊更包含: 一運(yùn)算放大器，具有一輸出端；以及 一共享源極晶體管，具有連接于該輸出端的一柵極端； 而該開關(guān)元件陣列更包含具有多個(gè)P型晶體管的一 P型晶體管子陣列與具有多個(gè)N型晶體管的一 N型晶體管子陣列，并且該每一互補(bǔ)開關(guān)元件組包含一 P型開關(guān)元件與一 N型開關(guān)元件。
5.根據(jù)權(quán)利要求4所述的電壓緩沖裝置，其中該P(yáng)型晶體管子陣列的一共享源極端被耦接于該共享源極晶體管的一漏極端，該P(yáng)型晶體管子陣列的一漏極端被耦接于該N型晶體管子陣列的一漏極端，該N型晶體管子陣列的多個(gè)源極端則接地，該P(yáng)型晶體管子陣列的多個(gè)柵極端以及該N型晶體管子陣列的多個(gè)柵極端分別用于接收多個(gè)外部控制信號(hào)。
6.一種電壓緩沖裝置，其包含: 一電壓處理模塊，因應(yīng)一輸入電壓及一回饋信號(hào)而產(chǎn)生一帶隙緩沖電壓；以及 一對(duì)稱電路，耦接于該電壓處理模塊，以產(chǎn)生該回饋信號(hào)，并因應(yīng)該輸入電壓而調(diào)整該回饋信號(hào)。
7.根據(jù)權(quán)利要求6所述的電壓緩沖裝置，其中該電壓處理模塊包括: 一運(yùn)算放大器，具有一輸出端；以及 一共享源極晶體管，具有一柵極端連接于該輸出端； 而該對(duì)稱電路更包含: 一子陣列P型金屬氧化物半導(dǎo)體場效晶體管，連接于該共享源極晶體管的一漏極端；以及一子陣列N型金屬氧化物半導(dǎo)體場效晶體管，其一端與該子陣列P型金屬氧化物半導(dǎo)體場效晶體管相耦接，另一端則接地， 其中，該子陣列P型金屬氧化物半導(dǎo)體場效晶體管的一晶體管導(dǎo)通提供一第一電阻，該子陣列N型金屬氧化物半導(dǎo)體場效晶體管的另一晶體管導(dǎo)通提供一第二電阻，并且該多個(gè)晶體管導(dǎo)通為互補(bǔ)形式。
8.根據(jù)權(quán)利要求7所述的電壓緩沖裝置，其中該第一電阻的阻值與該第二電阻的阻值的總和隨著該第一電阻的阻值與該第二電阻的阻值的各別變化而保持一固定值。
9.根據(jù)權(quán)利要求7所述的電壓緩沖裝置，其中該第二電阻的阻值隨著該輸入電壓而改變，而該運(yùn)算放大器具有兩個(gè)輸入端，及該回饋信號(hào)則具有±150mV的變動(dòng)范圍。
10.根據(jù)權(quán)利要求6所述的電壓緩沖裝置，其中該帶隙緩沖電壓大于P型金屬氧化物半導(dǎo)體場效晶體管的閾值電壓且 為一定值。
【文檔編號(hào)】G05F1/56GK103543776SQ201210239055
【公開日】2014年1月29日 申請(qǐng)日期:2012年7月11日 優(yōu)先權(quán)日:2012年7月11日
【發(fā)明者】洪俊雄, 蔣汝安 申請(qǐng)人:旺宏電子股份有限公司