專利名稱：一種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電學(xué)領(lǐng)域，特別涉及一種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器。
背景技術(shù)：
隨著半導(dǎo)體エ藝的進(jìn)步和電子市場越來越苛刻的要求，中央處理器、數(shù)字信號處理器、可編程邏輯器件等等核心元器件速度越來越快，集成度越來越高。集成線形調(diào)整期作為供電電源成為核心處理芯片發(fā)展的必然趨勢。而傳統(tǒng)的外部補(bǔ)償?shù)木€形調(diào)整器，補(bǔ)償電容大，無法集成，不符合系統(tǒng)小型化的發(fā)展趨勢。

發(fā)明內(nèi)容
本發(fā)明的目地是提供一種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器，它通過運(yùn)算放大器，EA誤差放大器，快速響應(yīng)LDO保證了系統(tǒng)無需外部大補(bǔ)償電容也可穩(wěn)定工作，提高了系統(tǒng)的響應(yīng)速度。為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為ー種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器，其特征在于，包括運(yùn)算放大器，EA誤差放大器和快速響應(yīng)LD0。所述運(yùn)算放大器包括一個電流漏，五個P型MOS管和三個N型MOS管，ー個電阻，一個電容，其連接方式為第零P型MOS管MPO的漏極、第零P型MOS管MPO的柵極、電流源I的輸入端、第四P型MOS管MP4的柵極與第一 P型MOS管MPl的柵極連接；第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極與第三P型MOS管MP3的源極連接；該運(yùn)算放大器的同向輸入端ロ VP與第三P型MOS管MP3的柵極連接；該運(yùn)算放大器的反向輸入端ロ VN與第二 P型MOS管MP2的柵極連接；第二 P型MOS管MP2的漏極、第零N型MOS管MNO的柵極、第零N型MOS管MNO的漏極與第一 N型MOS管匪I的柵極連接；第三P型MOS管MP3的漏極、第一 N型MOS管匪I的漏極、電容Ce的一端與第二 N型MOS管匪2的柵極連接；第四P型MOS管MP4的漏極、電阻Re的一端、第二 N型MOS管匪2的漏極與運(yùn)放的輸出端Vout連接，電阻Re的另一端與電容Ce的另一端連接，第零P型MOS管MPO的源極、第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極與電源VDD連接，第零N型MOS管MNO的源極、第一 N型MOS管匪I的源極、第二 N型MOS管匪2的源極、電流源I的流出端與地GND連接。所述EA誤差放大器為共源共柵單級放大器，包括七個P型MOS管和四個N型MOS管，其電路連接方式為第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極與第三P型MOS管MP3的源極連接；第二 P型MOS管MP2的柵極與該誤差放大器的同向輸入端連接；第三P型MOS管MP3的柵極與該誤差放大器的反向輸入端連接；第二 P型MOS管MP2的漏極、第三N型MOS管麗3的源極與第一 N型MOS管麗I的漏極連接；第三P型MOS管MP3的漏極、第四N型MOS管MN4的源極與第二 N型MOS管匪2的漏極連接；第四P型MOS管MP4的柵極、第五P型MOS管MP5的柵極、第六P型MOS管MP6的漏極與第三N型MOS管匪3的漏極連接；第四P型MOS管MP4的漏極與第六P型MOS管MP6的源極連接；第五P型MOS管MP5的漏極與第七P型MOS管MP7的源極連接；第七P型MOS管MP7的漏極、第四N型MOS管MN4的漏極與該誤差放大器的輸出端ロ Vout連接；第一 P型MOS管MPl的柵極與偏置電壓Vpbl連接；第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極與偏置電壓Vpb2連接；第一 N型MOS管匪I的柵極、第二 N型MOS管匪2的柵極與偏置電壓Vnbl連接；第三N型MOS管麗3的柵極、第四N型MOS管MN4的柵極與偏置電壓Vnb2連接，第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極、第五P型MOS管MP5的源極與電源VDD連接，第一N型MOS管麗I的源極、第二 N型MOS管麗2的源極與地GND連接。所述快速響應(yīng)LDO由增益級、Charge pump級和輸出級組成,其中包括,一個誤差放大器，一個運(yùn)算放大器，四個電容，四個開關(guān)，ニ個電阻，ー個P型MOS管和ー個N型MOS管，其電路連接方式為基準(zhǔn)電壓Vrefl與運(yùn)算放大器op的同相輸入端連接；運(yùn)算放大器op的反相輸入端、運(yùn)算放大器op的輸出端與開關(guān)S2的一端連接；基準(zhǔn)電壓Vref2與誤差放大器EA的反相輸入端連接；誤差放大器EA的同相輸入端、電容Ce的一端、電阻Rl的一端與電阻R2的一端連接；誤差放大器EA的輸出端、開關(guān)S3的一端與電容C2的一端連接；C2 的另一端、S4的一端、P型MOS管Mc的源端與N型MOS管Mpass的柵端連接；開關(guān)SI的一端、開關(guān)S3的另一端與電容Cl的一端連接；電容Cl的另一端、開關(guān)S2的另一端與開關(guān)S4的另一端連接；N型MOS管Mpass的源端與電阻R2的另一端連接；P型MOS管Mc的漏端與電容Ce的另一端連接，偏置電壓VB與P型MOS管Mc的柵端連接，N型MOS管Mpass的漏端與電源Vin連接，開關(guān)SI的另一端、電阻Rl的另一端與地GND連接。本發(fā)明為高性能中央處理器，數(shù)字信號處理器，可編程邏輯器件，高性能轉(zhuǎn)換器等芯片的集成供電IP，提供ー種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器，無需外置大補(bǔ)償電容，采用處理器寄生電容即可保證系統(tǒng)穩(wěn)定工作，可方便的與大規(guī)模數(shù)字電路單片集成。


圖I為本發(fā)明運(yùn)算放大器電路結(jié)構(gòu)圖。圖2為本發(fā)明EA誤差放大器電路結(jié)構(gòu)圖。圖3為本發(fā)明快速響應(yīng)LDO電路結(jié)構(gòu)圖。
具體實施例方式以下結(jié)合附圖和具體實施例對本發(fā)明做進(jìn)ー步說明。本發(fā)明所描述的ー種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器，由運(yùn)算放大器，EA誤差放大器和快速響應(yīng)LDO組成。如圖I所示，所述運(yùn)算放大器，包括一個電流漏，五個P型MOS管和三個N型MOS管，ー個電阻，ー個電容。其連接方式為第零P型MOS管MPO的漏極、第零P型MOS管MPO的柵極、電流源I的輸入端、第四P型MOS管MP4的柵極與第一 P型MOS管MPl的柵極連接；第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極與第三P型MOS管MP3的源極連接；該運(yùn)算放大器的同向輸入端ロ VP與第三P型MOS管MP3的柵極連接；該運(yùn)算放大器的反向輸入端ロ VN與第二 P型MOS管MP2的柵極連接；第二 P型MOS管MP2的漏極、第零N型MOS管MNO的柵極、第零N型MOS管MNO的漏極與第一 N型MOS管匪I的柵極連接；第三P型MOS管MP3的漏極、第一 N型MOS管麗I的漏極、電容Ce的一端與第二 N型MOS管麗2的柵極連接；第四P型MOS管MP4的漏扱、電阻Re的一端、第二 N型MOS管匪2的漏極與運(yùn)放的輸出端Vout連接，電阻Re的另一端與電容Ce的另一端連接，第零P型MOS管MPO的源極、第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極與電源VDD連接，第零N型MOS管MNO的源極、第一 N型MOS管麗I的源極、第二 N型MOS管麗2的源極、電流源I的流出端與地GND連接。如圖2所示，所述EA誤差放大器，為共源共柵單級放大器，包括七個P型MOS管和四個N型MOS管。其電路連接方式為第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極與第三P型MOS管MP3的源極連接；第二 P型MOS管MP2的柵極與該誤差放大器的同向輸入端連接；第三P型MOS管MP3的柵極與該誤差放大器的反向輸入端連接；第二 P型MOS管MP2的漏極、第三N型MOS管匪3的源極與第一 N型MOS管匪I的漏極連接；第三P型MOS管MP3的漏極、第四N型MOS管MN4的源極與第二 N型MOS管麗2的漏極連接；第四P型MOS管MP4的柵極、第五P型MOS管MP5的柵極、第六P型MOS管MP6的漏極與第三N型MOS管匪3的漏極連接；第四P型MOS管MP4的漏極與第六P型MOS管MP6的源極連接； 第五P型MOS管MP5的漏極與第七P型MOS管MP7的源極連接；第七P型MOS管MP7的漏極、第四N型MOS管MN4的漏極與該誤差放大器的輸出端ロ Vout連接 ，第一 P型MOS管MPl的柵極與偏置電壓Vpbl連接；第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極與偏置電壓Vpb2連接；第一 N型MOS管匪I的柵極、第二 N型MOS管匪2的柵極與偏置電壓Vnbl連接；第三N型MOS管匪3的柵極、第四N型MOS管MN4的柵極與偏置電壓Vnb2連接，第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極、第五P型MOS管MP5的源極與電源VDD連接，第一 N型MOS管麗I的源極、第二 N型MOS管麗2的源極與地GND連接。如圖3所示,所述快速響應(yīng)LD0,由增益級、Charge pump級和輸出級組成,其中包括，一個誤差放大器，一個運(yùn)算放大器，四個電容，四個開關(guān)，ニ個電阻，ー個P型MOS管和ー個N型MOS管。其電路連接方式為基準(zhǔn)電壓Vrefl與運(yùn)算放大器op的同相輸入端連接；運(yùn)算放大器op的反相輸入端、運(yùn)算放大器op的輸出端與開關(guān)S2的一端連接；基準(zhǔn)電壓Vref2與誤差放大器EA的反相輸入端連接；誤差放大器EA的同相輸入端、電容Ce的一端、電阻Rl的一端與電阻R2的一端連接；誤差放大器EA的輸出端、開關(guān)S3的一端與電容C2的一端連接；C2的另一端、S4的一端、P型MOS管Mc的源端與N型MOS管Mpass的柵端連接；開關(guān)S I的一端、開關(guān)S3的另一端與電容Cl的一端連接；電容Cl的另一端、開關(guān)S2的另一端與開關(guān)S4的另一端連接；N型MOS管Mpass的源端與電阻R2的另一端連接；P型MOS管Mc的漏端與電容Ce的另一端連接，偏置電壓VB與P型MOS管Mc的柵端連接，N型MOS管Mpass的漏端與電源Vin連接，開關(guān)SI的另一端、電阻Rl的另一端與地GND連接。開關(guān)S1-S4由a和a非兩項不交疊時鐘控制，SI、S2閉合，S3、S4打開時電源給電容Cl充電，S1、S2打開，S3、S4閉合時電容Cl與電容C2的電荷重新分配，最終使調(diào)整管Mpass的柵端電壓可以高于誤差放大器的輸出端一定的值，在Vdropout較低時N型MOS管Mpass可以正常工作。該LDO使用動態(tài)米勒補(bǔ)償技術(shù)，通過串聯(lián)一個在線性區(qū)工作的PMOS管作為動態(tài)可調(diào)電阻，根據(jù)負(fù)載的變化動態(tài)調(diào)節(jié)系統(tǒng)零點的位置，以補(bǔ)償由于系統(tǒng)主極點產(chǎn)生的相移，從而保證系統(tǒng)的穩(wěn)定。以上是對本發(fā)明的具體說明，本方案不僅僅局限在以上實施例中，針對在本方案發(fā)明構(gòu)思下所做的任何改變都將落入本發(fā)明保護(hù) 范圍內(nèi)。
權(quán)利要求
1.一種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器，其特征在于，包括運(yùn)算放大器，EA誤差放大器和快速響應(yīng)LDO。
2.根據(jù)權(quán)利要求I所述的ー種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器，其特征在于，所述運(yùn)算放大器包括一個電流漏，五個P型MOS管和三個N型MOS管，ー個電阻，ー個電容，其連接方式為第零P型MOS管MPO的漏極、第零P型MOS管MPO的柵極、電流源I的輸入端、第四P型MOS管MP4的柵極與第一 P型MOS管MPl的柵極連接；第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極與第三P型MOS管MP3的源極連接；該運(yùn)算放大器的同向輸入端ロ VP與第三P型MOS管MP3的柵極連接；該運(yùn)算放大器的反向輸入端ロ VN與第二 P型MOS管MP2的柵極連接；第二 P型MOS管MP2的漏極、第零N型MOS管MNO的柵極、第零N型MOS管MNO的漏極與第一 N型MOS管匪I的柵極連接；第三P型MOS管MP3的漏極、第一 N型MOS管匪I的漏極、電容Ce的一端與第二 N型MOS管匪2的柵極連接；第四P型MOS管MP4的漏極、電阻Re的一端、第二 N型MOS管麗2的漏極與運(yùn)放的輸出端Vout連接，電阻Re的另一端與電容Ce的另一端連接，第零P型MOS管MPO的源極、第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極與電源VDD連接，第零N型MOS管MNO的源極、第一 N型MOS管匪I的源極、第二 N型MOS管匪2的源極、電流源I的流出端與地GND連接。
3.根據(jù)權(quán)利要求I所述的ー種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器，其特征在于，所述EA誤差放大器為共源共柵單級放大器，包括七個P型MOS管和四個N型MOS管，其電路連接方式為第一 P型MOS管MPl的漏極、第二 P型MOS管MP2的源極與第三P型MOS管MP3的源極連接；第二 P型MOS管MP2的柵極與該誤差放大器的同向輸入端連接 ，第三P型MOS管MP3的柵極與該誤差放大器的反向輸入端連接；第二 P型MOS管MP2的漏極、第三N型MOS管匪3的源極與第一 N型MOS管匪I的漏極連接；第三P型MOS管MP3的漏極、第四N型MOS管MN4的源極與第二 N型MOS管匪2的漏極連接；第四P型MOS管MP4的柵極、第五P型MOS管MP5的柵極、第六P型MOS管MP6的漏極與第三N型MOS管匪3的漏極連接；第四P型MOS管MP4的漏極與第六P型MOS管MP6的源極連接 ，第五P型MOS管MP5的漏極與第七P型MOS管MP7的源極連接；第七P型MOS管MP7的漏極、第四N型MOS管MN4的漏極與該誤差放大器的輸出端ロ Vout連接；第一 P型MOS管MPl的柵極與偏置電壓Vpbl連接；第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極與偏置電壓Vpb2連接；第一 N型MOS管麗I的柵極、第二 N型MOS管麗2的柵極與偏置電壓Vnbl連接；第三N型MOS管麗3的柵極、第四N型MOS管MN4的柵極與偏置電壓Vnb2連接，第一 P型MOS管MPl的源極、第四P型MOS管MP4的源極、第五P型MOS管MP5的源極與電源VDD連接，第一 N型MOS管麗I的源極、第二 N型MOS管麗2的源極與地GND連接。
4.根據(jù)權(quán)利要求I所述的ー種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器，其特征在于，所述快速響應(yīng)LDO由增益級、Charge pump級和輸出級組成,其中包括,一個誤差放大器,一個運(yùn)算放大器，四個電容，四個開關(guān)，ニ個電阻，ー個P型MOS管和ー個N型MOS管，其電路連接方式為基準(zhǔn)電壓Vrefl與運(yùn)算放大器op的同相輸入端連接；運(yùn)算放大器op的反相輸入端、運(yùn)算放大器op的輸出端與開關(guān)S2的一端連接；基準(zhǔn)電壓Vref2與誤差放大器EA的反相輸入端連接；誤差放大器EA的同相輸入端、電容Ce的一端、電阻Rl的一端與電阻R2的一端連接；誤差放大器EA的輸出端、開關(guān)S3的一端與電容C2的一端連接C2的另一端、S4的一端、P型MOS管Mc的源端與N型MOS管Mpass的柵端連接；開關(guān)SI的一端、開關(guān)S3的另一端與電容Cl的一端連接；電容Cl的另一端、開關(guān)S2的另一端與開關(guān)S4的另一端連接；N型MOS管Mpass的源端與電阻R2的另一端連接；P型MOS管Mc的漏端與電容Ce的另ー端連接，偏置電壓VB與P型MO S管Mc的柵端連接，N型MOS管Mpass的漏端與電源Vin連接，開關(guān)SI的另一端、電阻Rl的另一端與地GND連接。
全文摘要
本發(fā)明涉及電學(xué)領(lǐng)域，特別涉及一種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器，其特征在于，包括運(yùn)算放大器，EA誤差放大器，快速響應(yīng)LDO。本發(fā)明為高性能中中央處理器，數(shù)字信號處理器，可編程邏輯器件，高性能轉(zhuǎn)換器等芯片的集成供電IP，提供一種內(nèi)置補(bǔ)償電容的線性電壓調(diào)整器，無需外置大補(bǔ)償電容，采用處理器寄生電容即可保證系統(tǒng)穩(wěn)定工作，可方便的與大規(guī)模數(shù)字電路單片集成。
文檔編號G05F1/56GK102707755SQ201210179198
公開日2012年10月3日 申請日期2012年5月30日 優(yōu)先權(quán)日2012年5月30日
發(fā)明者孫權(quán), 王曉飛, 袁小云 申請人:西安航天民芯科技有限公司