專(zhuān)利名稱(chēng)：一種帶隙基準(zhǔn)電壓產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)模混合集成電路，具體涉及一種帶隙基準(zhǔn)電壓產(chǎn)生電路。
背景技術(shù)：
精確的基準(zhǔn)電壓源在A/D、D/A、比較器、電源管理芯片以及其他模擬電路中是十分重要的。對(duì)于基準(zhǔn)電壓源，要求其能克服工藝、電源、溫度以及負(fù)載變化而保持穩(wěn)定，并能在標(biāo)準(zhǔn)工藝下制造。帶隙基準(zhǔn)電壓源因具有低溫度系數(shù)、高電源抑制比、低基準(zhǔn)電壓以及長(zhǎng)期穩(wěn)定性并與主流CMOS工藝相兼容等優(yōu)點(diǎn)而得到廣泛采用。設(shè)計(jì)精密基準(zhǔn)電壓的主要難點(diǎn)在于如何降低基準(zhǔn)電壓值的偏差和溫度系數(shù)。在不采用修正技術(shù)的前提下，這兩項(xiàng)指標(biāo)一般在4% (對(duì)于1.2V的基準(zhǔn)，相當(dāng)于士 50 mV)和 1 OOppm/°C 左右。由于工藝波動(dòng)以及運(yùn)算放大器引入失調(diào)電壓的影響，實(shí)際制造出來(lái)的帶隙基準(zhǔn)參考電壓通常具有較大的溫度系數(shù)，同時(shí)參考電壓的絕對(duì)值也波動(dòng)較大，為此通常需要后續(xù)校準(zhǔn)步驟。在以往設(shè)計(jì)中，通過(guò)采用純模擬工藝或其它特殊工藝來(lái)抑制由工藝引起的波動(dòng)， 并且采用激光修調(diào)或其它修調(diào)方法對(duì)輸出參考電壓進(jìn)行校準(zhǔn)。另外，為了減小失調(diào)電壓帶來(lái)的影響，采用斬波、自調(diào)零等技術(shù)消除運(yùn)放失調(diào)電壓，或通過(guò)增大功耗以及芯片面積來(lái)降低失調(diào)電壓。無(wú)論采用上述哪種方法，都需要提高成本、增加電路復(fù)雜性或者是犧牲電路其它性能，并且具有一定的局限性。因此，如何利用較低的工藝成本、結(jié)構(gòu)簡(jiǎn)單的電路設(shè)計(jì)出溫度系數(shù)較低和參考電壓絕對(duì)值穩(wěn)定的帶隙基準(zhǔn)電壓源，成為目前該領(lǐng)域技術(shù)人員迫切需要解決的問(wèn)題。

實(shí)用新型內(nèi)容本實(shí)用新型為解決現(xiàn)有中帶隙基準(zhǔn)電壓絕對(duì)值不穩(wěn)定的問(wèn)題，從而提供了一種絕對(duì)值穩(wěn)定的帶隙基準(zhǔn)電壓產(chǎn)生電路。為解決上述技術(shù)問(wèn)題，本實(shí)用新型提供如下技術(shù)方案一種帶隙基準(zhǔn)電壓產(chǎn)生電路，包括偏置電路，在外界電源的作用下產(chǎn)生偏置電流；核心電路，連接上述偏置電路，在所述偏置電流的作用下產(chǎn)生輸出電壓，所述核心電路包括第一譯碼器和第一修調(diào)電路，所述第一譯碼器根據(jù)第一預(yù)設(shè)值進(jìn)行譯碼得到第一修調(diào)控制信號(hào)，所述第一修調(diào)控制信號(hào)控制第一修調(diào)電路對(duì)輸出電壓進(jìn)行修調(diào)；第二譯碼器，根據(jù)第二預(yù)設(shè)值進(jìn)行譯碼得到第二修調(diào)控制信號(hào)；第二修調(diào)電路，根據(jù)第二修調(diào)控制信號(hào)對(duì)基準(zhǔn)電壓進(jìn)行修調(diào)。優(yōu)選地，所述第二修調(diào)電路包括復(fù)數(shù)個(gè)電阻和與電阻一一對(duì)應(yīng)的復(fù)數(shù)個(gè)開(kāi)關(guān)，所述第二修調(diào)控制信號(hào)控制復(fù)數(shù)個(gè)開(kāi)關(guān)的導(dǎo)通和斷開(kāi)；所述復(fù)數(shù)個(gè)電阻串聯(lián)，其中一個(gè)總開(kāi)關(guān)連接電阻串聯(lián)后的首尾端，其他開(kāi)關(guān)的一端分別連接串聯(lián)電阻之間的節(jié)點(diǎn)，另一端均連接所述總開(kāi)關(guān)的一端。優(yōu)選地，所述第二修調(diào)電路包括復(fù)數(shù)個(gè)電阻和與電阻一一對(duì)應(yīng)的復(fù)數(shù)個(gè)開(kāi)關(guān)，所述第二修調(diào)控制信號(hào)控制復(fù)數(shù)個(gè)開(kāi)關(guān)的導(dǎo)通和斷開(kāi)；所述復(fù)數(shù)個(gè)電阻串聯(lián)，復(fù)數(shù)個(gè)開(kāi)關(guān)均與相應(yīng)的電阻并聯(lián)。優(yōu)選地，所述第一修調(diào)電路包括復(fù)數(shù)個(gè)電阻和與電阻一一對(duì)應(yīng)的復(fù)數(shù)個(gè)開(kāi)關(guān)，所述第一修調(diào)控制信號(hào)控制復(fù)數(shù)個(gè)開(kāi)關(guān)的導(dǎo)通和斷開(kāi)；所述復(fù)數(shù)個(gè)電阻串聯(lián)，其中一個(gè)總開(kāi)關(guān)連接電阻串聯(lián)后的首尾端，其他開(kāi)關(guān)的一端分別連接串聯(lián)電阻之間的節(jié)點(diǎn)，另一端均連接所述總開(kāi)關(guān)的一端。優(yōu)選地，所述第一修調(diào)電路包括復(fù)數(shù)個(gè)電阻和與電阻一一對(duì)應(yīng)的復(fù)數(shù)個(gè)開(kāi)關(guān)，所述第一修調(diào)控制信號(hào)控制復(fù)數(shù)個(gè)開(kāi)關(guān)的導(dǎo)通和斷開(kāi)；所述復(fù)數(shù)個(gè)電阻串聯(lián)，復(fù)數(shù)個(gè)開(kāi)關(guān)均與相應(yīng)的電阻并聯(lián)。進(jìn)一步地，所述核心電路還包括集成運(yùn)算放大器、第一 PMOS管、第二 PMOS管、第三 PMOS管、第一晶體管、第二晶體管、第三晶體管、第一電阻；集成運(yùn)算放大器的偏置端連接偏置電路的輸出端；所述第一 PMOS管的源極、第二 PMOS管的源極和第三PMOS管的源極均連接電源，第一 PMOS管的柵極、第二 PMOS管的柵極和第三PMOS管的柵極均連接在一起并與集成運(yùn)算放大器的輸出端連接；第一晶體管的柵極和集電極、第二晶體管的柵極和集電極以及第三晶體管的柵極和集電極均與地信號(hào)連接，第一晶體管的發(fā)射極與第一 PMOS管的漏極均與集成運(yùn)算放大器的第一輸入端連接，第二晶體管的發(fā)射極通過(guò)第一電阻與集成運(yùn)算放大器的第二輸入端連接，集成運(yùn)算放大器的第二輸入端連接第二 PMOS管的漏極；第三晶體管的發(fā)射極通過(guò)第一修調(diào)電路與第三PMOS管的漏極連接；第一譯碼器根據(jù)第一預(yù)設(shè)值進(jìn)行譯碼得到第一修調(diào)控制信號(hào)；第一修調(diào)電路，根據(jù)第一修調(diào)控制信號(hào)對(duì)第三PMOS 管漏極的輸出電壓進(jìn)行修調(diào)。進(jìn)一步地，上述第一輸入端為負(fù)輸入端，第二輸入端為正輸入端。優(yōu)選地，帶隙基準(zhǔn)電壓產(chǎn)生電路還包括第二放大器和第二電阻，所述第二放大器的第一輸入端連接所述核心電路的輸出電壓，第二放大器的輸出端依次通過(guò)第二修調(diào)電路和第二電阻連接后與地信號(hào)連接，第二放大器的第二輸入端連接第二修調(diào)電路和第二電阻的節(jié)點(diǎn)。優(yōu)選地，上述第一輸入端為正輸入端，第二輸入端為負(fù)輸入端。優(yōu)選地，帶隙基準(zhǔn)電壓產(chǎn)生電路還包括第三放大器、第四放大器、第二電阻、第三電阻和第四電阻，所述第三放大器的第一輸入端連接所述核心電路的輸出電壓，第三放大器的第二輸入端連接輸出端，第三放大器的輸出端通過(guò)第三電阻和第四電阻串聯(lián)后連接到地信號(hào)；所述第四放大器的第一輸入端連接第三電阻和第四電阻串聯(lián)的節(jié)點(diǎn)，第四放大器的輸出端依次通過(guò)第二修調(diào)電路和第二電阻連接后與地信號(hào)連接，第四放大器的第二輸入端連接第二修調(diào)電路和第二電阻的節(jié)點(diǎn)。優(yōu)選地，上述第一輸入端為正輸入端，第二輸入端為負(fù)輸入端。與現(xiàn)有技術(shù)相比，本實(shí)用新型具有如下有益效果本實(shí)用新型提供的一種帶隙基準(zhǔn)電壓產(chǎn)生電路，第一譯碼器和第二譯碼器根據(jù)第一預(yù)設(shè)值和第二預(yù)設(shè)值分別進(jìn)行譯碼， 譯碼輸出的第一修調(diào)控制信號(hào)和第二修調(diào)控制信號(hào)分別對(duì)輸出電壓和基準(zhǔn)電壓進(jìn)行修調(diào)， 通過(guò)該二級(jí)修調(diào)可以得到電壓絕對(duì)值較穩(wěn)定的基準(zhǔn)電壓。

[0020]圖1是本發(fā)明實(shí)施例帶隙基準(zhǔn)電壓產(chǎn)生電路原理框圖。圖2是本發(fā)明實(shí)施例核心電路原理框圖。圖3是本發(fā)明第二實(shí)施例帶隙基準(zhǔn)電壓產(chǎn)生電路簡(jiǎn)化原理框圖。圖4是本發(fā)明第三實(shí)施例帶隙基準(zhǔn)電壓產(chǎn)生電路簡(jiǎn)化原理框圖。圖5是本發(fā)明第一實(shí)施例第一修調(diào)電路或第二修調(diào)電路原理圖。圖6是本發(fā)明第二實(shí)施例第一修調(diào)電路或第二修調(diào)電路原理圖。圖7是本發(fā)明實(shí)施例帶隙基準(zhǔn)電壓輸出波形圖。
具體實(shí)施方式
為了使本實(shí)用新型所解決的技術(shù)問(wèn)題、技術(shù)方案及有益效果更加清楚明白，
以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。圖1是本發(fā)明實(shí)施例帶隙基準(zhǔn)電壓產(chǎn)生電路原理框圖；公開(kāi)了一種帶隙基準(zhǔn)電壓產(chǎn)生電路，包括偏置電路1，在外界電源的作用下產(chǎn)生偏置電流；核心電路2，連接上述偏置電路1，在所述偏置電流的作用下產(chǎn)生輸出電壓，所述核心電路2包括第一譯碼器22和第一修調(diào)電路23，所述第一譯碼器22根據(jù)第一預(yù)設(shè)值進(jìn)行譯碼得到第一修調(diào)控制信號(hào)，所述第一修調(diào)控制信號(hào)控制第一修調(diào)電路23對(duì)輸出電壓進(jìn)行修調(diào)；第二譯碼器4，根據(jù)第二預(yù)設(shè)值進(jìn)行譯碼得到第二修調(diào)控制信號(hào)；第二修調(diào)電路5，根據(jù)第二修調(diào)控制信號(hào)對(duì)基準(zhǔn)電壓進(jìn)行修調(diào)。第一譯碼器22和第二譯碼器4根據(jù)第一預(yù)設(shè)值和第二預(yù)設(shè)值分別進(jìn)行譯碼， 譯碼輸出的第一修調(diào)控制信號(hào)和第二修調(diào)控制信號(hào)分別對(duì)輸出電壓和基準(zhǔn)電壓進(jìn)行修調(diào)， 通過(guò)該二級(jí)修調(diào)可以得到電壓絕對(duì)值較穩(wěn)定的基準(zhǔn)電壓。圖2是本發(fā)明實(shí)施例核心電路原理框圖；該核心電路2包括集成運(yùn)算放大器U1、 第一 PMOS管Ml、第二 PMOS管M2、第三PMOS管M3、第一晶體管Ql、第二晶體管Q2、第三晶體管Q3、第一電阻R1、第一譯碼器22、第一修調(diào)電路23 ；集成運(yùn)算放大器Ul的偏置端連接偏置電路1的輸出端；所述第一 PMOS管Ml的源極、第二 PMOS管M2的源極和第三PMOS管M3 的源極均連接電源，第一 PMOS管Ml的柵極、第二 PMOS管M2的柵極和第三PMOS管M3的柵極均連接在一起并與集成運(yùn)算放大器Ul的輸出端連接；第一晶體管Ql的柵極和集電極、第二晶體管Q2的柵極和集電極以及第三晶體管Q3的柵極和集電極均與地信號(hào)連接，第一晶體管Ql的發(fā)射極與第一 PMOS管Ml的漏極均與集成運(yùn)算放大器Ul的第一輸入端連接，第二晶體管Q2的發(fā)射極通過(guò)第一電阻Rl與集成運(yùn)算放大器Ul的第二輸入端連接，集成運(yùn)算放大器Ul的第二輸入端連接第二 PMOS管M2的漏極；第三晶體管Q3的發(fā)射極通過(guò)第一修調(diào)電路23與第三PMOS管M3的漏極連接；第一譯碼器22根據(jù)第一預(yù)設(shè)值進(jìn)行譯碼得到第一修調(diào)控制信號(hào)；第一修調(diào)電路23，根據(jù)第一修調(diào)控制信號(hào)對(duì)第三PMOS管M3漏極的輸出電壓進(jìn)行修調(diào)。本實(shí)施例中第一輸入端為負(fù)輸入端，第二輸入端為正輸入端。圖3是本發(fā)明第二實(shí)施例帶隙基準(zhǔn)電壓產(chǎn)生電路簡(jiǎn)化原理框圖；本實(shí)施例在圖1 的基礎(chǔ)上還包括第二放大器U2和第二電阻R2，所述第二放大器U2的第一輸入端連接所述核心電路2的輸出電壓，第二放大器U2的輸出端依次通過(guò)第二修調(diào)電路5和第二電阻R3 連接后與地信號(hào)連接，第二放大器U2的第二輸入端連接第二修調(diào)電路5和第二電阻R2的節(jié)點(diǎn)。本實(shí)施例中的第一輸入端為正輸入端，第二輸入端為負(fù)輸入端。[0031]圖4是本發(fā)明第三實(shí)施例帶隙基準(zhǔn)電壓產(chǎn)生電路簡(jiǎn)化原理框圖；本實(shí)施例在圖1 的基礎(chǔ)上還包括第三放大器U3、第四放大器U4、第二電阻R2、第三電阻R3和第四電阻R4， 所述第三放大器U3的第一輸入端連接所述核心電路2的輸出電壓，第三放大器的U3第二輸入端連接輸出端，第三放大器U3的輸出端通過(guò)第三電阻R3和第四電阻R4串聯(lián)后連接到地信號(hào)；所述第四放大器U4的第一輸入端連接第三電阻R3和第四電阻R4串聯(lián)的節(jié)點(diǎn)，第四放大器U4的輸出端依次通過(guò)第二修調(diào)電路5和第二電阻R3連接后與地信號(hào)連接，第四放大器U4的第二輸入端連接第二修調(diào)電路5和第二電阻R2的節(jié)點(diǎn)。本實(shí)施例中的第一輸入端為正輸入端，第二輸入端為負(fù)輸入端。本實(shí)施例中第一修調(diào)電路和第二修調(diào)電路采用相同電路，圖5是本發(fā)明第一實(shí)施例第一修調(diào)電路或第二修調(diào)電路原理圖；第二修調(diào)電路5和第一修調(diào)電路23均包括復(fù)數(shù)個(gè)電阻和與電阻一一對(duì)應(yīng)的復(fù)數(shù)個(gè)開(kāi)關(guān)，所述第二修調(diào)控制信號(hào)和第一修調(diào)控制信號(hào)均控制復(fù)數(shù)個(gè)開(kāi)關(guān)的導(dǎo)通和斷開(kāi)；所述復(fù)數(shù)個(gè)電阻串聯(lián)，其中一個(gè)總開(kāi)關(guān)連接電阻串聯(lián)后的首尾端，其他開(kāi)關(guān)的一端分別連接串聯(lián)電阻之間的節(jié)點(diǎn)，另一端均連接所述總開(kāi)關(guān)的一端。如圖中所示，開(kāi)關(guān)S32為總開(kāi)關(guān)，若該開(kāi)關(guān)導(dǎo)通，則所有復(fù)數(shù)個(gè)電阻均被短路，接入電路中的電阻為0。圖6是本發(fā)明第二實(shí)施例第一修調(diào)電路或第二修調(diào)電路原理圖；第二修調(diào)電路和第一修調(diào)電路23均包括復(fù)數(shù)個(gè)電阻和與電阻一一對(duì)應(yīng)的復(fù)數(shù)個(gè)開(kāi)關(guān)，所述第二修調(diào)控制信號(hào)和第一修調(diào)控制信號(hào)均控制復(fù)數(shù)個(gè)開(kāi)關(guān)的導(dǎo)通和斷開(kāi)；所述復(fù)數(shù)個(gè)電阻串聯(lián)，復(fù)數(shù)個(gè)開(kāi)關(guān)均與相應(yīng)的電阻并聯(lián)。以下以圖2、圖4和圖5為例說(shuō)明帶隙基準(zhǔn)電壓產(chǎn)生電路原理核心電路2根據(jù)偏置電路1提供的偏置電流產(chǎn)生輸出電壓VBGR，首先說(shuō)明核心電路2的工作原理利用集成運(yùn)算放大器Ul將A、B兩點(diǎn)鉗制在相同電位，這樣第一電阻Rl兩端的電壓為第一晶體管Ml和第二晶體管M2基極-發(fā)射極電壓的差值VBE1-VBE2，因此流過(guò)第一電阻Rl的電流為(VBE1-VBE2)/R1，由于第一晶體管Ql和第二晶體管Q2的面積不同，因此第一晶體管Ql和第二晶體管Q2的電流密度也就不同，根據(jù)兩個(gè)電流密度不同的晶體管的基極-發(fā)射極電壓差具有正溫度系數(shù)的特性可知，流過(guò)第一電阻Rl的電流具有正溫度系數(shù)。第一 PMOS管Ml、第二 PMOS管M2和第三PMOS管M3構(gòu)成電流鏡結(jié)構(gòu)，在本實(shí)施例中，第一 PMOS管Ml、第二 PMOS管M2和第三PMOS管M3為相同的MOS管，流過(guò)三個(gè)MOS管的電流相同。第三PMOS管M3鏡像第二 PMOS管M2的電流，該電流流過(guò)第一修調(diào)電路23，第一修調(diào)電路23的電路結(jié)構(gòu)以圖6為例，根據(jù)所對(duì)應(yīng)開(kāi)關(guān)狀態(tài)不同，接入電路的阻值也會(huì)有所不同。因此流過(guò)第三PMOS管M3的電流流過(guò)接入電路的修調(diào)電阻，在第一修調(diào)電路電阻兩端形成壓降，該壓降可表示為I 23* (VBE1-VBE2)/R1，其中Ii23為第一修調(diào)電路接入的電阻， 具有正溫度系數(shù)，再與第三晶體管Q3的基極-發(fā)射極電壓VBE3相加可得輸出電壓VBGR=VBE3+R23* (VBE1-VBE2)/Rl因此輸出電壓值VBGR就是基準(zhǔn)參考電壓，由于實(shí)際情況會(huì)與理想設(shè)計(jì)不同，因此可通過(guò)第一修調(diào)電路23進(jìn)行第一級(jí)修調(diào)，來(lái)保證輸出電壓VBGR具有較低的溫度系數(shù)。改變第一修調(diào)電路23接入電路的電阻個(gè)數(shù)，即可改變Ii23的阻值，進(jìn)而得到良好的溫度系數(shù)。通過(guò)第一修調(diào)電路23，得到一個(gè)具有良好溫度系數(shù)的輸出電壓VBGR，按照附圖4所示，輸出電壓VBGR通過(guò)第三放大器電路，并利用第三電阻R3和第四電阻R4分壓，最終得到一低于輸出電壓VBGR的基準(zhǔn)電壓VP (該設(shè)計(jì)中VP=IV)，加入第三放大器是為了保證得到一低于輸出電壓VBGR的基準(zhǔn)電壓，以便通過(guò)第二修調(diào)電路5得到設(shè)計(jì)所需的基準(zhǔn)電壓值。由于運(yùn)放的輸入端具有“虛短”的特性，因此VA= VB，VP=VBGR*R4/(R3+R4)=1V。電壓VP再通過(guò)第四放大器電路，并經(jīng)過(guò)第二修調(diào)電路5，最終得到設(shè)計(jì)所需的基準(zhǔn)電壓VREF， VREF=VP* (R2+ Rfiia5) /R2=l. 2V (本設(shè)計(jì)中VREF定為1. 2V)，其中R修調(diào)5為第二修調(diào)電路5的接入電阻。第二修調(diào)電路5的作用為二級(jí)修調(diào)，改變第二修調(diào)電路5接入電路的電阻個(gè)數(shù)， 可以改變R< 5的阻值，進(jìn)而改變電阻比例得到所需基準(zhǔn)電壓值。至此，通過(guò)兩級(jí)修調(diào)得到了具有良好溫度系數(shù)并絕對(duì)值精確的基準(zhǔn)參考電壓。應(yīng)當(dāng)說(shuō)明的是，在本實(shí)施例中，第一譯碼器22和第二譯碼器4相同，可以均為 5-32位譯碼器；第一修調(diào)電路23與第二修調(diào)電路5電路也完全相同，如附圖4所示，均由 32個(gè)阻值相等的修調(diào)電阻串聯(lián)，該32個(gè)電阻分別由相應(yīng)開(kāi)關(guān)控制。通過(guò)改變第一預(yù)設(shè)值 REG1<4:0>(第二預(yù)設(shè)值REG2<4:0>)的取值(本設(shè)計(jì)中REG1<4:0>與REG2<4:0>的默認(rèn)值為10000)，經(jīng)過(guò)5-32位譯碼器電路可得到對(duì)應(yīng)的32位控制信號(hào)，進(jìn)而控制第一修調(diào)電路 23 (第二修調(diào)電路5)中開(kāi)關(guān)的開(kāi)關(guān)狀態(tài)，以改變接入電路的電阻阻值。第一修調(diào)電路23為調(diào)節(jié)基準(zhǔn)電壓的溫度系數(shù)，當(dāng)實(shí)際測(cè)得輸出電壓VBGR的溫度系數(shù)偏離較大時(shí)，可通過(guò)調(diào)節(jié)第一預(yù)設(shè)值REG1<4:0>的大小，改變修調(diào)電阻接入電路的個(gè)數(shù)，得到較低的溫漂。例如當(dāng)溫度系數(shù)顯示為近似正溫度系數(shù)時(shí)，REG1<4:0>取值可在 <0000(Γ10000>范圍內(nèi)調(diào)節(jié)，此時(shí)第一修調(diào)電路23接入電路中的個(gè)數(shù)減少，因此正溫度系數(shù)電壓降低，最終溫度系數(shù)曲線(xiàn)關(guān)于某一溫度左右對(duì)稱(chēng)；當(dāng)溫度系數(shù)近似負(fù)溫度系數(shù)時(shí)， REG1<40>的取值可在<1000(Tl 1111>范圍內(nèi)調(diào)節(jié)，此時(shí)第一修調(diào)電路23接入電路中的個(gè)數(shù)增加，因此正溫度系數(shù)電壓增加，最終溫度系數(shù)曲線(xiàn)關(guān)于某一溫度左右對(duì)稱(chēng)，由此第一修調(diào)電路完成了溫度系數(shù)調(diào)節(jié)的作用。第二修調(diào)電路5為調(diào)節(jié)基準(zhǔn)電壓的絕對(duì)值精度，當(dāng)實(shí)際測(cè)得基準(zhǔn)電壓的絕對(duì)值與理想設(shè)計(jì)值偏差較大時(shí)，可通過(guò)調(diào)節(jié)第二預(yù)設(shè)值REG2<4:0>的大小，改變第二修調(diào)電路接入電路的個(gè)數(shù)，得到絕對(duì)值精確的基準(zhǔn)電壓(本設(shè)計(jì)值為1.2V)。例如當(dāng)實(shí)際測(cè)得 VREF>1. 2V時(shí)，REG2<4:0>的取值可在<00000 10000>范圍內(nèi)調(diào)節(jié)，根據(jù)設(shè)計(jì)好的修調(diào)精度可計(jì)算出REG2<4:0>的取值，在本實(shí)施例中修調(diào)精度為2mV，修調(diào)精度為每個(gè)修調(diào)電阻兩端的電壓降，因此通過(guò)改變修調(diào)電阻繼而電路中的個(gè)數(shù)可以改變最終VREF值。假設(shè)實(shí)際測(cè)得的VREF=L 204V,計(jì)算出需要改變的修調(diào)電阻個(gè)數(shù)為(1. 204-1. 2)/0. 002=2,將2換算成二進(jìn)制數(shù)為00010，再用默認(rèn)值10000減去00010即得到REG2<4:0>的取值為01110，即此時(shí)減少兩個(gè)接入電路的修調(diào)電阻；當(dāng)實(shí)際測(cè)得的VREF<1. 2V時(shí)，REG2<4:0>的取值可在 <1000(Tlllll>范圍內(nèi)調(diào)節(jié)。假設(shè)實(shí)際測(cè)得的VREF=L 196V，計(jì)算出此時(shí)需要改變的修調(diào)電阻個(gè)數(shù)為(1. 2-1. 196)/0. 002=2,將2換算成二進(jìn)制數(shù)為00010，在用默認(rèn)值10000加上 00010即得到REG2<4:0>的取值為10010，即此時(shí)增加兩個(gè)接入電路的修調(diào)電阻。在實(shí)施例中，最終基準(zhǔn)電壓VREF輸出波形如附圖5所示，為帶隙基準(zhǔn)電壓輸出波形圖?？梢钥吹?，得到的基準(zhǔn)電壓具有相當(dāng)高的精度，溫度系數(shù)僅為IO6* (1.2-1.198)/ (1.2*195) =8ppm/°C左右，并且室溫下大小為1. 2V左右，本電路理想輸出定為1. 2V。可以看到，通過(guò)第一修調(diào)電路23和第二修調(diào)電路5的二級(jí)修調(diào)得到的基準(zhǔn)電壓，不僅溫度系數(shù)較低，而且絕對(duì)值偏差也較小，具有很高的精度。 以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，包括偏置電路，在外界電源的作用下產(chǎn)生偏置電流；核心電路，連接上述偏置電路，在所述偏置電流的作用下產(chǎn)生輸出電壓，所述核心電路包括第一譯碼器和第一修調(diào)電路，所述第一譯碼器根據(jù)第一預(yù)設(shè)值進(jìn)行譯碼得到第一修調(diào)控制信號(hào)，所述第一修調(diào)控制信號(hào)控制第一修調(diào)電路對(duì)輸出電壓進(jìn)行修調(diào)；第二譯碼器，根據(jù)第二預(yù)設(shè)值進(jìn)行譯碼得到第二修調(diào)控制信號(hào)；第二修調(diào)電路，根據(jù)第二修調(diào)控制信號(hào)對(duì)基準(zhǔn)電壓進(jìn)行修調(diào)。
2.根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述第二修調(diào)電路包括復(fù)數(shù)個(gè)電阻和與電阻一一對(duì)應(yīng)的復(fù)數(shù)個(gè)開(kāi)關(guān)，所述第二修調(diào)控制信號(hào)控制復(fù)數(shù)個(gè)開(kāi)關(guān)的導(dǎo)通和斷開(kāi)；所述復(fù)數(shù)個(gè)電阻串聯(lián)，其中一個(gè)總開(kāi)關(guān)連接電阻串聯(lián)后的首尾端，其他開(kāi)關(guān)的一端分別連接串聯(lián)電阻之間的節(jié)點(diǎn)，另一端均連接所述總開(kāi)關(guān)的一端。
3.根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述第二修調(diào)電路包括復(fù)數(shù)個(gè)電阻和與電阻一一對(duì)應(yīng)的復(fù)數(shù)個(gè)開(kāi)關(guān)，所述第二修調(diào)控制信號(hào)控制復(fù)數(shù)個(gè)開(kāi)關(guān)的導(dǎo)通和斷開(kāi)；所述復(fù)數(shù)個(gè)電阻串聯(lián)，復(fù)數(shù)個(gè)開(kāi)關(guān)均與相應(yīng)的電阻并聯(lián)。
4.根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)電壓產(chǎn)生電路，所述第一修調(diào)電路包括復(fù)數(shù)個(gè)電阻和與電阻一一對(duì)應(yīng)的復(fù)數(shù)個(gè)開(kāi)關(guān)，所述第一修調(diào)控制信號(hào)控制復(fù)數(shù)個(gè)開(kāi)關(guān)的導(dǎo)通和斷開(kāi)； 所述復(fù)數(shù)個(gè)電阻串聯(lián)，其中一個(gè)總開(kāi)關(guān)連接電阻串聯(lián)后的首尾端，其他開(kāi)關(guān)的一端分別連接串聯(lián)電阻之間的節(jié)點(diǎn)，另一端均連接所述總開(kāi)關(guān)的一端。
5.根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述第一修調(diào)電路包括復(fù)數(shù)個(gè)電阻和與電阻一一對(duì)應(yīng)的復(fù)數(shù)個(gè)開(kāi)關(guān)，所述第一修調(diào)控制信號(hào)控制復(fù)數(shù)個(gè)開(kāi)關(guān)的導(dǎo)通和斷開(kāi)；所述復(fù)數(shù)個(gè)電阻串聯(lián)，復(fù)數(shù)個(gè)開(kāi)關(guān)均與相應(yīng)的電阻并聯(lián)。
6.根據(jù)權(quán)利要求1至5任一項(xiàng)所述的帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述核心電路還包括集成運(yùn)算放大器、第一 PMOS管、第二 PMOS管、第三PMOS管、第一晶體管、第二晶體管、第三晶體管、第一電阻、第一譯碼器、第一修調(diào)電路；集成運(yùn)算放大器的偏置端連接偏置電路的輸出端；所述第一 PMOS管的源極、第二 PMOS管的源極和第三PMOS管的源極均連接電源，第一 PMOS管的柵極、第二 PMOS管的柵極和第三PMOS管的柵極均連接在一起并與集成運(yùn)算放大器的輸出端連接；第一晶體管的柵極和集電極、第二晶體管的柵極和集電極以及第三晶體管的柵極和集電極均與地信號(hào)連接，第一晶體管的發(fā)射極與第一 PMOS管的漏極均與集成運(yùn)算放大器的第一輸入端連接，第二晶體管的發(fā)射極通過(guò)第一電阻與集成運(yùn)算放大器的第二輸入端連接，集成運(yùn)算放大器的第二輸入端連接第二 PMOS管的漏極；第三晶體管的發(fā)射極通過(guò)第一修調(diào)電路與第三PMOS管的漏極連接；第一譯碼器根據(jù)第一預(yù)設(shè)值進(jìn)行譯碼得到第一修調(diào)控制信號(hào)；第一修調(diào)電路，根據(jù)第一修調(diào)控制信號(hào)對(duì)第三PMOS管漏極的輸出電壓進(jìn)行修調(diào)。
7.根據(jù)權(quán)利要求6所述的帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述第一輸入端為負(fù)輸入端，第二輸入端為正輸入端。
8.根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，還包括第二放大器和第二電阻，所述第二放大器的第一輸入端連接所述核心電路的輸出電壓，第二放大器的輸出端依次通過(guò)第二修調(diào)電路和第二電阻連接后與地信號(hào)連接，第二放大器的第二輸入端連接第二修調(diào)電路和第二電阻的節(jié)點(diǎn)。
9.根據(jù)權(quán)利要求8所述的帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述第一輸入端為正輸入端，第二輸入端為負(fù)輸入端。
10.根據(jù)權(quán)利要求1所述的帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，還包括第三放大器、 第四放大器、第二電阻、第三電阻和第四電阻，所述第三放大器的第一輸入端連接所述核心電路的輸出電壓，第三放大器的第二輸入端連接輸出端，第三放大器的輸出端通過(guò)第三電阻和第四電阻串聯(lián)后連接到地信號(hào)；所述第四放大器的第一輸入端連接第三電阻和第四電阻串聯(lián)的節(jié)點(diǎn)，第四放大器的輸出端依次通過(guò)第二修調(diào)電路和第二電阻連接后與地信號(hào)連接，第四放大器的第二輸入端連接第二修調(diào)電路和第二電阻的節(jié)點(diǎn)。
11.根據(jù)權(quán)利要求10所述的帶隙基準(zhǔn)電壓產(chǎn)生電路，其特征在于，所述第一輸入端為正輸入端，第二輸入端為負(fù)輸入端。
專(zhuān)利摘要一種帶隙基準(zhǔn)電壓產(chǎn)生電路，包括偏置電路，在外界電源的作用下產(chǎn)生偏置電流；核心電路，連接上述偏置電路，在所述偏置電流的作用下產(chǎn)生輸出電壓，所述核心電路包括第一譯碼器和第一修調(diào)電路，所述第一譯碼器根據(jù)第一預(yù)設(shè)值進(jìn)行譯碼得到第一修調(diào)控制信號(hào)，所述第一修調(diào)控制信號(hào)控制第一修調(diào)電路對(duì)輸出電壓進(jìn)行修調(diào)；第二譯碼器，根據(jù)第二預(yù)設(shè)值進(jìn)行譯碼得到第二修調(diào)控制信號(hào)；第二修調(diào)電路，根據(jù)第二修調(diào)控制信號(hào)對(duì)基準(zhǔn)電壓進(jìn)行修調(diào)。第一譯碼器和第二譯碼器根據(jù)第一預(yù)設(shè)值和第二預(yù)設(shè)值分別進(jìn)行譯碼，譯碼輸出的第一修調(diào)控制信號(hào)和第二修調(diào)控制信號(hào)分別對(duì)輸出電壓和基準(zhǔn)電壓進(jìn)行修調(diào)，通過(guò)該二級(jí)修調(diào)可以得到電壓絕對(duì)值較穩(wěn)定的基準(zhǔn)電壓。
文檔編號(hào)G05F1/56GK202120153SQ201120179969
公開(kāi)日2012年1月18日 申請(qǐng)日期2011年5月31日 優(yōu)先權(quán)日2011年5月31日
發(fā)明者劉成軍, 梁思文 申請(qǐng)人:比亞迪股份有限公司