專利名稱：一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及工業(yè)測(cè)控領(lǐng)域數(shù)據(jù)采集及控制裝置，尤其是涉及一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置。
背景技術(shù)：
隨著計(jì)算機(jī)硬件軟件技術(shù)的迅速發(fā)展及集成電路技術(shù)的日益提高，工業(yè)測(cè)控技術(shù)在我國(guó)已經(jīng)取得了巨大的進(jìn)步，并成為計(jì)算機(jī)技術(shù)應(yīng)用領(lǐng)域中最具活力的一個(gè)分支，近年來計(jì)算機(jī)測(cè)控系統(tǒng)已經(jīng)成為工礦企業(yè)及工業(yè)系統(tǒng)中最重要的測(cè)量控制系統(tǒng)。工業(yè)測(cè)控的應(yīng)用系統(tǒng)中，一種典型的結(jié)構(gòu)是把各種傳感器信號(hào)集中采集到工業(yè)控制計(jì)算機(jī)上，然后計(jì)算機(jī)通過對(duì)信號(hào)數(shù)據(jù)的處理，將控制信號(hào)反饋到應(yīng)用系統(tǒng)中，控制系統(tǒng)的狀態(tài)。而工業(yè)控制計(jì)算機(jī)上最常使用的接口是外設(shè)部件互連標(biāo)準(zhǔn)(Peripheral Component Interconnection簡(jiǎn)稱PCI)總線接口，計(jì)算機(jī)使用PCI接口從應(yīng)用系統(tǒng)獲取數(shù)據(jù)，并通過PCI接口對(duì)應(yīng)用系統(tǒng)進(jìn)行控制，具有高速穩(wěn)定等優(yōu)點(diǎn)，是工業(yè)測(cè)控領(lǐng)域的首選方案。目前基于PCI接口的各種采集裝置存在著采集信號(hào)范圍小，輸入輸出傳感器接口少、傳感器接口受限等缺點(diǎn)，因此提供一種基于PCI接口的具有多種不同形式輸入輸出傳感器接口，對(duì)采集信號(hào)能夠進(jìn)行大增益范圍放大的多功能信號(hào)采集控制裝置非常必要。
發(fā)明內(nèi)容為了實(shí)現(xiàn)工業(yè)系統(tǒng)上對(duì)多種不同形式輸入輸出的傳感器接口進(jìn)行PCI數(shù)據(jù)采集及其控制，本實(shí)用新型的目的在于提供一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置。本實(shí)用新型采用的技術(shù)方案是本實(shí)用新型包括第一外部接口、第二外部接口、第一 PGA模塊、第二 PGA模塊、ADC 模塊、第三外部接口、DAC模塊、差分模塊、光電耦合模塊、FPGA模塊、PCI橋芯片、PCI總線和電源模塊；第一外部接口通過第一 PGA模塊連到ADC模塊的第一輸入端，第二外部接口通過第二 PGA模塊連到ADC模塊的第二輸入端，第三外部接口與ADC模塊的第三輸入端相連，ADC模塊與FPGA模塊相連，F(xiàn)PGA模塊通過DAC模塊及差分模塊分別與第三外部接口連接，第三外部接口通過光電耦合模塊與FPGA模塊連接，F(xiàn)PGA模塊分別與第一 PGA模塊、第二 PGA模塊及第三外部接口連接，F(xiàn)PGA模塊通過PCI橋芯片最后連接到PCI總線上，電源模塊給裝置供電，其輸入電壓+5V由計(jì)算機(jī)的主板提供。所述的第一外部接口和第二外部接口分別采用相同的DB9接口 ；第三外部接口采用DB25接口。所述的第一 PGA模塊和第二 PGA模塊均由PGA204AP芯片和芯片組成。所述的ADC模塊采用ADS7825P芯片，ADC模塊將輸出的數(shù)字信號(hào)經(jīng)ALVC164215 芯片連接到FPGA模塊的輸入端，同時(shí)FPGA模塊輸出的控制信號(hào)線連接到ADC模塊和 ALVC164245芯片的輸入端；所述的FPGA模塊以Xilinx公司的SPARTAN系列的FPGA芯片XC3S50為核心。所述的DAC模塊采用AD5725ARSZ芯片；所述的差分模塊采用SN75174芯片， FPGA模塊輸出端經(jīng)單端差分后連接到第三外部接口的輸入端；所述的光電耦合模塊由 TLP521-2芯片、TLP521-4芯片和HD74HC14P芯片組成，第三外部接口的差分編碼輸入和單端數(shù)字量輸入信號(hào)經(jīng)光電耦合模塊連接到FPGA模塊的輸入端。所述的PCI橋芯片采用PLX公司的PCI9052接口芯片，PCI橋芯片一端與FPGA模塊連接，另一端與PCI總線連接。所述的PCI總線符合PCI總線協(xié)議，PCI總線一端與PCI橋芯片相連接，另一端插在計(jì)算機(jī)主板內(nèi)的任一 PCI插槽中。所述的電源模塊其電壓輸入為+5V，由計(jì)算機(jī)上的主板提供，輸出提供直流 +3. 3V, +2. 5V和+1. 2V, +3. 3V為FPGA提供參考電壓，+2. 5V為FPGA提供輔助電壓，+1. 2V 為FPGA提供內(nèi)部核電壓。本實(shí)用新型與背景技術(shù)相比，具有的有益效果是相比于其它外設(shè)部件互聯(lián)標(biāo)準(zhǔn)接口的采集裝置，本實(shí)用新型提供的外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置可以對(duì)多種不同形式輸入輸出傳感器接口進(jìn)行采集控制， 可以對(duì)三路模擬量輸入傳感器，兩路差分編碼輸入傳感器以及四路單端數(shù)字量輸入傳感器進(jìn)行數(shù)據(jù)采集，而且可以提供兩路模擬量輸出接口，四對(duì)差分輸出接口和兩路數(shù)字輸出接口以對(duì)多種接口外部設(shè)備進(jìn)行控制，滿足復(fù)雜測(cè)控系統(tǒng)中的多功能采集控制要求。

圖1是本實(shí)用新型的結(jié)構(gòu)原理框圖。圖2是圖1的第一外部接口的電路圖。圖3是圖1的第三外部接口的電路圖。圖4和圖5是圖1的第一 PGA模塊的電路圖。圖6至圖8是圖1的光電耦合模塊的電路圖。 圖9是圖1的DAC模塊的電路圖。圖10是圖1的差分模塊的電路圖。圖11是圖1的ADC模塊的電路圖。圖12是圖1的連接ADC模塊和FPGA模塊的ALVC164245芯片的電路圖。圖13是圖1的FPGA模塊的電路圖。圖14是圖1的連接FPGA模塊和PCI橋芯片的ALVC164245芯片的電路圖。圖15是圖1的是PCI橋芯片的電路圖。圖16是圖1的PCI總線(PCI BUS)的電路圖。圖中，1、第一外部接口，2、第二外部接口，3、第一 PGA模塊(Pr ο gra_ab Iefeiin Amplifier 簡(jiǎn)稱 PGA)，4、第二 PGA 模塊，5、ADC 模塊(Analog-to-digitalConverter 簡(jiǎn)稱 ADC)，6、第三外部接口，7、DAC 模塊(Digital-to-analog Converter 簡(jiǎn)稱 DAC)，8、差分模土夬，9、光電耦合模塊，10、FPGA 模塊(Field ProgrammableGate Array 簡(jiǎn)稱 FPGA)，11、PCI 橋芯片(Peripheral Component Interconnection 簡(jiǎn)稱 PCI)，12、PCI 線，13、電源模塊。
具體實(shí)施方式

以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的說明。本實(shí)用新型的外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置，其總體原理框圖如圖1所示，包括第一外部接口 1、第二外部接口 2、第一 PGA模塊3、第二 PGA模塊4、ADC模塊 5、第三外部接口 6、DAC模塊7、差分模塊8、光電耦合模塊9、FPGA模塊10、PCI橋芯片11、 PCI總線12和電源模塊13 ；第一外部接口 1通過第一 PGA模塊3連到ADC模塊5的第一輸入端，第二外部接口 2通過第二 PGA模塊4連到ADC模塊5的第二輸入端，第三外部接口 6 與ADC模塊5的第三輸入端相連，ADC模塊5與FPGA模塊10相連，F(xiàn)PGA模塊10通過DAC 模塊7及差分模塊8分別與第三外部接口 6連接，第三外部接口 6通過光電耦合模塊9與 FPGA模塊10連接，F(xiàn)PGA模塊10分別與第一 PGA模塊3、第二 PGA模塊4及第三外部接口 6 連接，F(xiàn)PGA模塊10通過PCI橋芯片11最后連接到PCI總線12上，電源模塊13給裝置供電，其輸入電壓+5V由計(jì)算機(jī)的主板提供。所述的第一外部接口 1和第二外部接口 2分別采用相同的DB9接口，其中第一外部接口 1的電路圖如圖2所示；圖9的DAC模塊7輸出的兩路模擬信號(hào)VOUTA和VOUTB輸出到一個(gè)接口上，分別為第一外部接口 1和第二外部接口 2提供開關(guān)調(diào)零信號(hào)；第一外部接口 1與第一 PGA模塊3的電路連接圖如圖2、圖4和圖5所示；第二外部接口 2和第二 PGA 模塊4的電路連接法同理于第一外部接口 1和第一 PGA模塊3的電路連接法。圖1中第三外部接口 6采用DB25接口，第三外部接口 6的電路連接圖如圖3所示， 第三外部接口 6的一路模擬信號(hào)連接到ADC模塊5的輸入端，如圖3的ADIN3連接到圖11 模數(shù)轉(zhuǎn)換器的ADIN3輸入端，為模數(shù)轉(zhuǎn)換器提供一路模擬信號(hào)；FPGA模塊10的兩個(gè)輸出端通過兩個(gè)三極管與第三外部接口 6的單端數(shù)字量輸入端DOOp和DOlp相連接，可以對(duì)外部傳感器進(jìn)行開關(guān)控制；FPGA模塊10的輸出端經(jīng)差分模塊8連接到第三外部接口 6上，如圖 13、圖10和圖3所示，這樣通過FPGA芯片來控制外部電機(jī)的轉(zhuǎn)速、方向以及對(duì)外做開關(guān)控制；FPGA模塊10的輸出端經(jīng)DAC模塊7連接到第三外部接口 6上，如圖13、圖9和圖3所示，F(xiàn)PGA模塊10輸出的12位數(shù)字信號(hào)經(jīng)過數(shù)模轉(zhuǎn)換器AD5725ARSZ輸出的其中兩路模擬信號(hào)DAOUTO和DAOUTl經(jīng)過LM358芯片放大后連接到第三外部接口 6的輸入端DAOUTO和 DAOUTl上；第三外部接口 6經(jīng)光電耦合模塊9連接到FPGA模塊10的輸入端，具體電路連接圖如圖3、圖6、圖7、圖8和圖13所示。圖1中第一 PGA模塊3和第二 PGA模塊4均由PGA204AP芯片和芯片組成； 第一 PGA模塊3的輸入端與第一外部接口 1和FPGA模塊10相連接，電路連接圖如圖2、圖 4、圖5和圖13所示；第一 PGA模塊3的輸出端與ADC模塊5連接，電路連接圖如圖5和圖 11所示，第一外部接口 1輸入的模擬信號(hào)經(jīng)過第一 PGA模塊3放大后輸出模擬信號(hào)ADIN0， ADINO連接到ADC模塊5的輸入端，為其提供一路模擬信號(hào)，F(xiàn)PGA模塊10的輸出端204_1A0 和204_1A1連接到PGA204AP芯片的相應(yīng)輸入端，F(xiàn)PGA模塊10的輸出端526_1A0、526_1A1 和526_1A2連接到芯片的相應(yīng)輸入端，這樣可以用FPGA模塊10來控制第一 PGA模塊3的放大倍數(shù)；第二 PGA模塊4和ADC模塊5及FPGA模塊10的連接法同理于第一 PGA 模塊3和ADC模塊5及FPGA模塊10的連接法。圖1中ADC模塊5由ADS7825P芯片組成，ADS7825P芯片是四個(gè)信道，16bit采樣的模數(shù)轉(zhuǎn)換器，ADC模塊5的輸入端與第一 PGA模塊3、第二 PGA模塊4和第三外部接口 6
5相連接，ADC模塊5將輸出的數(shù)字信號(hào)經(jīng)ALVC164215芯片連接到FPGA模塊10的輸入端，其電路連接圖如圖3、圖5、圖11、圖12和圖13所示；圖3的ADIN3、圖5的ADINO和第二 PGA 模塊4輸出的ADim連接到ADC模塊5相應(yīng)的輸入端，為ADC模塊5提供了三路模擬信號(hào)， ADC模塊5輸出的8位數(shù)字信號(hào)7824_5D0至7824_5D7連接到ALVC164245芯片的對(duì)應(yīng)輸入端，ALVC164245芯片輸出的8位數(shù)字信號(hào)AD_D0至AD_D7連接到FPGA模塊10相應(yīng)的輸入端，同時(shí)FPGA模塊10輸出的控制信號(hào)線連接到ADC模塊5和ALVC164245芯片的輸入端。圖1中FPGA模塊10以Xilinx公司的SPARTAN系列的FPGA芯片XC3S50為核心， 分別與第一 PGA模塊3、第二 PGA模塊4、ADC模塊5、第三外部接口 6、DAC模塊7、差分模塊 8、光電耦合模塊9和PCI橋芯片11相連接。圖1中DAC模塊7由AD5725ARSZ芯片組成，AD5725ARSZ芯片是一個(gè)12位并行輸入，電壓輸出的數(shù)模轉(zhuǎn)換器；FPGA模塊10輸出端經(jīng)DAC模塊7連接到第三外部接口 6的輸入端，其電路連接圖如圖13、圖9和圖3所示，F(xiàn)PGA模塊10為DAC模塊7提供12位的數(shù)字信號(hào)及一些控制信號(hào)，DAC模塊7輸出的兩路模擬信號(hào)DAOUTO和DAOUTl經(jīng)過LM358芯片放大后連接到第三外部接口 6的輸入端，DAC模塊7輸出的另兩路模擬信號(hào)連接到一個(gè)接口上，為第一外部接口 1和第二外部接口 2提供開關(guān)調(diào)零信號(hào)。圖1中差分模塊8由SN75174芯片組成，F(xiàn)PGA模塊10輸出端經(jīng)單端差分后與第三外部接口 6連接，其電路連接圖如圖13、圖10和圖3所示，這樣可以用FPGA模塊10來控制外部電機(jī)的轉(zhuǎn)速、轉(zhuǎn)向以及對(duì)外做開關(guān)控制。圖1中光電耦合模塊9由TLP521-2芯片、TLP521-4芯片和HD74HC14P芯片組成， 第三外部接口 6的差分編碼輸入PAIN+、PAIN-、PBIN+以及PBIN-和單端數(shù)字量輸入信號(hào) DINO至DIN3經(jīng)光電耦合模塊9連接到FPGA模塊10的輸入端，為FPGA模塊10提供穩(wěn)壓信號(hào)，其具體電路連接圖如圖3、圖6、圖7、圖8和圖13所示。圖1中PCI橋芯片11采用PLX公司的PCI9052接口芯片，PCI橋芯片11 一端通過 ALVC164245芯片與FPGA模塊10連接，如圖13至圖15所示，另一端與PCI總線12連接，如圖15和圖16所示。圖1中PCI總線12符合PCI總線協(xié)議，PCI總線12 —端與PCI橋芯片11相連接， 如圖16和圖15所示，另一端插在計(jì)算機(jī)主板內(nèi)的任一 PCI插槽中。圖1中電源模塊13其電壓輸入為+5V，由計(jì)算機(jī)上的主板提供，輸出提供直流 +3. 3V, +2. 5V和+1. 2V, +3. 3V為FPGA提供參考電壓，+2. 5V為FPGA提供輔助電壓，+1. 2V 為FPGA提供內(nèi)部核電壓。
權(quán)利要求1.一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置，其特征在于包括第一外部接口(1)、第二外部接口 (2)、第一 PGA模塊(3)、第二 PGA模塊(4)、ADC模塊(5)、第三外部接口 (6)、DAC模塊(7)、差分模塊(8)、光電耦合模塊(9)、FPGA模塊(10)、PCI橋芯片(11)、 PCI總線(12)和電源模塊(13)；第一外部接口⑴通過第一 PGA模塊(3)連到ADC模塊 (5)的第一輸入端，第二外部接口( 通過第二 PGA模塊(4)連到ADC模塊( 的第二輸入端，第三外部接口(6)與ADC模塊(5)的第三輸入端相連，ADC模塊(5)與FPGA模塊(10) 相連，F(xiàn)PGA模塊(10)通過DAC模塊(7)及差分模塊⑶分別與第三外部接口(6)連接，第三外部接口(6)通過光電耦合模塊(9)與FPGA模塊(10)連接，F(xiàn)PGA模塊(10)分別與第一 PGA模塊(3)、第二 PGA模塊(4)及第三外部接口(6)連接，F(xiàn)PGA模塊(10)通過PCI橋芯片(11)最后連接到PCI總線(12)上，電源模塊(13)給裝置供電，其輸入電壓+5V由計(jì)算機(jī)的主板提供。
2.根據(jù)權(quán)利要求1所述的一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置，其特征在于所述的第一外部接口(1)和第二外部接口( 分別采用相同的DB9接口 ；第三外部接口 (6)采用 DB25 接口。
3.根據(jù)權(quán)利要求1所述的一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置，其特征在于所述的第一 PGA模塊(3)和第二 PGA模塊(4)均由PGA204AP芯片和芯片組成。
4.根據(jù)權(quán)利要求1所述的一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置，其特征在于所述的ADC模塊(5)采用ADS7825P芯片，ADC模塊(5)將輸出的數(shù)字信號(hào)經(jīng) ALVC164215芯片連接到FPGA模塊(10)的輸入端，同時(shí)FPGA模塊(10)輸出的控制信號(hào)線連接到ADC模塊(5)和ALVC164245芯片的輸入端；所述的FPGA模塊(10)以Xilinx公司的SPARTAN系列的FPGA芯片XC3S50為核心。
5.根據(jù)權(quán)利要求1所述的一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置，其特征在于所述的DAC模塊(7)采用AD5725ARSZ芯片；所述的差分模塊⑶采用SN75174芯片， FPGA模塊(10)輸出端經(jīng)單端差分后連接到第三外部接口(6)的輸入端；所述的光電耦合模塊(9)由TLP521-2芯片、TLP521-4芯片和HD74HC14P芯片組成，第三外部接口 (6)的差分編碼輸入和單端數(shù)字量輸入信號(hào)經(jīng)光電耦合模塊(9)連接到FPGA模塊(10)的輸入端。
6.根據(jù)權(quán)利要求1所述的一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置，其特征在于所述的PCI橋芯片(11)采用PLX公司的PCI9052接口芯片，PCI橋芯片(11) 一端與 FPGA模塊(10)連接，另一端與PCI總線(12)連接。
7.根據(jù)權(quán)利要求1所述的一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置，其特征在于所述的PCI總線(12)符合PCI總線協(xié)議，PCI總線(12) —端與PCI橋芯片(11)相連接，另一端插在計(jì)算機(jī)主板內(nèi)的任一 PCI插槽中。
8.根據(jù)權(quán)利要求1所述的一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置，其特征在于所述的電源模塊(1 其電壓輸入為+5V，由計(jì)算機(jī)上的主板提供，輸出提供直流 +3. 3V, +2. 5V和+1. 2V, +3. 3V為FPGA提供參考電壓，+2. 5V為FPGA提供輔助電壓，+1. 2V 為FPGA提供內(nèi)部核電壓。
專利摘要本實(shí)用新型公開了一種外設(shè)部件互連標(biāo)準(zhǔn)接口的多功能采集控制裝置。其第一外部接口和第二外部接口分別通過各自的PGA模塊連到ADC模塊的輸入端，第三外部接口與ADC模塊的第三輸入端相連，F(xiàn)PGA模塊通過DAC模塊及差分模塊分別與第三外部接口連接，第三外部接口通過光電耦合模塊與FPGA模塊連接，F(xiàn)PGA模塊分別與第一、第二PGA模塊、ADC模塊及第三外部接口連接，F(xiàn)PGA模塊通過PCI橋芯片最后連接到PCI總線上，電源模塊給裝置供電。本實(shí)用新型對(duì)三路模擬量輸入，兩路差分編碼輸入以及四路單端數(shù)字量輸入傳感器進(jìn)行數(shù)據(jù)采集，而且提供兩路模擬量輸出，四對(duì)差分輸出和兩路數(shù)字輸出接口來控制多種接口的外部設(shè)備。
文檔編號(hào)G05B19/05GK202008597SQ20102062066
公開日2011年10月12日 申請(qǐng)日期2010年11月19日 優(yōu)先權(quán)日2010年11月19日
發(fā)明者史治國(guó), 孫優(yōu)賢, 王長(zhǎng)陶, 迪利敏, 陳積明 申請(qǐng)人:浙江大學(xué)