專利名稱：帶自動保護的電壓基準(zhǔn)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電源電路，特別涉及一種帶自動保護的電壓基準(zhǔn)電路。
背景技術(shù)：
電源管理集成電路中最經(jīng)典的電壓基準(zhǔn)電路就是帶隙電壓基準(zhǔn)源。帶隙電壓基 準(zhǔn)源的原理是利用雙極型晶體管(BJT)的基極發(fā)射極電壓Vbe負(fù)溫度系數(shù)和正溫度系數(shù) 的等效熱電壓Vt的相互抵消實現(xiàn)零溫漂電壓基準(zhǔn)。傳統(tǒng)的帶隙電壓基準(zhǔn)源Vbg—般由 VBE+nVT 二部分組成，Vbe是負(fù)溫度系數(shù)雙極型晶體管(BJT)的基極與發(fā)射極電壓，Vt是正溫 度系數(shù)的等效熱電壓，η為大于1的常數(shù)，Vbe負(fù)溫度系數(shù)約為_2mV/°C，而Vt正溫度系數(shù)約 0. 086mV/°C。Vbg受到雙極型晶體管的基極與發(fā)射極電壓Vbe約0. 7V的限制，加上η倍的 正溫度系數(shù)恒定電流源的等效熱電壓VT，Vt與正溫度系數(shù)恒定電流源中的同類型比例雙極 型晶體管電路中的兩個BJT管的基極與發(fā)射極電壓的差△￥皿線性相關(guān)，故輸出的帶隙電壓 基準(zhǔn)源也可表達為VBE+ni Δ Vbe組成，Ii1為大于1的常數(shù)，輸出電壓基準(zhǔn)值約1. 2V，它是一種 穩(wěn)定可靠的不隨溫度變化的基準(zhǔn)電壓。在實際電路設(shè)計中常把帶隙電壓基準(zhǔn)再通過電阻網(wǎng) 絡(luò)分壓或倍壓得到各種不同的基準(zhǔn)電壓。圖1所示是雙極型晶體管和金屬氧化物場效應(yīng)管兼容(B⑶)工藝下通常采用的帶 隙電壓基準(zhǔn)電路實現(xiàn)方法。圖1所示，傳統(tǒng)帶隙電壓基準(zhǔn)電路是由同類型比例雙極型晶體 管(BJT)電路24、M0S比例電流鏡23、運算放大器1和輸出電路第二電阻R2、第八BJT管T8 等組成。MOS比例電流鏡23由P溝道金屬氧化物場效應(yīng)管(PMOS)第一 MOS管Tl、第二 MOS 管T2、第三MOS管T3組成，其中第一 MOS管Tl、第二 MOS管T2與第三MOS管T3的寬長比 例為1 1 k，k為正的常數(shù)，它們的源極⑶都接正電源Vdd，它們的柵極(G)都連在一 起接運算放大器1的輸出端，PMOS第一 MOS管Tl的漏極⑶接第六BJT管T6的P N結(jié)的 正端，第六BJT管T6的P N結(jié)的負(fù)端接地，PMOS第二 MOS管T2的漏極連接第一電阻Rl — 端，第一電阻Rl另一端接第七BJT管T7的PN結(jié)的正端，第七BJT管T7的PN結(jié)的負(fù)端接 地，PMOS第三MOS管T3的漏極作為電壓基準(zhǔn)輸出端并連接第二電阻R2的一端，第二電阻 R2的另一端接第八BJT管T8的P N結(jié)的正端，第八BJT管T8的P N結(jié)的負(fù)端接地。運算 放大器1負(fù)輸入端接第一 MOS管Tl的漏極和第六BJT管T6的P N結(jié)的正端，正輸入端接 第二 MOS管T2的漏極和第一電阻Rl的一端。同類型比例BJT管電路24由第六BJT管T6、 第七BJT管T7和第一電阻Rl組成，其中第七BJT管T7的有效發(fā)射區(qū)面積是第六BJT管T6 的N倍(N> 1)，第六BJT管T6、第七BJT管T7都基極、集電極短接，連接成PN結(jié)構(gòu)。第八 BJT管T8也連接成PN結(jié)構(gòu)。如圖1所示的傳統(tǒng)的零溫度系數(shù)帶隙電壓基準(zhǔn)電路，是利用運算放大器1、MOS 匹配電流鏡23結(jié)合同類型比例雙極晶體管，第六BJT管T6、第七BJT管T7的兩個BJT管 的基極與發(fā)射極電壓的差ΔνΒΒ在第一電阻Rl上產(chǎn)生與溫度成正比例系數(shù)的恒定電流
AV V -V
Iptat 二 —f- = ΒΕ6ηι BE7，Vbe6為第六BJT管T6的基極與發(fā)射極電壓、Vbe7為第七BJT管T7的基極與發(fā)射極電壓，該正溫度特性電流通過MOS比例電流鏡相應(yīng)的比例K，在第二電阻 R2上產(chǎn)生相應(yīng)的正溫度系數(shù)電壓V2 = K*Iptat*R2，而第八BJT管T8上基極與發(fā)射極電壓 差Vbe8是負(fù)溫度系數(shù)電壓，當(dāng)二者按一定比例疊加時正好可相互抵消，所以能產(chǎn)生近似為零 溫度系數(shù)的電壓基準(zhǔn)Vref = K*Iptat*R2+VBE8，當(dāng)工藝一定，管子匹配，此輸出電壓正好接 近半導(dǎo)體的帶隙電壓基準(zhǔn)源Vbg約1. 2伏。傳統(tǒng)的帶隙電壓基準(zhǔn)源零溫漂電壓是固定的1.2伏左右，主要作其他電路的基準(zhǔn) 用，傳統(tǒng)帶隙電壓基準(zhǔn)電路只作為核心去控制其它電路，其基準(zhǔn)電壓即使在發(fā)生問題時也 不會關(guān)斷，當(dāng)帶隙電壓基準(zhǔn)電路工作不正常，電壓基準(zhǔn)輸出過高或過低時，不能實現(xiàn)自動檢 測保護功能。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種帶自動保護的電壓基準(zhǔn)電路，當(dāng)電壓基準(zhǔn)輸 出過高或過低時，能實現(xiàn)自動檢測保護。為解決上述技術(shù)問題，本發(fā)明的帶自動保護的電壓基準(zhǔn)電路，包括一帶隙電壓基 準(zhǔn)源電路，第一偏置電路，第二偏置電路，一啟動控制電路，一保護控制電路；所述第一偏置 電路電壓輸出端輸出一倍雙極型晶體管基極與發(fā)射極電壓Vbe，所述第二偏置電路電壓輸出 端輸出二倍雙極型晶體管基極與發(fā)射極電壓Vbe，當(dāng)帶隙電壓基準(zhǔn)源電路輸出的電壓基準(zhǔn)低 于Vbe時，所述啟動控制電路控制所述帶隙電壓基準(zhǔn)源電路輸出的電壓基準(zhǔn)升高，當(dāng)帶隙電 壓基準(zhǔn)源電路輸出的電壓基準(zhǔn)高于2Vbe時，所述保護保護控制電路控制所述帶隙電壓基準(zhǔn) 源電路關(guān)閉。所述第一偏置電路包括一電阻和一雙極型晶體管，所述雙極型晶體管基極與集電 極短接形成PN結(jié)構(gòu)，所述電阻一端接正電源，一端接所述PN結(jié)的正端并作為第一偏置電路 電壓輸出端，所述PN結(jié)的負(fù)端接地。所述第二偏置電路包括一電阻和兩個雙極型晶體管，所述兩個雙極型晶體管都將 基極與集電極短接形成同向串接的兩個PN結(jié)構(gòu)，所述電阻一端接正電源，另一端接所述串 接的第一個PN結(jié)的正端并作為第二偏置電路電壓輸出端，所述串接的第一個PN結(jié)的負(fù)端 接第二個PN結(jié)的正端，第二個PN結(jié)的負(fù)端接地。所述帶隙電壓基準(zhǔn)源包括同類型比例雙極型晶體管電路、MOS比例電流鏡、運算放 大器和輸出電路第二電阻、第八BJT管；所述同類型比例雙極型晶體管電路包括PNP第六 BJT管、PNP第七BJT管和第一電阻，第六BJT管、第七BJT管都將基極與集電極短接，形成 發(fā)射極與基極的PN結(jié)構(gòu)，輸出電路PNP第八BJT管也同樣短接成發(fā)射極與基極的PN結(jié)構(gòu)； 所述MOS比例電流鏡包括PMOS第一 MOS管、PMOS第二 MOS管、PMOS第三MOS管、PMOS第四 MOS管，它們的源極都接正電源，它們的柵極都連在一起，第一 MOS管的漏極連接PNP第六 BJT管的發(fā)射極和所述運算放大器的負(fù)輸入端，PMOS第二 MOS管的漏極接運算放大器的正 輸入端和第一電阻的一端，第一電阻的另一端接PNP第七BJT管的發(fā)射極，同類型比例雙極 型晶體管第六BJT管與第七BJT管的基極和集電極短接到地，PMOS第三MOS管的漏極作為 電壓基準(zhǔn)輸出端并連接輸出電路第二電阻的一端，第二電阻的另一端接PNP第八BJT管的 發(fā)射極，第八BJT管的基極和集電極短接到地，PMOS第四MOS管柵漏短接與NMOS第五MOS 管的漏極相連，NMOS第五MOS管的柵極接所述運算放大器的輸出端；
5
所述啟動控制電路包括第十七比較器和NMOS第十四MOS管，第十七比較器的負(fù)輸 入端接所述電壓基準(zhǔn)輸出端，第十七比較器的正輸入端接所述第一偏置電路電壓輸出端， 第十七比較器的輸出端接NMOS第十四MOS管的柵極，NMOS第十四MOS管的漏極接NMOS第 五MOS管的漏極，NMOS第十四MOS管的源極接地；所述保護控制電路包括第十六比較器和NMOS第十五MOS管，第十六比較器的負(fù)輸 入端接所述電壓基準(zhǔn)輸出端，第十六比較器的正輸入端接所述第二偏置電路電壓輸出端， 第十六比較器的輸出端接NMOS第十五MOS管的柵極，NMOS第十五MOS管的漏極接NMOS第 五MOS管的源極，NMOS第十五MOS管的源極接地。所述保護控制電路還可以是，包括第十六比較器和PMOS第十五MOS管，第十六比 較器的正輸入端接所述電壓基準(zhǔn)輸出端，第十六比較器的負(fù)輸入端接所述第二偏置電路電 壓輸出端，第十六比較器的輸出端接PMOS第十五MOS管的柵極，PMOS第十五MOS管的源極 接NMOS第五MOS管的源極，PMOS第十五MOS管的漏極接地。本發(fā)明的帶自動保護的電壓基準(zhǔn)電路，在雙極型晶體管和金屬氧化物場效應(yīng)管兼 容的工藝前提下，在已有的傳統(tǒng)常用帶隙電壓基準(zhǔn)源電路結(jié)構(gòu)基礎(chǔ)上增加特定偏置電路和 控制電路，利用標(biāo)準(zhǔn)帶隙電壓基準(zhǔn)源電壓約為1. 2伏處于0. 7伏和1. 4伏之間的特性，在特 定偏置電路中實現(xiàn)雙極型晶體管NPN管或PNP管一倍基極與發(fā)射極電壓Vbe約為0. 7伏和 二倍基極與發(fā)射極電壓Vbe約為1. 4伏，再通過電路結(jié)構(gòu)巧妙地實現(xiàn)BJT管基極與發(fā)射極電 壓Vbe值與帶隙電壓基準(zhǔn)源輸出的電壓基準(zhǔn)Vref的比較控制，當(dāng)帶隙電壓基準(zhǔn)源輸出電壓 基準(zhǔn)小于0. 7伏，帶隙電壓基準(zhǔn)源加速啟動；當(dāng)帶隙電壓基準(zhǔn)源輸出電壓基準(zhǔn)大于0. 7伏而 小于1.4伏時，帶隙電壓基準(zhǔn)源正常工作；當(dāng)帶隙電壓基準(zhǔn)源輸出電壓基準(zhǔn)大于1.4伏，帶 隙電壓基準(zhǔn)源自動關(guān)閉保護，維持帶隙電壓基準(zhǔn)源輸出電壓基準(zhǔn)穩(wěn)定工作在一倍BJT管Vbe 值和二倍BJT管Vbe值之間，最終達到自保護功能。適合雙極型晶體管和金屬氧化物半導(dǎo)體 場效應(yīng)管兼容工藝實現(xiàn)。


圖1是傳統(tǒng)的帶隙電壓基準(zhǔn)源實現(xiàn)電路；圖2是本發(fā)明的帶自動保護的電壓基準(zhǔn)電路原理框圖；圖3是本發(fā)明的帶自動保護的電壓基準(zhǔn)電路第一實施例；圖4是本發(fā)明的帶自動保護的電壓基準(zhǔn)電路第二實施例。
具體實施例方式本發(fā)明的帶自動保護的電壓基準(zhǔn)電路原理如圖2所示，包括一帶隙電壓基準(zhǔn)源 電路，第一偏置電路，第二偏置電路，一啟動控制電路，一保護控制電路；所述第一偏置電路 電壓輸出端輸出一倍雙極型晶體管基極與發(fā)射極電壓Vbe，所述第二偏置電路電壓輸出端輸 出二倍雙極型晶體管基極與發(fā)射極電壓Vbe，當(dāng)帶隙電壓基準(zhǔn)源電路輸出的電壓基準(zhǔn)低于 Vbe時，所述啟動控制電路控制所述帶隙電壓基準(zhǔn)源電路輸出的電壓基準(zhǔn)升高，當(dāng)帶隙電壓 基準(zhǔn)源電路輸出的電壓基準(zhǔn)高于2Vbe時，所述保護保護控制電路控制所述帶隙電壓基準(zhǔn)源 電路關(guān)閉。所述第一偏置電路包括一電阻和一雙極型晶體管，所述雙極型晶體管基極與集電極短接形成PN結(jié)構(gòu)，所述電阻一端接正電源，一端接所述PN結(jié)的正端并作為第一偏置電路 電壓輸出端，所述PN結(jié)的負(fù)端接地。所述第二偏置電路包括一電阻和兩個雙極型晶體管，所述兩個雙極型晶體管都將 基極與集電極短接形成同向串接的兩個PN結(jié)構(gòu)，所述電阻一端接正電源，另一端接所述串 接的第一個PN結(jié)的正端并作為第二偏置電路電壓輸出端，所述串接的第一個PN結(jié)的負(fù)端 接第二個PN結(jié)的正端，第二個PN結(jié)的負(fù)端接地。所述第一偏置電路、第二偏置電路中的電阻可以為一柵漏短接的PMOS管，所述 PMOS管的源極接正電源，柵漏接PN結(jié)，也可以為一柵漏短接的NMOS管，所述NMOS管的柵漏 接正電源，源極接PN結(jié)。所述雙極型晶體管可以為NPN管也可以為PNP管。本發(fā)明的帶自動保護的電壓基準(zhǔn)電路第一實施例如圖3所示，包括帶隙電壓基準(zhǔn) 源、啟動控制電路、保護控制電路、第一偏置電路21、第二偏置電路22 ；所述帶隙電壓基準(zhǔn)源包括同類型比例雙極型晶體管(BJT)電路、MOS比例電流鏡、 運算放大器1和輸出電路第二電阻R2、第八BJT管T8 ；同類型比例BJT管電路包括PNP第 六BJT管T6、PNP第七BJT管T7和第一電阻Rl，其中第七BJT管T7的有效發(fā)射區(qū)面積是 第六BJT管T6的N倍(N為大于1的常數(shù))，第六BJT管T6、第七BJT管T7都將基極與集 電極短接，形成發(fā)射極與基極的PN結(jié)構(gòu)，輸出電路PNP第八BJT管T8也同樣短接成發(fā)射極 與基極的PN結(jié)構(gòu)；MOS比例電流鏡包括P溝道金屬氧化物場效應(yīng)管(PMOS)第一 MOS管Tl、 第二 MOS管T2、第三MOS管T3、第四MOS管T4，第一 MOS管Tl、第二 MOS管T2、第三MOS管 T3、第四MOS管T4的寬長比例為1 1 k 1，k為正的常數(shù)，它們的源極⑶都接正電 源Vdd，它們的柵極(G)都連在一起，PMOS第一 MOS管Tl的漏極⑶連接PNP第六BJT管 T6的發(fā)射極和運算放大器1的負(fù)輸入端，PMOS第二 MOS管T2的漏極接運算放大器的正輸 入端和第一電阻Rl的一端，第一電阻Rl的另一端接PNP第七BJT管T7的發(fā)射極，同類型 比例BJT管PNP第六BJT管T6與第七BJT管T7的基極和集電極短接到地，PMOS第三MOS 管T3的漏極作為電壓基準(zhǔn)Vref輸出端并連接輸出電路第二電阻R2的一端，第二電阻R2 的另一端接PNP第八BJT管T8的發(fā)射極，第八BJT管T8的基極和集電極短接到地，PMOS 第四MOS管T4柵漏短接與N溝道金屬氧化物場效應(yīng)管(NMOS)第五MOS管T5的漏極相連， NMOS第五MOS管T5的源極向下接NMOS第十五MOS管T15的漏極，NMOS第五MOS管T5的 柵極接運算放大器1的輸出端。所述啟動控制電路包括第十七比較器17和NMOS第十四MOS管T14，第十七比較 器17的負(fù)輸入端接電壓基準(zhǔn)Vref輸出端，正輸入端接第一偏置電路電壓輸出端，輸出端接 NMOS第十四MOS管T14的柵極，NMOS第十四MOS管T14的漏極接NMOS第五MOS管T5的漏 極，NMOS第十四MOS管T14的源極接地；所述保護控制電路包括第十六比較器16和NMOS第十五MOS管T15，第十六比較 器16的負(fù)輸入端接電壓基準(zhǔn)Vref輸出端，正輸入端接第二偏置電路電壓輸出端，輸出端接 NMOS第十五MOS管T15的柵極，NMOS第十五MOS管T15的漏極接NMOS第五MOS管T5的源 極，NMOS第十五MOS管T15的源極接地；所述第一偏置電路21包括PMOS第九MOS管T9和PNP第十BJT管T10，PM0S第九 MOS管T9的源極接正電源Vdd，柵漏短接與PNP第十BJT管TlO的發(fā)射極相連并作為第一 偏置電路電壓輸出端，第十BJT管TlO的基極與集電極短接到地；
7
所述第二偏置電路包括PMOS第^^一 MOS管Tll和PNP第十二 BJT管T12、PNP第 十三BJT管T13，PM0S第—^一 MOS管Tll的源極接正電源Vdd，PM0S第—^一 MOS管Tll的柵 漏短接與PNP第十二 BJT管T12的發(fā)射極相連并作為第二偏置電路電壓輸出端，第十二 BJT 管T12的基極與集電極短接并與第十三BJT管T13的發(fā)射極相連，第十三BJT管T13的基 極與集電極短接到地。電路工作過程原理如下當(dāng)電路加正電源開始工作時，第一偏置電路21提供單個BJT管的基極與發(fā)射極電 壓值Vbe，第二偏置電路22提供兩個BJT管的基極與發(fā)射極電壓值Vbe，瞬間電壓基準(zhǔn)Vref 輸出為零，第十六比較器16輸出高電平，NMOS第十五MOS管T15導(dǎo)通，第十七比較器17輸 出高電平，NMOS第十四MOS管T14導(dǎo)通，使PMOS比例電流鏡的柵極電壓迅速降低，輸出的電 壓基準(zhǔn)Vref很快升高，當(dāng)輸出的電壓基準(zhǔn)Vref大于0. 7伏時，第十七比較器17翻轉(zhuǎn)，輸出 低電平，NMOS第十四MOS管T14關(guān)斷，此時靠運算放大器1和NMOS第五MOS管T5工作維 持帶隙電壓基準(zhǔn)源的正常輸出；當(dāng)帶隙電壓基準(zhǔn)源的輸出的電壓基準(zhǔn)Vref異常，高于1.4 伏時，第十六比較器16輸出低電平，NMOS第十五MOS管T15關(guān)斷，切斷了帶隙電壓基準(zhǔn)源 的電流偏置，從而使帶隙電壓基準(zhǔn)源自動關(guān)閉保護，當(dāng)輸出的電壓基準(zhǔn)Vref小于0. 7伏時， 第十六比較器16輸出高電平，NMOS第十五MOS管T15導(dǎo)通，第十七比較器17輸出高電平， NMOS第十四MOS管T14導(dǎo)通，使PMOS比例電流鏡的柵極電壓迅速降低，帶隙電壓基準(zhǔn)源輸 出的電壓基準(zhǔn)Vref又很快升高，最終維持帶隙電壓基準(zhǔn)源輸出的電壓基準(zhǔn)Vref在0. 7伏 和1.4伏之間。本發(fā)明的帶隙電壓基準(zhǔn)電路第二實施例如圖4所示，它與圖3的差異在保護控制 電路；第二實施例中，保護控制電路包括第十六比較器16和PMOS第十五MOS管T15，第十六 比較器16的正輸入端接電壓基準(zhǔn)Vref的輸出端，負(fù)輸入端接第二偏置電路電壓輸出端，輸 出端接PMOS第十五MOS管T15的柵極，PMOS第十五MOS管T15的源極接匪OS第五MOS管 T5的源極，PMOS第十五MOS管T15的漏極接地。本發(fā)明的帶自動保護的電壓基準(zhǔn)電路，在雙極型晶體管和金屬氧化物場效應(yīng)管兼 容的工藝前提下，在已有的傳統(tǒng)常用帶隙電壓基準(zhǔn)源電路結(jié)構(gòu)基礎(chǔ)上增加特定偏置電路和 控制電路，利用標(biāo)準(zhǔn)帶隙電壓基準(zhǔn)源電壓約為1. 2伏處于0. 7伏和1. 4伏之間的特性，在特 定偏置電路中實現(xiàn)雙極型晶體管NPN管或PNP管一倍基極與發(fā)射極電壓Vbe約為0. 7伏和 二倍基極與發(fā)射極電壓Vbe約為1. 4伏，再通過電路結(jié)構(gòu)巧妙地實現(xiàn)BJT管基極與發(fā)射極電 壓Vbe值與帶隙電壓基準(zhǔn)源輸出的電壓基準(zhǔn)Vref的比較控制，當(dāng)帶隙電壓基準(zhǔn)源輸出電壓 基準(zhǔn)小于0. 7伏，帶隙電壓基準(zhǔn)源加速啟動；當(dāng)帶隙電壓基準(zhǔn)源輸出電壓基準(zhǔn)大于0. 7伏而 小于1.4伏時，帶隙電壓基準(zhǔn)源正常工作；當(dāng)帶隙電壓基準(zhǔn)源輸出電壓基準(zhǔn)大于1.4伏，帶 隙電壓基準(zhǔn)源自動關(guān)閉保護，維持帶隙電壓基準(zhǔn)源輸出電壓基準(zhǔn)穩(wěn)定工作在一倍BJT管Vbe 值和二倍BJT管Vbe值之間，最終達到自保護功能。適合雙極型晶體管和金屬氧化物半導(dǎo)體 場效應(yīng)管兼容工藝實現(xiàn)。
8
權(quán)利要求
一種帶自動保護的電壓基準(zhǔn)電路，其特征在于，包括一帶隙電壓基準(zhǔn)源電路，第一偏置電路，第二偏置電路，一啟動控制電路，一保護控制電路；所述第一偏置電路電壓輸出端輸出一倍雙極型晶體管基極與發(fā)射極電壓VBE，所述第二偏置電路電壓輸出端輸出二倍雙極型晶體管基極與發(fā)射極電壓VBE，當(dāng)帶隙電壓基準(zhǔn)源電路輸出的電壓基準(zhǔn)低于VBE時，所述啟動控制電路控制所述帶隙電壓基準(zhǔn)源電路輸出的電壓基準(zhǔn)升高，當(dāng)帶隙電壓基準(zhǔn)源電路輸出的電壓基準(zhǔn)高于2VBE時，所述保護保護控制電路控制所述帶隙電壓基準(zhǔn)源電路關(guān)閉。
2.根據(jù)權(quán)利要求1所述的帶自動保護的電壓基準(zhǔn)電路，其特征在于，所述第一偏置電路包括一電阻和一雙極型晶體管，所述雙極型晶體管基極與集電極短 接形成PN結(jié)構(gòu)，所述電阻一端接正電源，一端接所述PN結(jié)的正端并作為第一偏置電路電壓 輸出端，所述PN結(jié)的負(fù)端接地。
3.根據(jù)權(quán)利要求1所述的帶自動保護的電壓基準(zhǔn)電路，其特征在于，所述第二偏置電路包括一電阻和兩個雙極型晶體管，所述兩個雙極型晶體管都將基極 與集電極短接形成同向串聯(lián)的兩個PN結(jié)構(gòu)，所述電阻一端接正電源，另一端接所述串接的 第一個PN結(jié)的正端并作為第二偏置電路電壓輸出端，所述串接的第一個PN結(jié)的負(fù)端接第 二個PN結(jié)的正端，第二個PN結(jié)的負(fù)端接地。
4.根據(jù)權(quán)利要求2或3所述的帶自動保護的電壓基準(zhǔn)電路，其特征在于，所述電阻為一 柵漏短接的PMOS管，所述PMOS管的源極接正電源，柵漏接PN結(jié)；或為一柵漏短接的NMOS 管，所述NMOS管的柵漏接正電源，源極接PN結(jié)。
5.根據(jù)權(quán)利要求2或3所述的帶自動保護的電壓基準(zhǔn)電路，其特征在于，所述基極與集 電極短接的雙極型晶體管為NPN管或PNP管。
6.根據(jù)權(quán)利要求1所述的帶自動保護的電壓基準(zhǔn)電路，其特征在于，所述帶隙電壓基準(zhǔn)源包括同類型比例雙極型晶體管電路、MOS比例電流鏡、運算放大 器和輸出電路第二電阻、第八BJT管；所述同類型比例雙極型晶體管電路包括PNP第六BJT 管、PNP第七BJT管和第一電阻，第六BJT管、第七BJT管都將基極與集電極短接，形成發(fā)射 極與基極的PN結(jié)構(gòu)，輸出電路PNP第八BJT管也同樣短接成發(fā)射極與基極的PN結(jié)構(gòu)；所述 MOS比例電流鏡包括PMOS第一 MOS管、PMOS第二 MOS管、PMOS第三MOS管、PMOS第四MOS 管，它們的源極都接正電源，它們的柵極都連在一起，第一 MOS管的漏極連接PNP第六BJT 管的發(fā)射極和所述運算放大器的負(fù)輸入端，PMOS第二 MOS管的漏極接運算放大器的正輸入 端和第一電阻的一端，第一電阻的另一端接PNP第七BJT管的發(fā)射極，同類型比例雙極型晶 體管第六BJT管與第七BJT管的基極和集電極短接到地，PMOS第三MOS管的漏極作為電壓 基準(zhǔn)輸出端并連接輸出電路第二電阻的一端，第二電阻的另一端接PNP第八BJT管的發(fā)射 極，第八BJT管的基極和集電極短接到地，PMOS第四MOS管柵漏短接與NMOS第五MOS管的 漏極相連，NMOS第五MOS管的柵極接所述運算放大器的輸出端；所述啟動控制電路包括第十七比較器和NMOS第十四MOS管，第十七比較器的負(fù)輸入 端接所述電壓基準(zhǔn)輸出端，第十七比較器的正輸入端接所述第一偏置電路電壓輸出端，第 十七比較器的輸出端接NMOS第十四MOS管的柵極，NMOS第十四MOS管的漏極接NMOS第五 MOS管的漏極，NMOS第十四MOS管的源極接地；所述保護控制電路包括第十六比較器和NMOS第十五MOS管，第十六比較器的負(fù)輸入端接所述電壓基準(zhǔn)輸出端，第十六比較器的正輸入端接所述第二偏置電路電壓輸出端，第 十六比較器的輸出端接NMOS第十五MOS管的柵極，NMOS第十五MOS管的漏極接NMOS第五 MOS管的源極，NMOS第十五MOS管的源極接地。
7.根據(jù)權(quán)利要求6所述的帶自動保護的電壓基準(zhǔn)電路，其特征在于，所述保護控制電 路包括第十六比較器和PMOS第十五MOS管，第十六比較器的正輸入端接所述電壓基準(zhǔn)輸出 端，第十六比較器的負(fù)輸入端接所述第二偏置電路電壓輸出端，第十六比較器的輸出端接 PMOS第十五MOS管的柵極，PMOS第十五MOS管的源極接NMOS第五MOS管的源極，PMOS第 十五MOS管的漏極接地。
全文摘要
本發(fā)明公開了一種帶自動保護的電壓基準(zhǔn)電路，包括一帶隙電壓基準(zhǔn)源電路，第一偏置電路，第二偏置電路，一啟動控制電路，一保護控制電路；所述第一偏置電路電壓輸出端輸出一倍雙極型晶體管基極與發(fā)射極電壓VBE，所述第二偏置電路電壓輸出端輸出二倍雙極型晶體管基極與發(fā)射極電壓VBE，當(dāng)帶隙電壓基準(zhǔn)源電路輸出的電壓基準(zhǔn)低于VBE時，所述啟動控制電路控制所述帶隙電壓基準(zhǔn)源電路輸出的電壓基準(zhǔn)升高，當(dāng)帶隙電壓基準(zhǔn)源電路輸出的電壓基準(zhǔn)高于2VBE時，所述保護控制電路控制所述帶隙電壓基準(zhǔn)源電路關(guān)閉。該電路當(dāng)電壓基準(zhǔn)輸出過高或過低時，能實現(xiàn)自動檢測保護。
文檔編號G05F3/30GK101930247SQ20091005747
公開日2010年12月29日 申請日期2009年6月25日 優(yōu)先權(quán)日2009年6月25日
發(fā)明者何劍華, 崔文兵 申請人:上海華虹Nec電子有限公司