專利名稱：基準源啟動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基準源啟動電路，更具體地說，涉及一種帶有窄脈沖零功耗的基準源啟動電路。
背景技術(shù)：
隨著集成電路工藝和設(shè)計水平的發(fā)展，基準廣泛的運用于模擬電路中，如
LD0、 ADC/DAC等。它是整個芯片的動力之源，也是芯片能夠工作的前提。因此基準源電路的啟動電路尤為重要，在電源上的電或者使能信號轉(zhuǎn)變時，它能夠快速的啟動基準源電路，并為芯片供電。
如圖1所示的電路經(jīng)常用于基準源電路的啟動電路，其中，M0S管Ml 、 M2、M3、 M4串接，其導(dǎo)通電阻會比較大。當(dāng)啟動時，Ml、 M2、 M3、 M4管導(dǎo)通，M6、M7管處于關(guān)斷狀態(tài)，電流流到節(jié)點Node2， Node2電位被拉高，然后NM0S管M5導(dǎo)通，將V1電位拉低，從而啟動基準源的內(nèi)部電路。當(dāng)基準源電路啟動后，基準電壓Vref為高電平，M6管導(dǎo)通，Node2的電位被拉低，M5管處于關(guān)斷狀態(tài)，電路啟動完畢。
但是這種結(jié)構(gòu)存在兩個不足之處 一方面，電路啟動后，由于啟動電路的Node2的電位是低電平，啟動電路將一直有電流消耗，這在一些低功耗電路的場合是很難適用的，而現(xiàn)在大多數(shù)的基準源啟動電路都有相似的原理，且都要一直消耗功耗；另一方面，在低電壓下Node2的電位并不能在啟動時拉的很高，醒0S管M5工作在亞閾值區(qū)，VI的電位不能被拉的很低，這影響基準源電路的啟動速度，甚至?xí)a(chǎn)生振蕩。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的上述啟動基準源電路額外消耗功耗以及基準源電路啟動速度的缺陷，提供一種基準源啟動電路。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是
一種基準源啟動電路，其特征在于，包括循環(huán)控制電路、控制電路，以及分別提供鏡像電流給循環(huán)控制電路和控制電路的電流鏡電路，使所述循環(huán)控制電路輸出端電位被拉低進而啟動基準源電路，以及使所述控制電路電位被鏡像電流拉高進而使所述電流鏡電路在基準源電路啟動后關(guān)斷。
在本發(fā)明所述的基準源啟動電路中，所述電流鏡電路包括電流鏡PM0S管
Ml、 M2，所述電流鏡PM0S管M1、 M2的柵極與所述控制電路相連，源極同時接電源，所述PM0S管Ml的漏極接所述循環(huán)控制電路輸入端，所述PM0S管M2的漏極與所述控制電路相連。
在本發(fā)明所述的基準源啟動電路中，所述控制電路包括電容器Cl，所述電容器C1一端接地，另一端與所述電流鏡電路相連。
在本發(fā)明所述的基準源啟動電路中，所述基準源啟動電路還包括脈沖生成電路，所述脈沖生成電路提供窄脈沖信號到控制電路，進而使電流鏡電路重新導(dǎo)通。
在本發(fā)明所述的基準源啟動電路中，所述脈沖生成電路包括脈沖生成器和麗0S管M6，所述脈沖生成器的一端與使能信號連接，另一端與所述麗0S管M6的柵極連接，所述麗0S管M6的柵極連接所述脈沖生成器的輸出端，源極接地，漏極接所述控制電路。
在本發(fā)明所述的基準源啟動電路中，所述循環(huán)控制電路包括NM0S管M3、M4、 M5，所述麗0S管M3、 M4、 M5的源極接地，所述麗OS管M3的柵極連接基準源電路的基準電壓，漏極接所述電流鏡電路輸出端，所述NM0S管M4的柵極連接使能信號的反向信號，漏極接所述電流鏡電路輸出端，所述腿OS管M5的柵極連接所述電流鏡電路輸出端，漏極與基準源電路連接。
實施本發(fā)明的基準源啟動電路，具有以下有益效果在基準源電路啟動以后，所述控制電路電位被鏡像電流拉高進而使所述電流鏡電路關(guān)斷，所以該基準源啟動電路幾乎沒有功耗損失。另外，本發(fā)明針對基準源啟動電路的啟動速度問題，在上述結(jié)構(gòu)中增加了一個脈沖生成電路，由脈沖生成電路提供窄脈沖
4信號到控制電路，進而使所述電流鏡電路重新導(dǎo)通，加快基準源電路的啟動速度并防止振蕩。


下面將結(jié)合附圖及實施例對本發(fā)明作進一步說明，附圖中圖1是傳統(tǒng)的基準源啟動電路的原理圖2是本發(fā)明零功耗的基準源啟動電路一個實施例的電路原理圖3是本發(fā)明帶有窄脈沖零功耗的基準源啟動電路的實施例的電路原理圖。
具體實施方式
.
對于傳統(tǒng)的基準源啟動電路，當(dāng)啟動電路把基準啟動起來后仍然消耗功耗，而在一些要求低靜態(tài)功耗的電路，傳統(tǒng)的啟動電路就具有局限性，因此需
要一種低功耗的基準源啟動電路。如圖2所示，按照本發(fā)明提供的基準源啟動電路包括循環(huán)控制電路l、電流鏡電路2及控制電路3。電流鏡電路2接入電源VDD而導(dǎo)通，提供鏡像電流到循環(huán)控制電路1和控制電路3;控制電路3接收鏡像電流而拉高電位，使電流鏡電路2在基準源電路啟動后關(guān)斷；而循環(huán)控制電路1接收鏡像電流而拉低輸出端V1電位，進而啟動基準源電路。其中，電流鏡電路2包括電流鏡PM0S管M1、M2，電流鏡PM0S管M1、M2的柵極與Nodel相連，源極同時接電源VDD， PM0S管Ml的漏極接Node2， PM0S管M2的漏極接Nodel;控制電路包括電容C1，電容Cl分別與Nodel、地相連；循環(huán)控制電路1包括麗0S管M3、 M4、 M5，麗0S管M3、 M4、 M5的源極接地，NMOS管M3的柵極連接基準源的基準電壓Vref ，漏極接Node2，麗0S管M4的柵極連接Enable的反向信號Enable-,漏極Node2，麗0S管M5的柵極接Node2，漏極與基準內(nèi)部V1連接。
當(dāng)基準源啟動電路啟動時，電流鏡電路2的電流鏡PM0S管Ml、 M2的源極接電源VDD， Nodel、 Node2的電位是低電位，此時PM0S管M1、 M2導(dǎo)通，麗0S管M3、 M4、 M5處于關(guān)斷狀態(tài)。電流鏡電路2的鏡像電流分別流到節(jié)點Nodel、Node2， Node2電位被拉高，然后麗0S管M5導(dǎo)通，將V1的電位拉低，從而啟動基準源的內(nèi)部電路。當(dāng)基準源啟動電路啟動后，Nodel電位被控制電路3的電容C1拉高，因而M1、 M2管都處于關(guān)斷狀態(tài)，也就是說基準源啟動電路啟動后不會消耗功耗。基準源電路啟動之后，基準電壓Vref為高電平，所以M3管導(dǎo)通，Node2的電位被拉低，M5管處于關(guān)斷狀態(tài)，電路啟動完畢。在上述基準源啟動電路中，可以通過適當(dāng)?shù)恼{(diào)節(jié)M1、 M2管與C1電容的值來控制電路的啟動時間。
從圖2的工作原理可知，Nodel的電位決定著啟動電路，當(dāng)Nodel的電位高時，PM0S管M1關(guān)斷，啟動電路停止工作，并且功耗近似為零。在啟動過程中，Nodel的電位隨之上升，最終將M1管關(guān)斷。但是在電路是Disable信號時，Nodel的電位仍然處于高電位，Ml管還是處于關(guān)斷狀態(tài)。當(dāng)Enable信號來時，啟動電路依然是原始狀態(tài)，并不能起到啟動基準源電路的作用。換言之，該電路對Enable從0轉(zhuǎn)變1時沒有作用，基準源只能靠麗0S管Ml的漏電來啟動電路，因此Enable信號時很難啟動基準源電路。
如圖3所示，為了解決上述Enable信號啟動的問題，在圖2的結(jié)構(gòu)上增加了一個脈沖生成電路4，用來提供窄脈沖信號到控制電路3，進而使電流鏡電路2重新導(dǎo)通。脈沖生成電路4包括脈沖生成器(Pulse Generator)、麗0S管M6。脈沖生成器的一端與Enable信號連接，另一端與麗0S管M6的柵極連接，所述醒0S管M6的柵極連接脈沖生成器的輸出端Node3，源極接地，漏極接Nodel。
脈沖生成電路4利用Enable信號，通過脈沖生成器產(chǎn)生一窄脈沖提供到節(jié)點Nodel，并對控制電路3的電容Cl放電，然后Nodel的電位被拉低，PM0S管M1導(dǎo)通，將Node2的電位拉高，麗0S管M5導(dǎo)通，VI電位被拉低，重新使啟動電路工作起來。具體工作原理如下
1) 窄脈沖的形成在電路穩(wěn)定狀態(tài)，Node3節(jié)點的電位處于低電平，M6管關(guān)斷，不影響啟動電路。當(dāng)Enable信號來時，通過脈沖生成器產(chǎn)生一高電平窄脈沖，使M6管導(dǎo)通。
2) 電路快速啟動
6a) 在啟動時，沒有窄脈沖的情況下也是可以啟動的。在VDD上電時，Nodel 開始電位為0，電流鏡PM0S管M1、 M2導(dǎo)通，電流流到節(jié)點Node2， Node2的 電位上升，麗0S管M5導(dǎo)通，啟動基準源電路。但是由于Nodel的電位在啟動 過程中電位緩慢上升，影響了Node2的電位上升，這容易使系統(tǒng)在啟動過程中 產(chǎn)生振蕩。當(dāng)利用窄脈沖時，可以抑制節(jié)點Nodel—段時間的電位上升，并且 可以快速地將Node2的電位抬高，啟動速度加快，保證系統(tǒng)啟動穩(wěn)定。
b) Enable信號從0轉(zhuǎn)變到1時，由于Nodel的電位始終是高電平，NM0S 管M1， M2關(guān)斷，電路無法啟動，利用窄脈沖將Nodel的電位拉低，PM0S管Ml 導(dǎo)通，將Node2的電位拉高，麗0S管M5導(dǎo)通，VI電位被拉低，啟動電路重新 工作，啟動基準源電路。
在Enabled時，反向信號Enable-=1， Node2電位為低，M5管關(guān)斷，不 影響基準源電路，且Nodel電位在啟動后一直處于高電位，Ml、 M2管關(guān)斷， 因此啟動電路在Enable^時不消耗功耗；同理，Enable=l時，電路正常工作 狀態(tài)，Nodel電位為高電位，基準電壓Vref為高電平，M3管導(dǎo)通，Node2電 位被M3管拉低，同樣沒有功耗損失。在Enable信號從0到1轉(zhuǎn)變時，脈沖生 成電路4生成一窄脈沖，Nodel將有一窄脈沖寬度的低電平，瞬間M1的漏電 流比較大，可將Node2電位拉的很高，使M5管進入深線形區(qū)，加快基準源電 路的啟動速度，以防止振蕩。
從上面的分析可知，本發(fā)明的電路包括兩個方面 一方面設(shè)計了一款低功 耗的啟動電路，在電路啟動后，啟動電路功耗為零；另一方面在結(jié)構(gòu)上增加了 窄脈沖生成器，利用窄脈沖輔助啟動電路能夠更快的使基準源電路啟動，抑制 由于啟動電路的不穩(wěn)而引起系統(tǒng)的振蕩，并且解決了 Enable信號啟動電路的 問題。
權(quán)利要求
1、一種基準源啟動電路，其特征在于，包括循環(huán)控制電路(1)、控制電路(3)，以及分別提供鏡像電流給循環(huán)控制電路(1)和控制電路(3)的電流鏡電路(2)，使所述循環(huán)控制電路(1)輸出端電位(V1)被拉低進而啟動基準源電路，以及使所述控制電路(3)電位被鏡像電流拉高進而使所述電流鏡電路(2)在基準源電路啟動后關(guān)斷。
2、 根據(jù)權(quán)利要求l所述的基準源啟動電路，其特征在于，所述電流鏡電 路(2)包括電流鏡PM0S管M1、 M2，所述電流鏡PMOS管M1、 M2的柵極與所述 控制電路(3)相連，源極同時接電源(VDD)，所述PM0S管M1的漏極接所述循環(huán) 控制電路(l)輸入端，所述PM0S管M2的漏極與所述控制電路(3)相連。
3、 根據(jù)權(quán)利要求1所述的基準源啟動電路，其特征在于，所述控制電路(3) 包括電容器C1，所述電容器C1一端接地，另一端與所述電流鏡電路(2)相 連。
4、 根據(jù)權(quán)利要求1至3任一所述的基準源啟動電路，其特征在于，所述 基準源啟動電路還包括脈沖生成電路(4)，所述脈沖生成電路(4)提供窄脈沖信 號到控制電路(3)，進而使電流鏡電路(2)重新導(dǎo)通。
5、 根據(jù)權(quán)利要求4所述的基準源啟動電路，其特征在于，所述脈沖生成 電路(4)包括脈沖生成器和麗0S管M6，所述脈沖生成器的一端與使能信號連 接，另一端與所述麗0S管M6的柵極連接，所述腿0S管M6的柵極連接所述脈 沖生成器的輸出端，源極接地，漏極接所述控制電路(3)。
6、 根據(jù)權(quán)利要求1到5中任一項所述的基準源啟動電路，其特征在于， 所述循環(huán)控制電路(1)包括麗0S管M3、 M4、 M5，所述麗OS管M3、 M4、 M5的 源極接地，所述麗0S管M3的柵極連接基準源電路的基準電壓(Vref)，漏極接 所述電流鏡電路(2)輸出端，所述麗0S管M4的柵極連接使能信號的反向信號， 漏極接所述電流鏡電路(2)輸出端，所述NMOS管M5的柵極連接所述電流鏡電 路(2)輸出端，漏極與基準源電路連接。
全文摘要
本發(fā)明涉及基準源啟動電路，為解決啟動基準源電路額外消耗功耗以及基準源電路啟動速度慢的問題，提供一種基準源啟動電路，包括循環(huán)控制電路(1)、控制電路(3)，以及分別提供鏡像電流給循環(huán)控制電路(1)和控制電路(3)的電流鏡電路(2)。本發(fā)明的基準源啟動電路還包括提供窄脈沖信號到控制電路(3)的脈沖生成電路(4)，進而使電流鏡電路(2)重新導(dǎo)通。實施本發(fā)明的電路，一方面有很低的功耗，在電路啟動后功耗為零；另一方面利用窄脈沖生成器輔助啟動電路，能加速基準源電路啟動，抑制由于啟動電路的不穩(wěn)而引起系統(tǒng)的振蕩，并且解決了Enable信號啟動電路的問題。
文檔編號G05F3/26GK101482761SQ200810065029
公開日2009年7月15日 申請日期2008年1月9日 優(yōu)先權(quán)日2008年1月9日
發(fā)明者汪明亮, 譚潤欽, 谷文浩 申請人:輝芒微電子(深圳)有限公司