專利名稱：用于補(bǔ)償同步串行接口編碼器接口電路中隔離延遲和電纜延遲的裝置、系統(tǒng)和方法
背景本發(fā)明涉及工序自動化和控制領(lǐng)域，更具體地說，涉及一種用于補(bǔ)償串行編碼器接口電路中延遲的裝置、系統(tǒng)和方法。
編碼器是能夠檢測像伺服電動機(jī)、線性傳動裝置、轉(zhuǎn)速表等類似機(jī)械的轉(zhuǎn)動位置和線性位置的測量系統(tǒng)，它能夠?qū)@些機(jī)械精確定位，并能確定諸如速度、加速度之類的量。編碼器可與諸如可編程邏輯控制(PLC)和計(jì)算機(jī)數(shù)值控制(CNC)系統(tǒng)之類的控制系統(tǒng)以及其他各種驅(qū)動系統(tǒng)協(xié)同工作。
許多不同類型的編碼器可用于這類目的。例如，常常在增量式編碼器和絕對編碼器之間進(jìn)行區(qū)分。增量式編碼器每轉(zhuǎn)能產(chǎn)生可被控制系統(tǒng)處理的確定的步進(jìn)數(shù)(增量)。當(dāng)給控制系統(tǒng)加電后，無需機(jī)械運(yùn)動，絕對值編碼器就能夠直接給出該機(jī)械的絕對位置值。絕對位置可以通過光電掃描若干碼道來確定。單轉(zhuǎn)編碼器能夠檢測一轉(zhuǎn)內(nèi)的絕對位置，而多轉(zhuǎn)編碼器還能編碼出轉(zhuǎn)數(shù)。絕對編碼器的應(yīng)用實(shí)例包括機(jī)床、紡織機(jī)械、印刷機(jī)、木工機(jī)械、裝卸技術(shù)、搬運(yùn)存儲技術(shù)和/或機(jī)器人技術(shù)。
通過編碼器獲得的位置信息可以經(jīng)例如同步串行接口(SSI)或驅(qū)動總線被傳送到控制系統(tǒng)。SSI編碼器電路可利用一個或多個選通時鐘脈沖突發(fā)，或者甚至是選通時鐘脈沖突發(fā)流來鎖存有關(guān)機(jī)械當(dāng)前線性位置或轉(zhuǎn)動位置的數(shù)據(jù)，并且使位置數(shù)據(jù)從編碼器中移出并移到接收移位寄存器中(存儲器的一種)。脈沖突發(fā)可使編碼器能夠確定什么時候鎖存位置、什么時候把每個位置比特移到接收移位寄存器。時鐘發(fā)生器也可直接向接收移位寄存器發(fā)送脈沖突發(fā)，以便確定什么時候能夠從編碼器接收位置數(shù)據(jù)。


圖1是編碼器接口電路100的已知實(shí)施例的邏輯電路圖。時鐘發(fā)生器110能夠通過隔離裝置120、驅(qū)動器130和電纜140向編碼器150、如SSI編碼器提供選通時鐘脈沖信號101。時鐘發(fā)生器110也可以直接向接收移位寄存器190(一種存儲裝置)提供選通時鐘脈沖信號102。在收到相應(yīng)的時鐘信號后，位置數(shù)據(jù)103可從編碼器150通過電纜160、接收器170和隔離裝置180發(fā)送到接收移位寄存器190，該接收移位寄存器190可接受位置數(shù)據(jù)，以便處理器(未示出)進(jìn)一步處理。
電路100的許多組件可能都有相關(guān)的延遲，這些延遲可以用希臘符號τ來表示，但在這里是用帶各種下標(biāo)的羅馬字母T來表示。例如，隔離裝置120，180可能具有隔離延遲Ti，驅(qū)動器130可能具有驅(qū)動器延遲Td，電纜140、160可能具有電纜延遲Tc，編碼器150可能具有響應(yīng)時間延遲Te，接收器170可能具有接收器延遲Tr，接收移位寄存器190可能具有建立時間延遲Tsu。此外，這些延遲可能限制含有這種電路的控制系統(tǒng)和/或測量系統(tǒng)的響應(yīng)性。因而，隨著提高這些系統(tǒng)響應(yīng)性的緊迫性提高，這些延遲的影響就變得日益突出。
概述本發(fā)明的至少一個示范實(shí)施例包括一種用于補(bǔ)償串行編碼器的電路中延遲的方法。所述方法包括確定與串行編碼器的電路相關(guān)的至少一種延遲。該方法還包括調(diào)整與串行編碼器相關(guān)聯(lián)的數(shù)據(jù)接收存儲器所接收的內(nèi)部時鐘信號，以便解決至少一種所確定的延遲。
本發(fā)明的至少一個示范實(shí)施例包括一種用于提高編碼器電路的響應(yīng)性的方法。所述方法包括對編碼器電路的數(shù)據(jù)接收存儲器所接收的內(nèi)部時鐘信號的預(yù)定延遲作出響應(yīng)而提高編碼器電路的內(nèi)部時鐘信號的頻率。
本發(fā)明的至少一個示范實(shí)施例包括一種用于補(bǔ)償串行同步接口(SSI)編碼器接口的電路中延遲的方法。所述方法包括接收與SSI編碼器接口的電路相關(guān)的至少一種延遲的值。該方法還包括至多按照接收的延遲值來延遲該電路的數(shù)據(jù)存儲器所接收的時鐘信號，并且至多按照接收的延遲值來減小時鐘信號的周期。
本發(fā)明的至少一個示范實(shí)施例包括一種用于補(bǔ)償絕對編碼器接口的電路中延遲的方法。所述方法包括接收與絕對編碼器接口的電路相關(guān)的至少一種延遲的值。該方法還包括至多按照接收的延遲值來延遲電路的數(shù)據(jù)存儲器所接收的時鐘信號，并且至多按照接收的延遲值來減小時鐘信號的周期。
附圖簡介參照附圖，通過下面的詳細(xì)描述更容易理解本發(fā)明及其各種可能的實(shí)施例，其中圖1是編碼器接口電路100的已知實(shí)施例的邏輯電路圖；圖2是本發(fā)明的編碼器接口電路200的示范實(shí)施例的邏輯電路圖；圖3是本發(fā)明的方法300的示范實(shí)施例的流程圖；以及圖4是典型信息裝置400的示范實(shí)施例的框圖。
詳細(xì)描述再參照圖1，申請人已經(jīng)發(fā)現(xiàn)，對于電路100，要想準(zhǔn)確讀出位置，來自時鐘發(fā)生器110的信號的最大頻率fclock必須小于與電路相關(guān)的各延遲之和的倒數(shù)。這個概念可以數(shù)學(xué)公式表示為公式1fclock≤1/(2Ti+Td+2Tc+Te+Tr+Tsu)因此，由于實(shí)際的原因，最大時鐘頻率受電路延遲的限制。在發(fā)現(xiàn)這種限制后，申請人還進(jìn)一步發(fā)現(xiàn)了幾個新的解決方案。
圖2是本發(fā)明的編碼器接口電路200的示范實(shí)施例的邏輯電路圖。編碼器接口200可與圖1的編碼器接口電路100相似。例如，時鐘發(fā)生器210能通過隔離裝置220、驅(qū)動器230和電纜240向編碼器250、如SSI位置編碼器提供選通時鐘脈沖流201。位置數(shù)據(jù)203可通過電纜260、接收器270和隔離裝置280從編碼器250發(fā)送到接收移位寄存器290(一種存儲裝置)，該寄存器可輸出處理器(未示出)、例如西門子FM352-5布爾處理器模塊所需的位置數(shù)據(jù)。
此外，可提供延遲機(jī)構(gòu)295，它在接收移位寄存器290接收的時鐘信號202中引入新的延遲Tdel。通過提供Tdel，要想準(zhǔn)確讀出位置，來自時鐘發(fā)生器210的信號的最大頻率必須小于公式1的延遲之和減去Tdel的倒數(shù)。這個新的概念可以用數(shù)學(xué)公式表示為公式2fclock≤1/(2Ti+Td+2Tc+Te+Tr+Tsu-Tdel)因此，在不超過公式1的分母所列各項(xiàng)未補(bǔ)償延遲之和的前提下，Tdel越大，時鐘周期會變得越小(而時鐘頻率會增大越多)，至少直到其他因素占主導(dǎo)地位(諸如電纜衰減、驅(qū)動器限制、接收器限制、編碼器最大時鐘等)為止。也就是說，時鐘周期可減小高達(dá)Tdel。
因此，通過有意地延遲接收移位寄存器290所接收的時鐘信號來解決接收移位寄存器290的數(shù)據(jù)接收中的一個或多個延遲，電路200的運(yùn)行速度(即，時鐘頻率)會得到提高。延遲機(jī)構(gòu)295提供的Tdel可以是幾種類型的延遲之和。例如，延遲機(jī)構(gòu)295能提供至少一個常數(shù)延遲來補(bǔ)償常數(shù)(或最小)電路或電纜延遲。延遲機(jī)構(gòu)295還能提供隨溫度變化的可變延遲，用來補(bǔ)償電路延遲中任何溫度影響。此外，延遲機(jī)構(gòu)295能提供用戶或計(jì)算機(jī)可控的可變延遲，用來補(bǔ)償任何與安裝有關(guān)的延遲(例如，電纜長度延遲)。
圖3是本發(fā)明的方法300的示范實(shí)施例的流程圖。在動作310，能夠通過幾種方式中任一種確定編碼器電路中的一個或多個延遲。例如，可以如動作312所示估計(jì)一個或多個延遲，可以如動作314所示計(jì)算延遲，和/或可以如動作316所示測量延遲。
在動作320，可提供調(diào)整和/或補(bǔ)償來解決一個或多個電路延遲。例如，如動作322所示，可以延遲內(nèi)部時鐘信號的觸發(fā)。這可利用能觸發(fā)內(nèi)部時鐘信號的可延遲的較高頻率的觸發(fā)時鐘來實(shí)現(xiàn)。如動作324所示，可以延遲內(nèi)部時鐘信號的傳輸。如動作326所示，可以延遲內(nèi)部時鐘信號的接收。這些信號延遲可以由例如鎖相環(huán)(PLL)、延遲鎖定環(huán)(DLL)、延遲單元和/或美國專利No.6353349(Kwon)所描述的任何延遲電路來提供，將此專利通過引用整體地結(jié)合于本文中。
在動作330，按照公式2，一旦解決了一個或多個電路延遲，那么內(nèi)部時鐘信號的頻率可以增大。
圖4是典型信息裝置400的示范實(shí)施例的框圖。信息裝置400可包括眾所周知的部件，諸如一個或多個網(wǎng)絡(luò)接口410、一個或多個處理器420、一個或多個包含指令440的存儲器430和/或一個或多個輸入/輸出(I/O)裝置450。
在一個示范實(shí)施例中，網(wǎng)絡(luò)接口410可以是電話機(jī)、傳統(tǒng)的數(shù)據(jù)調(diào)制解調(diào)器、傳真調(diào)制解調(diào)器、電纜調(diào)制解調(diào)器、數(shù)字用戶線接口、橋接器、集線器、路由器或其它類似的裝置。
在一個示范實(shí)施例中，處理器420可以是通用微處理器，諸如由加利福尼亞的Santa Clara的因特爾公司生產(chǎn)的奔騰系列微處理器。在另一個實(shí)施例中，處理器可以是專用集成電路(ASIC)，該專用集成電路被設(shè)計(jì)成在其硬件和/或固件中實(shí)現(xiàn)根據(jù)本發(fā)明實(shí)施例的方法的至少一部分。
在一個示范實(shí)施例中，存儲器430可連接到處理器420，并且能存儲根據(jù)方法300的一個或多個動作的、適于處理器420執(zhí)行的指令440。存儲器430可以是能夠存儲模擬或數(shù)字信息的任何裝置，諸如硬盤、隨機(jī)存取存儲器(RAM)、只讀存儲器(ROM)、閃存、小型光盤、磁帶、軟盤等以及它們的任何組合。
在一個示范實(shí)施例中，指令440可用軟件來實(shí)現(xiàn)，可采取本領(lǐng)域中眾所周知的大量形式中的任何一種。在一個示范實(shí)施例中，I/O裝置450可以是音頻和/或視頻裝置，包括例如監(jiān)視器、顯示器、鍵盤、小鍵盤、觸摸墊、定點(diǎn)設(shè)備、麥克風(fēng)、揚(yáng)聲器、攝像機(jī)、照相機(jī)、掃描儀和/或打印機(jī)等，并且可包括I/O裝置能與之相銜接、連接和/或耦合的端口。
通過上述那些示范實(shí)施例的詳細(xì)描述，本發(fā)明的其他實(shí)施例和優(yōu)點(diǎn)對于本領(lǐng)域的技術(shù)人員來說是顯而易見的。因此，附圖和描述被視為說明性的，而不是限制性的。
例如，在方法300的另一個實(shí)施例中，內(nèi)部時鐘信號的頻率可保持不變，如果增大Tdel來解決額外延遲，則還可在電路中引入那些額外延遲。例如，可以延長電纜長度(從而增大電纜延遲)，可以增大移位寄存器建立時間，和/或可以增加隔離延遲。
權(quán)利要求
1.一種用于補(bǔ)償串行編碼器電路中延遲的方法，包括以下動作確定與所述串行編碼器電路相關(guān)的至少一個延遲；以及調(diào)整與所述串行編碼器相關(guān)聯(lián)的數(shù)據(jù)接收存儲器所接收的內(nèi)部時鐘信號，從而解決所述至少一個確定的延遲。
2.如權(quán)利要求1所述的方法，其特征在于還包括估計(jì)與所述串行編碼器電路相關(guān)的延遲。
3.如權(quán)利要求1所述的方法，其特征在于還包括測量與所述串行編碼器電路相關(guān)的延遲。
4.如權(quán)利要求1所述的方法，其特征在于內(nèi)部時鐘被延遲了所述至少一個延遲。
5.如權(quán)利要求1所述的方法，其特征在于還包括觸發(fā)內(nèi)部時鐘信號，以便解決所述至少一個確定的延遲。
6.如權(quán)利要求1所述的方法，其特征在于還包括通過頻率比內(nèi)部時鐘高的觸發(fā)時鐘來觸發(fā)所述內(nèi)部時鐘信號。
7.如權(quán)利要求1所述的方法，其特征在于還包括延遲從觸發(fā)時鐘發(fā)送到內(nèi)部時鐘的觸發(fā)信號。
8.如權(quán)利要求1所述的方法，其特征在于還包括按照所述至少一個確定的延遲來延遲內(nèi)部時鐘。
9.如權(quán)利要求1所述的方法，其特征在于還包括按照所述至少一個確定的延遲來延遲從內(nèi)部時鐘發(fā)出的所述內(nèi)部時鐘信號。
10.如權(quán)利要求1所述的方法，其特征在于還包括按照所述至少一個延遲來延遲從內(nèi)部時鐘發(fā)送到所述數(shù)據(jù)接收存儲器的所述內(nèi)部時鐘信號。
11.如權(quán)利要求1所述的方法，其特征在于還包括對與所述串行編碼器相關(guān)聯(lián)的所述數(shù)據(jù)接收存儲器所接收的內(nèi)部時鐘信號的所述調(diào)整作出響應(yīng)，增大所述內(nèi)部時鐘信號的頻率。
12.如權(quán)利要求1所述的方法，其特征在于，所述數(shù)據(jù)接收存儲器是寄存器。
13.如權(quán)利要求1所述的方法，其特征在于，所述數(shù)據(jù)接收存儲器是移位寄存器。
14.如權(quán)利要求1所述的方法，其特征在于，所述至少一個確定的延遲是電纜延遲。
15.如權(quán)利要求1所述的方法，其特征在于，所述至少一個確定的延遲是隔離延遲。
16.如權(quán)利要求1所述的方法，其特征在于，所述至少一個確定的延遲是電纜延遲。
17.如權(quán)利要求1所述的方法，其特征在于，所述至少一個確定的延遲是編碼器響應(yīng)時間。
18.如權(quán)利要求1所述的方法，其特征在于，所述至少一個確定的延遲是驅(qū)動器延遲。
19.如權(quán)利要求1所述的方法，其特征在于，所述至少一個確定的延遲是接收器延遲。
20.如權(quán)利要求1所述的方法，其特征在于，所述至少一個確定的延遲是恒定延遲。
21.如權(quán)利要求1所述的方法，其特征在于，所述至少一個確定的延遲是可變延遲。
22.如權(quán)利要求1所述的方法，其特征在于，所述至少一個確定的延遲是隨溫度而變的延遲。
23.一種計(jì)算機(jī)可讀介質(zhì)，包含用于包括以下各項(xiàng)的動作的指令確定與串行編碼器電路相關(guān)的至少一個延遲；以及調(diào)整與所述串行編碼器相關(guān)聯(lián)的數(shù)據(jù)接收存儲器所接收的內(nèi)部時鐘信號，以便解決所述至少一個確定的延遲。
24.一種用于補(bǔ)償串行編碼器電路中延遲的系統(tǒng)，包括用于確定與所述串行編碼器電路相關(guān)的至少一個延遲的裝置；以及用于調(diào)整與所述串行編碼器相關(guān)聯(lián)的數(shù)據(jù)接收存儲器所接收的內(nèi)部時鐘信號、以便解決所述至少一個確定的延遲的裝置。
25.一種用于提高編碼器電路的響應(yīng)性的方法，包括至多按照所述編碼器電路的數(shù)據(jù)接收存儲器所接收的內(nèi)部時鐘信號的預(yù)定延遲，減小所述編碼器電路的所述內(nèi)部時鐘信號的周期。
26.一種用于補(bǔ)償串行同步接口(SSI)編碼器接口電路中的延遲的方法，包括以下動作接收與所述SSI編碼器接口電路相關(guān)的至少一個延遲的值；至多按照所述接收的延遲值來延遲所述電路的數(shù)據(jù)存儲器所接收的時鐘信號；以及至多按照所述接收的延遲值來減小所述時鐘信號的周期。
27.一種用于補(bǔ)償絕對編碼器接口電路中延遲的方法，包括接收與所述絕對編碼器接口電路相關(guān)的至少一個延遲的值；以及至多按照所述接收的延遲值來延遲所述電路的數(shù)據(jù)存儲器所接收的時鐘信號；以及至多按照所述接收的延遲值減小所述時鐘信號的周期。
全文摘要
本發(fā)明的至少一個示范實(shí)施例包括用于補(bǔ)償串行編碼器電路中延遲的方法。該方法包括確定與串行編碼器電路相關(guān)的至少一種延遲。該方法還包括調(diào)整與串行編碼器相關(guān)聯(lián)的數(shù)據(jù)接收存儲器所接收的內(nèi)部時鐘信號，以便解決至少一種所確定的延遲。
文檔編號G05B19/408GK1656431SQ03811557
公開日2005年8月17日 申請日期2003年2月14日 優(yōu)先權(quán)日2002年3月29日
發(fā)明者C·約翰遜 申請人:西門子能量及自動化公司