專利名稱：數(shù)字信號(hào)處理器dsp與智能卡的接口電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種接口電路，特別是一種數(shù)字信號(hào)處理器DSP與智能卡的接口電路。
背景技術(shù)：
接觸式智能卡的接口規(guī)范為IS07816協(xié)議，其使用一根通信線，通過(guò)收發(fā)復(fù)用來(lái)實(shí)現(xiàn)半雙工的雙向通信。數(shù)字信號(hào)處理器通常用于高速數(shù)字信號(hào)處理，沒(méi)有專用的接口與智能卡連接。目前最相近的實(shí)現(xiàn)方案是使用UART接口，將TX與RX用IOohm電阻連接起來(lái)， 再連接到智能卡的I/O引腳?，F(xiàn)有技術(shù)的缺點(diǎn)有兩方面，一是需要占用UART接口，在系統(tǒng)中有其它芯片需要使用UART接口時(shí)需要使用UART擴(kuò)展芯片，提高了成本和復(fù)雜性。二是TX與RX間的電阻影響信號(hào)波形，降低了通信可靠性。

實(shí)用新型內(nèi)容為了解決上述的技術(shù)問(wèn)題，本實(shí)用新型的目的是提供一種結(jié)構(gòu)簡(jiǎn)單、成本低且可靠實(shí)用的數(shù)字信號(hào)處理器DSP與智能卡的接口電路。本實(shí)用新型解決其技術(shù)問(wèn)題所采用的技術(shù)方案是數(shù)字信號(hào)處理器DSP與智能卡的接口電路，包括數(shù)字信號(hào)處理器DSP的高速串行接口、時(shí)鐘發(fā)生器電路、智能卡接口、電阻和NPN三極管Ni，所述時(shí)鐘發(fā)生器電路的輸出端與智能卡接口的CLK端連接，所述數(shù)字信號(hào)處理器DSP的高速串行接口 RX端、RFS端、NPN 三極管m的集電極和智能卡接口的I/O端連接在一起，高速串行接口的TX端通過(guò)一電阻 R42與NPN三極管附的基極連接，NPN三極管附的發(fā)射極接地。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述電阻R42為100歐姆。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述NPN三極管附為9013三極管。本實(shí)用新型的有益效果是本實(shí)用新型使用DSP中的高速串行接口，不占用UART 接口，通過(guò)使用OC門(mén)結(jié)構(gòu)保證了通信的可靠性。本實(shí)用新型結(jié)構(gòu)簡(jiǎn)單，少占用UART資源， 降低了系統(tǒng)成本，同時(shí)降低了功耗，提高了可靠性，可靠實(shí)用且性價(jià)比高。
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。

圖1是本實(shí)用新型的電路原理圖。
具體實(shí)施方式
參照?qǐng)D1，數(shù)字信號(hào)處理器DSP與智能卡的接口電路，包括數(shù)字信號(hào)處理器DSP的高速串行接口、時(shí)鐘發(fā)生器電路、智能卡接口、電阻和NPN三極管Ni，所述時(shí)鐘發(fā)生器電路的輸出端與智能卡接口的CLK端連接，所述數(shù)字信號(hào)處理器DSP的高速串行接口 RX端、RFS端、NPN三極管m的集電極和智能卡接口的I/O端連接在一起，高速串行接口的TX端通過(guò)一電阻R42與NPN三極管m的基極連接，NPN三極管附的發(fā)射極接地。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述電阻R42為100歐姆。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述NPN三極管附為9013三極管。DSP的高速串行接口包括下列信號(hào)發(fā)送TX，發(fā)送時(shí)鐘TCLK，發(fā)送同步TFS，接收 RX,接收時(shí)鐘RCLK，接收同步RFS。因?yàn)橹悄芸楫惒酵ㄐ欧绞剑什皇褂肨CLK，TFS與RCLK信號(hào)。將接收同步RFS與接收RX連接到一起，用于判斷接收數(shù)據(jù)的起始點(diǎn)。發(fā)送信號(hào)空閑時(shí)為低電平，降低系統(tǒng)靜態(tài)功耗。以上是對(duì)本實(shí)用新型的較佳實(shí)施進(jìn)行了具體說(shuō)明，但本實(shí)用新型創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本實(shí)用新型精神的前提下還可作出種種的等同變形或替換，這些等同的變型或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。
權(quán)利要求1.數(shù)字信號(hào)處理器DSP與智能卡的接口電路，其特征在于包括數(shù)字信號(hào)處理器DSP 的高速串行接口、時(shí)鐘發(fā)生器電路、智能卡接口、電阻和NPN三極管(Ni)，所述時(shí)鐘發(fā)生器電路的輸出端與智能卡接口的CLK端連接，所述數(shù)字信號(hào)處理器DSP的高速串行接口 RX 端、RFS端、NPN三極管(Ni)的集電極和智能卡接口的I/O端連接在一起，高速串行接口的 TX端通過(guò)一電阻￠4 與NPN三極管(Ni)的基極連接，NPN三極管(Ni)的發(fā)射極接地。
2.根據(jù)權(quán)利要求1所述的數(shù)字信號(hào)處理器DSP與智能卡的接口電路，其特征在于所述電阻(R42)為100歐姆。
3.根據(jù)權(quán)利要求1所述的數(shù)字信號(hào)處理器DSP與智能卡的接口電路，其特征在于所述NPN三極管(Ni)為9013三極管。
專利摘要本實(shí)用新型公開(kāi)了一種數(shù)字信號(hào)處理器DSP與智能卡的接口電路，包括數(shù)字信號(hào)處理器DSP的高速串行接口、時(shí)鐘發(fā)生器電路、智能卡接口、電阻和NPN三極管N1，所述時(shí)鐘發(fā)生器電路的輸出端與智能卡接口的CLK端連接，所述數(shù)字信號(hào)處理器DSP的高速串行接口RX端、RFS端、NPN三極管N1的集電極和智能卡接口的I/O端連接在一起，高速串行接口的TX端通過(guò)一電阻R42與NPN三極管N1的基極連接，NPN三極管N1的發(fā)射極接地。本實(shí)用新型結(jié)構(gòu)簡(jiǎn)單，少占用UART資源，降低了系統(tǒng)成本，同時(shí)降低了功耗，提高了可靠性，性價(jià)比高。本實(shí)用新型作為一種性能優(yōu)良的數(shù)字信號(hào)處理器與智能卡的接口電路應(yīng)用于各種電子產(chǎn)品中。
文檔編號(hào)H04L29/10GK201957068SQ20102065159
公開(kāi)日2011年8月31日 申請(qǐng)日期2010年12月9日 優(yōu)先權(quán)日2010年12月9日
發(fā)明者吳明玉, 王勇 申請(qǐng)人:廣東中鈺科技有限公司