一種基于改進式tac的高精度時間間隔測量儀的制作方法
【技術領域】
[0001]本實用新型涉及高精度時間間隔測量技術領域，特別是一種基于改進式TAC的高精度時間間隔測量儀。
【背景技術】
[0002]時間間隔測量技術在很多領域有著廣泛的應用。如在科學儀器、粒子物理研究、深空通訊、激光測距和天文觀測等領域的發(fā)展都離不開高精度的時間間隔測量技術。在平時生活中，時間的使用常常精確到分鐘或秒就足夠了，即便在天文衛(wèi)星測量方面，滿足測量需求的時間間隔測量也只精確到納秒。但是在很多工業(yè)生產、國防和粒子加速器物理實驗中，時間間隔測量作為一種重要的鑒別和探測手段，對精度要求會比較高，已經達到皮秒量級。因此，提高時間間隔測量的精度成為了很多應用方向的重要目標。
[0003]以往的高精度的時間間隔測量技術主要實現方法可以分為以下幾類:基于計數方法、標尺方法、脈沖交疊方法和電流積分方法，這些實現高精度時間測量的方法由于沒有很好的穩(wěn)定性，并且精度和集成度過低、功耗大，已經難以滿足目前市場的需求。隨著集成電路方面的發(fā)展，出現了比較好的實現高精度時間測量的技術，可以統(tǒng)稱為時間-數字轉換技術，即TDC技術，該技術將帶有短時時間間隔信息的模擬信號轉換成數字信號，實現對高精度短時間信息的測量。美國、日本、歐州等國家均對時間測量技術作了大量研究，他們利用在集成電路領域的高速發(fā)展帶來的優(yōu)勢，推動精確的時間測量技術的發(fā)展，使得精確測量時間間隔的技術越發(fā)成熟，并且用集成電路1C實現了時間數字轉換技術。目前國外已經有比較成熟的TDC芯片，德國ACMA公司的TDC-GP1能夠達到雙通道250ps，單通道125ps的分辨率JDC-GP2單通道典型分辨率可達五十皮秒。法國Dassauh公司的時間測量器的精度也已經達到了幾十皮秒。但我國對時間間隔測量技術的研究仍然處于探索和起步階段。
[0004]目前，國內對時間測量分辨率小于Ins的時間間隔測量的研究比較少，僅有少數幾所大學從事高精度時間間隔測量的研究工作，并且高分辨率和大測量范圍難以同時兼得，大部分的測量精度在百皮秒(ps)量級。國內關于時間間隔測量的研究大都是基于FPGA進行的，而且沒有得到成功應用的商業(yè)TDC。雖然，使用FPGA可以減小研發(fā)周期，使得設計更加的靈活和可靠。但是，在FPGA設計中，通過EDA軟件仿真和綜合設計實現所有基本電路，時間線延時的不確定性使得FPGA無法保證各路門單元相互之間的延時離散性，更主要的是由于時序上的不確定性使得系統(tǒng)與其它電路不能很好的兼容，因此很難得到高的分辨率，得不到廣泛的應用。為了克服FPGA設計的上述缺點，本論文使用基于模擬元件搭建改進的時間-幅度轉換電路，結合高精度ADC采集卡，提高了時間間隔測量的分辨率，減小了轉換時間。
【實用新型內容】
[0005]為了解決述【背景技術】中提出的在FPGA設計中時序上的不穩(wěn)定導致系統(tǒng)無法保證各路門單元相互之間的延時離散性和系統(tǒng)與其他電路不能很好的兼容等問題，本實用新型提供了一種基于改進式TAC的高精度時間間隔測量儀。
[0006]為了實現上述目的，本實用新型所設計的一種基于改進式TAC的高精度時間間隔測量儀，包括探測器start信號輸入端、探測器estop信號輸入端、改進式TAC模塊、數據采集及傳輸模塊、數據采集控制及存儲模塊、FPGA、網線接口和網線、TAC控制模塊和resetdisch信號輸入端；
[0007]所述FPGA集成所述數據采集控制及存儲模塊和TAC控制模塊，所述FPGA與所述網線接口和網線相連接，所述網線接口和網線與PC相連接；
[0008]所述探測器start信號輸入端和探測器estop信號輸入端接入所述改進式TAC模塊前端，所述改進式TAC模塊與所述數據采集及傳輸模塊相連接，所述數據采集及傳輸模塊與數據采集控制及存儲模塊相連接；
[0009]所述TAC控制模塊與所述resetdisch信號輸入端相連接，所述resetdisch信號輸入端與所述改進式TAC模塊相連接。
[0010]更進一步的，一種基于改進式TAC的高精度時間間隔測量儀，包括恒流源、積分電路、積分控制電路、放大電路、采樣保持電路和采樣控制電路；所述恒流源接入所述積分電路，所述積分電路與所述積分控制電路和放大電路相連接，所述放大電路接入采樣保持電路，所述采樣保持電路與所述采樣控制電路相連接；所述恒流源為電壓可控恒流源。
[0011]本實用新型得到的一種基于改進式TAC的高精度時間間隔測量儀，包括改進式TAC模塊、數據采集及傳輸模塊、TAC控制模塊、數據采集控制及存儲模塊，其中:
[0012]改進式TAC模塊:TAC即是把所測量的時間間隔的長短轉換為電壓幅度的大小。TAC模塊接收的是前端探測器的N頂信號，然后經過N頂-TTL信號轉換處理得到的TTL信號。TAC實現的基本原理是利用恒定的電流源對電容進行充電，完成電容對電流的積分，積分的時間長度也就是所測量的時間間隔的長短。通過這種方法，可以將無法精確測量的時間量轉化為能夠更加精確測量的電壓量。本專利改進式TAC設計采用集成運放設計了 TAC中的電流可控的恒流源，比其他恒流源具有更好的靈活性。通過撥碼開關改變決定恒流輸出電流大小的采樣電阻的值，就可以改變系統(tǒng)的測量范圍。同時，改進式TAC對積分控制信號加入了寬帶直流放大部分，提高時間間隔測量的精確度。
[0013]數據采集及傳輸模塊:改進式TAC模塊輸出電壓信號要經過數據采集及傳輸模塊進行數字采集和轉換處理。數據采集及傳輸模塊作為本系統(tǒng)的ADC部分，集成為ADC板卡。ADC將電壓值轉換成16位數字量傳輸給FPGA進行處理，FPGA將處理后的數據通過網線接口和網線用以太網的傳輸方式發(fā)送PC機。
[0014]TAC控制模塊:本系統(tǒng)中改進式TAC模塊部分硬件設計具有很好的兼容性，但為了使改進式TAC模塊和后端ADC部分相連，完成系統(tǒng)功能，就需要在FPGA內部進行軟件設計，完成對改進式TAC的控制。其中，FPGA檢測改進式TAC電路中的停止信號，當停止信號來臨后，直接輸出給改進式TAC提供停止脈沖。但此時的電容兩端電壓仍未變化。數據采集部分將TAC電路中的電容兩端的電壓轉換成的16位數據采集并且存儲完畢后，延遲100ns產生resetdisch信號復位改進式TAC電路，同時resetdisch也是電容放電信號，給改進式TAC電路中電容放電。在QuartusII 10.1上設計數據產生模塊(TAC)的控制程序設計，并對數據產生模塊(TAC)的控制程序進行邏輯綜合和時序仿真。
[0015]數據采集控制及存儲模塊:在TAC控制模塊中的FPGA采集到停止信號后，開啟數據采集控制及存儲模塊中的A/D轉換芯片控制模塊，將16位采樣數據存儲，采用LTC2393-16的并行轉換模式。在QuartusII 10.1上設計A/D轉換芯片的控制程序，并對A/D轉換芯片的控制程序進行邏輯綜合和時序仿真。
[0016]所述的四個模塊構成了一種基于改進式TAC的高精度時間間隔測量儀。
[0017]本實用新型的優(yōu)點在于:保證了各路門單元在FPGA設計中時序上的穩(wěn)定性，兼容性好，實現了高精度的時間測量。
【附圖說明】
[0018]圖1為本發(fā)明一種基于改進式TAC的高精度時間間隔測量儀框圖。
[0019]圖2為時間-幅度轉換(TAC)原理圖。
[0020]圖3為TAC功能流程圖。
[0021 ]圖4為采用三個運放構成的可調電流源電路結構圖。
[0022]圖5為積分電路結構圖。
[0023]圖6為積分控制電路結構圖。
[0024]圖7為基于AD811兩級放大電路寬帶直流放大電路結構圖。
[0025]圖8為改進式TAC電路接口圖。
[0026]圖9A為數據采集及傳輸模塊(ADC模塊)實現示意圖。
[0027]圖9B為數據采集及傳輸模塊(ADC模塊)硬件結構圖。
[0028]圖10為數據采集控制及存儲模塊的A/D轉換時序示意圖。
【具體實施方式】
[0029]下面結合附圖和實施例對本實用新型進一步說明。
[0030]實施例:
[0031]如圖1所示，一種基于改進式TAC的高精度時間間隔測量儀，包括探測器start信號輸入端1、探測器estop信號輸入端2、改進式TAC模塊3、數據采集及傳輸模塊4、數據采集控制及存儲模塊5、FPGA6、網線接口和網線7、TAC控制模塊8和resetdisch信號輸入端9 ；
[0032]所述FPGA6集成所述數據采集控制及存儲模塊5和TAC控制模塊8，所述FPGA6與所述網線接口和網線7相連接，所述網線接口和網線7與PC相連接；
[0033]所述探測器start信號輸入端1和探測器estop信號輸入端2接入所述改進式TAC模塊3前端，所述改進式TAC模塊3與所述數據采集及傳輸模塊4相連接，所述數據采集及傳輸模塊4與數據采集控制及存儲模塊5相連接；
[0034]所述TAC控制模塊8與所述resetdisch信號輸入端9相連接，所述resetdisch信號輸入端9與所述改進式TAC模塊3相連接。
[0035]如圖3所述，基于改進式TAC的高精度時間間隔測量儀，包括恒流源、積分電路、積分控制電路、放大電路、采樣保持電路和采樣控制電路；所述恒流源接入所述積分電路，所述積分電路與所