專利名稱：采用組件不變微調(diào)延遲線的定時(shí)測量系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高分辨率定時(shí)測量，具體來講，涉及采用組件不變微調(diào)延遲線的定時(shí)測量系統(tǒng)和方法。
背景技術(shù)：
信號波形的抖動(dòng)特性的精確測量或者信號波形與參考波形之間定時(shí)變化的測量可產(chǎn)生與信號波形源的性能有關(guān)的重要信息。因此，定時(shí)和抖動(dòng)測量裝置的性能是能夠精確表征信號波形源(例如鎖相環(huán))的性能的關(guān)鍵因素。為此，最近的許多努力都致力于改進(jìn)這類定時(shí)和抖動(dòng)測量裝置的性能和分辨率。
對低于門電路(sub-gate)分辨率的數(shù)據(jù)信號執(zhí)行抖動(dòng)測量可利用饋入一系列D鎖存器的時(shí)鐘線和數(shù)據(jù)線的兩條延遲鏈來實(shí)現(xiàn)，如

圖1所示。這種結(jié)構(gòu)在本領(lǐng)域中稱作微調(diào)延遲線(VDL)。這里假定時(shí)鐘信號無抖動(dòng)。在這種情況下，抖動(dòng)測量則可定義為數(shù)據(jù)信號的上升沿與時(shí)鐘信號的上升沿之間的時(shí)間間隔的測量。符號τf和τs表示互連VDL各級的緩沖器的相應(yīng)傳播延遲。由于時(shí)鐘和數(shù)據(jù)通路的傳播延遲相差一個(gè)量Δτ＝(τs-τf)，因此數(shù)據(jù)與時(shí)鐘信號的上升沿之間的時(shí)間差將在VDL各級之后相應(yīng)減少Δτ。在各級之后，這兩個(gè)上升沿之間的相位關(guān)系由相應(yīng)D鎖存器檢測和記錄。當(dāng)時(shí)鐘信號超前于數(shù)據(jù)信號時(shí)，產(chǎn)生邏輯0，而當(dāng)數(shù)據(jù)信號超前于時(shí)鐘信號時(shí)，則產(chǎn)生邏輯1。各D鎖存器的輸出傳遞到計(jì)數(shù)器電路，該電路只是計(jì)算數(shù)據(jù)信號超前于時(shí)鐘信號的次數(shù)(即邏輯1的數(shù)量)，其中延遲差根據(jù)它在VDL中的位置來設(shè)置。
按照設(shè)計(jì)，通過在時(shí)鐘輸入之后加入附加延遲(未示出)，使圖1中的數(shù)據(jù)信號在VDL的輸入上始終超前于時(shí)鐘信號。隨后，當(dāng)數(shù)據(jù)和時(shí)鐘信號經(jīng)過VDL的各級時(shí)，將會(huì)到達(dá)一個(gè)點(diǎn)，在此，數(shù)據(jù)信號由于其信號通路中的額外延遲Δτ而開始滯后于時(shí)鐘信號。這個(gè)點(diǎn)之后的所有D鎖存器將記錄邏輯0，而這個(gè)點(diǎn)之前的所有鎖存器將記錄邏輯1。在任何情況下，VDL的各級之后的計(jì)數(shù)器都用來記錄各相應(yīng)D鎖存器的狀態(tài)。
由于VDL的輸入處的數(shù)據(jù)與時(shí)鐘信號之間的相位是隨機(jī)變量，因此每次執(zhí)行測量時(shí)，不同的一組D鎖存器被設(shè)置為邏輯1電平，相應(yīng)的計(jì)數(shù)器開始記錄不同的值。例如，在第一計(jì)數(shù)器的情況下，它的計(jì)數(shù)值反映數(shù)據(jù)信號的上升沿超前于時(shí)鐘信號的上升沿的次數(shù)，其中延遲大于Δτ。同樣，下一級中的計(jì)數(shù)器對應(yīng)于數(shù)據(jù)信號的上升沿超前于時(shí)鐘信號的上升沿的次數(shù)，其中延遲大于2Δτ。以相同的方式，后續(xù)級對應(yīng)于數(shù)據(jù)信號超前于時(shí)鐘信號3Δτ、4Δτ等等的次數(shù)。在統(tǒng)計(jì)上，這些數(shù)字可視為表示數(shù)據(jù)信號上的抖動(dòng)的累積分布函數(shù)(CDF)。概率密度函數(shù)(PDF)或者所謂的直方圖則可通過取CDF的導(dǎo)數(shù)來得到。
或者，抖動(dòng)的直方圖也可從VDL產(chǎn)生的數(shù)據(jù)中導(dǎo)出。例如，如果假定表示為T的數(shù)據(jù)和時(shí)鐘信號的周期大于通過M級VDL的總傳播延遲、約為Mτs，如果假定τs＞τf，則所有D鎖存器的輸出可組成一個(gè)比特流，其邏輯1的總計(jì)數(shù)表示在特定時(shí)刻數(shù)據(jù)與時(shí)鐘信號沿之間的實(shí)際時(shí)間差。如圖2所示，這可通過對所有D鎖存器的輸出進(jìn)行“或”運(yùn)算并計(jì)算時(shí)間周期T上邏輯1的次數(shù)來容易地得到。因此，重復(fù)測量N次使抖動(dòng)的直方圖能夠以類似方式來構(gòu)建。
圖1和圖2所示的現(xiàn)有技術(shù)VDL結(jié)構(gòu)的一個(gè)重要缺陷在于，測量精度依賴于連續(xù)各級之間的延遲元件的匹配。延遲元件的失配可能導(dǎo)致CDF或者所收集的直方圖的誤差。換言之，這些方法要求高度匹配的元件，以便減少微分非線性定時(shí)誤差。雖然仔細(xì)的布局技術(shù)可能有助于盡量減小這些失配，但它們無法完全消除失配。
一般來講，利用延遲鎖定環(huán)(DLL)、微調(diào)延遲線(VDL)和環(huán)形振蕩器相位數(shù)字化的時(shí)間數(shù)字轉(zhuǎn)換器(TDC)是用于提供高分辨率定時(shí)測量的普遍技術(shù)。近年來，片上定時(shí)測量、如鎖相環(huán)(PLL)的抖動(dòng)表征已經(jīng)變得要求極高，所要求的定時(shí)分辨率低于100ps。為了滿足這些需要，研究人員已經(jīng)提出了執(zhí)行片上定時(shí)測量的各種方案。在S.Sunter和A.Roy的題為“數(shù)字應(yīng)用中的鎖相環(huán)的BIST”(發(fā)表于Proc.IEEE International Test Conference，第532-540頁，1999年)中，由環(huán)形振蕩器和校準(zhǔn)電路組成的片上電路據(jù)報(bào)導(dǎo)能夠執(zhí)行分辨率低至單門電路延遲的定時(shí)測量。此外，該電路可從RTL描述中完全合成，因?yàn)樵O(shè)計(jì)不依靠匹配元件。最近報(bào)導(dǎo)了利用VDL對低于門電路分辨率的明顯改進(jìn)。在這種情況下，定時(shí)分辨率據(jù)說是從兩個(gè)門電路延遲的差值中得出的。但是，所報(bào)導(dǎo)的設(shè)計(jì)仍然在很大程度上依靠延遲元件對的匹配。因此，仍然非常需要避免對匹配延遲線的依賴性的定時(shí)測量方法和系統(tǒng)。
發(fā)明概述因此，本發(fā)明的一個(gè)目的是通過提供組件不變VDL結(jié)構(gòu)來避免對現(xiàn)有技術(shù)的定時(shí)和抖動(dòng)測量裝置的元件匹配的依賴性。因此，本發(fā)明提供單級VDL結(jié)構(gòu)，它用來模仿完整VDL的行為。這通過把VDL的一級的輸出反饋到其輸入來實(shí)現(xiàn)。實(shí)際上，這相當(dāng)于讓兩個(gè)振蕩器以不同頻率同時(shí)運(yùn)行，從而在每個(gè)振蕩循環(huán)中產(chǎn)生恒定的延遲差。通過把電路結(jié)構(gòu)擴(kuò)展到包括多個(gè)振蕩器，測量時(shí)間按照相當(dāng)于附加振蕩器數(shù)量的因子來縮減。
根據(jù)本發(fā)明的一個(gè)方面，提供一種用于測量第一事件和第二事件之間的時(shí)間差的方法，所述方法包括以下步驟在檢測到所述第一事件時(shí)，觸發(fā)第一振蕩器電路產(chǎn)生具有振蕩周期Ts的第一振蕩信號；在檢測到所述第二事件時(shí)，觸發(fā)第二振蕩器電路產(chǎn)生具有振蕩周期Tf的第二振蕩信號，其中Ts大于Tf，而且Ts與Tf之差ΔT相對于Ts和Tf中任一個(gè)來說均較??；計(jì)算所述第二振蕩器電路的循環(huán)數(shù)Nm；檢測所述第一與第二振蕩信號之間的相位變化；以及根據(jù)Ts與Tf之間的所述差ΔT以及出現(xiàn)所述檢測的相位變化時(shí)所述第二振蕩器電路的循環(huán)數(shù)的計(jì)數(shù)來確定所述第一事件與所述第二事件之間的時(shí)間差。
根據(jù)本發(fā)明的另一個(gè)方面，提供一種用于測量第一事件和第二事件之間的時(shí)間差的裝置，所述裝置包括第一振蕩器電路，適合在檢測到所述第一事件時(shí)產(chǎn)生具有振蕩周期Ts的第一振蕩信號；第二振蕩器電路，適合在檢測到所述第二事件時(shí)產(chǎn)生具有振蕩周期Tf的第二振蕩信號，其中Ts大于Tf，而且Ts與Tf之差ΔT相對于Ts和Tf中任一個(gè)來說均較??；用于計(jì)算所述第二振蕩器電路的循環(huán)數(shù)的部件；用于檢測所述第一與第二振蕩信號之間的相位變化的部件；用于利用Ts與Tf之間的所述差ΔT以及出現(xiàn)所述檢測的相位變化時(shí)所述第二振蕩器電路的循環(huán)數(shù)的計(jì)數(shù)來確定所述第一與所述第二事件之間的時(shí)間差的部件。
根據(jù)本發(fā)明的又一個(gè)方面，提供一種利用適合產(chǎn)生具有周期Ts的第一振蕩信號的第一振蕩器電路以及適合產(chǎn)生具有周期Tf的第二振蕩信號的第二振蕩器電路來測量第一信號與參考信號之間的時(shí)間差的方法，所述方法包括以下步驟執(zhí)行校準(zhǔn)序列以確定所述第一振蕩器電路的振蕩周期Ts、所述第二振蕩器電路的振蕩周期Tf以及所述第一與第二信號之間的固有通路延遲差的測量值；響應(yīng)所述第一信號而觸發(fā)所述第一振蕩器電路產(chǎn)生所述第一振蕩信號；響應(yīng)所述參考信號而觸發(fā)所述第二振蕩器電路產(chǎn)生所述第二振蕩信號，其中Ts大于Tf，而且Ts與Tf之差ΔT相對于Ts和Tf中任一個(gè)來說均較?。挥?jì)算所述第二振蕩信號的循環(huán)數(shù)Nm；檢測所述第一與第二振蕩信號之間的相位變化；以及根據(jù)Ts與Tf之間的所述差ΔT以及出現(xiàn)所述檢測的相位變化時(shí)所述第二振蕩信號的循環(huán)數(shù)的計(jì)數(shù)來確定所述第一信號與所述參考信號之間的時(shí)間差。
附圖簡介通過以下結(jié)合附圖的詳細(xì)說明，本發(fā)明的其它特征和優(yōu)點(diǎn)將變得非常明顯，其中圖1表示低于門電路定時(shí)分辨率的VDL的現(xiàn)有技術(shù)實(shí)施例；圖2表示可直接從VDL獲得定時(shí)變化的直方圖的電路的現(xiàn)有技術(shù)實(shí)施例；圖3表示根據(jù)本發(fā)明的組件不變VDL的框圖。
圖4a表示可根據(jù)本發(fā)明使用的一種邊緣檢測器實(shí)現(xiàn)。
圖4b表示圖4a中的邊緣檢測器實(shí)現(xiàn)的定時(shí)行為。
圖5表示可根據(jù)本發(fā)明使用的環(huán)形振蕩器。
圖6a表示可根據(jù)本發(fā)明使用的一種相位檢測器實(shí)現(xiàn)。
圖6b表示圖6a中的相位檢測器實(shí)現(xiàn)的定時(shí)行為。
圖7表示本發(fā)明的一個(gè)示范實(shí)施例的電路圖。
圖8a表示校準(zhǔn)模式期間環(huán)形振蕩器之間的定時(shí)關(guān)系以及相位檢測器的相應(yīng)響應(yīng)。
圖8b表示測量模式期間環(huán)形振蕩器之間的定時(shí)關(guān)系以及相位檢測器的相應(yīng)響應(yīng)。
圖9表示可根據(jù)本發(fā)明使用的組件不變VDL結(jié)構(gòu)的陣列。
圖10表示圖9的VDL陣列結(jié)構(gòu)的各個(gè)VDL之間的示范定時(shí)關(guān)系。
圖11表示與圖9的VDL陣列結(jié)構(gòu)結(jié)合使用的控制器的一個(gè)實(shí)例。
圖12a表示利用設(shè)置為具有0.566ns的定時(shí)分辨率的本發(fā)明的VDL測量的直方圖。
圖12b表示利用設(shè)置為具有1.22ns的定時(shí)分辨率的本發(fā)明的VDL測量的直方圖。
應(yīng)當(dāng)指出，在所有附圖中，類似的功能由類似的參考標(biāo)號來標(biāo)識。
優(yōu)選實(shí)施例的詳細(xì)說明目前采用VDL技術(shù)的定時(shí)和抖動(dòng)測量裝置一般要求高度匹配的元件，以便減少微分非線性定時(shí)誤差。為了消除對元件匹配的這種依賴性，本發(fā)明提供組件不變VDL結(jié)構(gòu)。本發(fā)明的測量裝置基于單級VDL結(jié)構(gòu)，它用來模仿完整VDL的行為。這通過把VDL的一級的輸出反饋到其輸入來實(shí)現(xiàn)。實(shí)際上，這相當(dāng)于讓兩個(gè)振蕩器以不同頻率同時(shí)運(yùn)行，從而在每個(gè)振蕩循環(huán)中產(chǎn)生恒定的延遲差。通過把電路結(jié)構(gòu)擴(kuò)展到包括多個(gè)振蕩器，測量時(shí)間可按照相當(dāng)于附加振蕩器數(shù)量的因子來縮減。
圖3說明根據(jù)本發(fā)明的第一方面的組件不變VDL結(jié)構(gòu)30。單級VDL結(jié)構(gòu)30包括數(shù)據(jù)觸發(fā)振蕩器電路40，饋入D鎖存器38的數(shù)據(jù)線輸入；以及時(shí)鐘觸發(fā)振蕩器電路50，饋入同一相應(yīng)D鎖存器38的時(shí)鐘輸入。D鎖存器38的輸出被傳遞到計(jì)數(shù)器(未示出)。按照命名慣例，數(shù)據(jù)觸發(fā)振蕩器40通過數(shù)據(jù)信號32來觸發(fā)，而時(shí)鐘觸發(fā)振蕩器50通過時(shí)鐘信號34來觸發(fā)。數(shù)據(jù)觸發(fā)振蕩器40響應(yīng)數(shù)據(jù)信號32而產(chǎn)生具有周期Ts的振蕩信號，而時(shí)鐘觸發(fā)振蕩器則響應(yīng)時(shí)鐘信號34而產(chǎn)生具有周期Tf的振蕩信號。注意，時(shí)鐘信號34在到達(dá)時(shí)鐘觸發(fā)環(huán)形振蕩器50之前由緩沖器36進(jìn)行延遲，以便確保數(shù)據(jù)觸發(fā)振蕩器40產(chǎn)生的振蕩信號始終超前于時(shí)鐘觸發(fā)振蕩器50產(chǎn)生的振蕩信號。
數(shù)據(jù)觸發(fā)振蕩器由第一反相器42和第一開關(guān)44組成。同樣，時(shí)鐘觸發(fā)振蕩器包括第二反相器52和第二開關(guān)54。反相器42和52用于取代緩沖器(如圖1和2所示)來創(chuàng)建送到D鎖存器38的數(shù)據(jù)和時(shí)鐘輸入信號(即振蕩信號)之間的延遲差。另外，各反相器的輸出反饋到其相應(yīng)的輸入，取決于它的反饋通路中的開關(guān)的狀態(tài)。
當(dāng)開關(guān)44、54閉合時(shí)，反相器42、52配置了再生反饋，并且將以2τs或2τf秒的周期振蕩，取決于各反相器的傳播延遲τs、τf。更重要的是，反相器42、52的組合作用是對于輸入時(shí)鐘信號的每個(gè)循環(huán)，使數(shù)據(jù)信號32的前沿相對于時(shí)鐘信號34的前沿延遲2Δτ秒。
圖1的組件不變VDL結(jié)構(gòu)30可用于測量兩個(gè)周期信號波形之間的時(shí)間差。例如，在圖1的情況下，所關(guān)注時(shí)間間隔是時(shí)鐘信號34的上升沿與數(shù)據(jù)信號32的上升沿之間的時(shí)間差。為了確保精確的時(shí)間測量，控制D鎖存器38的數(shù)據(jù)輸入的反相器42的反饋通路中的第一開關(guān)44必須在數(shù)據(jù)信號32的上升沿是閉合的，控制D鎖存器38的時(shí)鐘輸入的反相器52的反饋通路中的第二開關(guān)54必須在時(shí)鐘信號34的上升沿是閉合的。相反，一旦數(shù)據(jù)觸發(fā)振蕩信號的上升沿相對于時(shí)鐘觸發(fā)振蕩信號的相對位置從超前變?yōu)闇箨P(guān)系或者反之，則兩個(gè)開關(guān)44、54是斷開的。D鎖存器38的輸出則被傳遞到計(jì)數(shù)器(未示出)，計(jì)數(shù)器只是計(jì)算D鎖存器38停留在邏輯‘1’狀態(tài)的時(shí)間，然后再計(jì)算數(shù)據(jù)與時(shí)鐘信號的上升沿之間的時(shí)間差。因此，圖3的單級VDL結(jié)構(gòu)30可用來模仿完整VDL的行為。通過在各級利用相同的延遲元件，完全消除了失配。然后，該過程可重復(fù)多次，從而得出數(shù)據(jù)信號上的抖動(dòng)的直方圖。
可以理解，圖3描述的定時(shí)測量系統(tǒng)和方法可利用標(biāo)準(zhǔn)CMOS集成電路來實(shí)現(xiàn)。在這方面，本發(fā)明的組件不變VDL可減少到三個(gè)主要電路組件，即邊緣檢測器、振蕩器和相位檢測器。現(xiàn)在將詳細(xì)說明這三個(gè)主要組件的基本結(jié)構(gòu)和功能。
圖4a表示可在本發(fā)明的一個(gè)實(shí)際實(shí)現(xiàn)中使用的一種示范邊緣檢測器60。如圖所示，邊緣檢測器60可利用單個(gè)D觸發(fā)器62來實(shí)現(xiàn)，其中D和復(fù)位(R)輸入端連接在一起。允許信號66被傳送到D輸入端，而待監(jiān)測的時(shí)鐘信號34(或數(shù)據(jù)信號32)則被傳送到D觸發(fā)器62的時(shí)鐘輸入端。邊緣檢測器60的輸出(Q)則對應(yīng)于輸出時(shí)鐘邊緣信號70(或數(shù)據(jù)邊緣信號)。邊緣檢測器60的主要功能是捕捉數(shù)據(jù)或時(shí)鐘信號的上升沿，以便觸發(fā)相應(yīng)的振蕩器40或50。在一個(gè)優(yōu)選實(shí)施例中，要求兩個(gè)邊緣檢測器，一個(gè)用于數(shù)據(jù)信號32，一個(gè)用于時(shí)鐘信號34。
圖4b是時(shí)序圖，說明圖4a所示的邊緣檢測器60的實(shí)例操作。當(dāng)允許信號66從邏輯‘0’轉(zhuǎn)換到‘1’時(shí)，后續(xù)上升時(shí)鐘或數(shù)據(jù)邊緣68將使輸出時(shí)鐘/數(shù)據(jù)邊緣信號70從邏輯‘0’轉(zhuǎn)換到‘1’，直到允許信號66重新設(shè)置為邏輯‘0’(或低電平)。這樣，可檢測數(shù)據(jù)和時(shí)鐘信號32、34的上升沿，以便觸發(fā)相應(yīng)的振蕩器40、50。
在本發(fā)明的組件不變VDL結(jié)構(gòu)的核心上是圖3所示的兩個(gè)開關(guān)振蕩器電路40、50。開關(guān)振蕩器電路40、50的實(shí)現(xiàn)可例如采取圖5所示電路的形式。這里，時(shí)鐘觸發(fā)振蕩器80包括饋入“異或”門86的“與”門84，“異或”門86的輸出又反饋到“與”門84的第一輸入?！芭c”門84的第二輸入端接收來自檢測時(shí)鐘信號34的上升沿的邊緣檢測器(未示出)的時(shí)鐘邊緣信號82。同樣，數(shù)據(jù)觸發(fā)振蕩器90包括饋入“異或”門96的“與”門94，“異或”門96的輸出又反饋到“與”門94的第一輸入?！芭c”門94的第二輸入端接收來自檢測數(shù)據(jù)信號32的上升沿的邊緣檢測器(未示出)的數(shù)據(jù)邊緣信號92。按照設(shè)計(jì)，各振蕩器電路80、90在邏輯‘1’時(shí)被啟用。注意，τf和τs是繞各振蕩器電路80、90的環(huán)路的相應(yīng)傳播延遲。
如圖5所示，各振蕩器電路80、90的輸出被傳送到相位檢測器(未示出)。振蕩器電路80的輸出可稱作時(shí)鐘觸發(fā)振蕩信號88，而振蕩器電路90的輸出可稱作數(shù)據(jù)觸發(fā)振蕩信號98。為了維護(hù)用于檢測的可預(yù)測相位關(guān)系，τs設(shè)置為大于τf。(這里，下標(biāo)‘s’表示慢振蕩，‘f’表示快振蕩)。這又使時(shí)鐘邊緣信號82(即時(shí)鐘觸發(fā)振蕩信號88)觸發(fā)的振蕩器電路80以高于數(shù)據(jù)邊緣信號92(即數(shù)據(jù)觸發(fā)振蕩信號98)觸發(fā)的振蕩器電路90的頻率運(yùn)行。
圖6a表示可在本發(fā)明的一個(gè)實(shí)現(xiàn)中使用的一種典型相位檢測器電路100。相位檢測器電路100利用第一D鎖存器102、第二D鎖存器104和“與”門106來實(shí)現(xiàn)。第一D鎖存器102的D輸入端接收數(shù)據(jù)觸發(fā)振蕩信號98。第一D鎖存器102的Q輸出被傳遞到第二D鎖存器104的D輸入，而QB(互補(bǔ))輸出作為第一輸入被饋入“與”門106。第二D鎖存器104的Q輸出用作“與”門106的第二輸入。各D鎖存器102、104的時(shí)鐘輸入端接收時(shí)鐘觸發(fā)振蕩信號88。
根據(jù)設(shè)計(jì)，數(shù)據(jù)觸發(fā)振蕩信號98的邊緣始終可設(shè)置為在測量過程開始時(shí)(利用例如圖3中的緩沖器36之類的緩沖器)超前于時(shí)鐘觸發(fā)振蕩信號88的邊緣。如圖6a中所示的相位檢測器電路則可用來檢測兩個(gè)振蕩信號88、98之間相位差的歷史，從而提供關(guān)于相位變化的信息。如上所述，相位的變化被定義為數(shù)據(jù)觸發(fā)振蕩信號98開始滯后于時(shí)鐘觸發(fā)振蕩信號88的時(shí)刻。當(dāng)這種情況出現(xiàn)時(shí)，測量過程將停止，如以下所述。
圖6b是時(shí)序圖，說明圖6a中的相位檢測器100的操作。如上所述，數(shù)據(jù)觸發(fā)振蕩信號98始終設(shè)置為在測量過程開始時(shí)超前于時(shí)鐘觸發(fā)振蕩信號88。因此，在測量過程開始時(shí)，第一D鎖存器102將通過記錄邏輯‘1’開始，其中邏輯‘1’對應(yīng)于時(shí)鐘觸發(fā)振蕩信號88的第一上升沿處的數(shù)據(jù)觸發(fā)振蕩信號98的邏輯‘1’值。顯然，在時(shí)鐘觸發(fā)振蕩信號88的每個(gè)循環(huán)之后，時(shí)鐘觸發(fā)振蕩信號88的上升沿朝數(shù)據(jù)觸發(fā)振蕩信號98的上升沿移動(dòng)一個(gè)量ΔT，其中ΔT＝Ts-Tf，Ts為數(shù)據(jù)觸發(fā)振蕩器90的振蕩周期，以及Tf為時(shí)鐘觸發(fā)振蕩器80的振蕩周期。
數(shù)據(jù)觸發(fā)振蕩信號98將繼續(xù)超前于時(shí)鐘觸發(fā)振蕩信號88，直至達(dá)到時(shí)鐘觸發(fā)振蕩器信號88的上升沿對應(yīng)于數(shù)據(jù)觸發(fā)振蕩器信號98的邏輯‘0’的時(shí)間點(diǎn)為止。在圖6b中，這個(gè)時(shí)間點(diǎn)標(biāo)記為虛線110。在此刻，數(shù)據(jù)觸發(fā)振蕩信號98開始滯后于時(shí)鐘觸發(fā)振蕩信號88，從而表明相位的變化。相位檢測器100的作用是通過相位檢測輸出信號108的形式來檢測這個(gè)相位變化。具體來講，當(dāng)?shù)谝籇鎖存器102記錄輸入序列‘10’時(shí)，圖6a中“與”門106的輸出將從邏輯‘0’轉(zhuǎn)換到‘1’，從而產(chǎn)生相位檢測輸出108，如圖6b所示。
圖4a、5和6a中的電路可進(jìn)行組合，從而提供本發(fā)明的一個(gè)實(shí)施例的全電路實(shí)現(xiàn)，如圖7所示。這里，第一邊緣檢測器60a接收“時(shí)鐘”信號34，并觸發(fā)時(shí)鐘觸發(fā)振蕩器80產(chǎn)生相應(yīng)的時(shí)鐘觸發(fā)振蕩信號。同樣，第二邊緣檢測器60b接收“數(shù)據(jù)”信號34，并觸發(fā)數(shù)據(jù)觸發(fā)振蕩器90產(chǎn)生數(shù)據(jù)觸發(fā)振蕩信號。振蕩器電路80、90的輸出以圖6a所示的同樣方式連接到相位檢測器100?？梢钥吹?，圖7中的電路塊60、80、90和100與圖4a、5和6a中詳細(xì)說明的電路相同。時(shí)鐘觸發(fā)振蕩器80的輸出還用來為N位計(jì)數(shù)器114定時(shí)。N位計(jì)數(shù)器114用來計(jì)算在稍后將論述的校準(zhǔn)及測量模式中檢測相位變化之前時(shí)鐘觸發(fā)振蕩器循環(huán)的次數(shù)。相位檢測器100的輸出饋入輸出控制器117，控制器117適合控制N位計(jì)數(shù)器114以及兩個(gè)N位寄存器111、112的加載。N位寄存器111、112在輸出控制器106的控制下加載N位計(jì)數(shù)器114的輸出值。最后，兩個(gè)N位寄存器111、112的輸出以并行方式饋入相應(yīng)的N位移位寄存器116、118。存儲在各N位移位寄存器中的值則可鎖存輸出到經(jīng)編程的處理器，用于產(chǎn)生抖動(dòng)的相應(yīng)直方圖。處理所得直方圖以便提取與數(shù)據(jù)信號32相關(guān)的時(shí)間抖動(dòng)的峰峰值和rms值，這是相對簡單的事情。
本領(lǐng)域的技術(shù)人員知道，在觸發(fā)相應(yīng)振蕩器電路80、90之前，固有延遲差將存在于數(shù)據(jù)信號32的信號通路與時(shí)鐘信號34的信號通路之間。這個(gè)延遲差包括例如添加在時(shí)鐘觸發(fā)環(huán)形振蕩器80與時(shí)鐘邊緣檢測器60b(未示出)之間的有意延遲、兩個(gè)邊緣檢測器60a、60b的D鎖存器之間的建立時(shí)間和傳播延遲差以及兩個(gè)開關(guān)振蕩器80、90中的“異或”門的建立時(shí)間和傳播延遲差。由于所有這些延遲都是過程敏感的，因此所測量延遲不同于時(shí)鐘與數(shù)據(jù)邊緣之間的實(shí)際延遲差。
還應(yīng)該指出，數(shù)據(jù)觸發(fā)振蕩信號與時(shí)鐘觸發(fā)振蕩信號之間的振蕩頻率的差異確定測量分辨率，同時(shí)還因各振蕩器80、90中的環(huán)路的無法預(yù)測的延遲而變得過程敏感。因此，為了使設(shè)計(jì)可完全綜合、即不要求任何元件匹配，校準(zhǔn)序列是確定各振蕩信號的頻率以及數(shù)據(jù)32與時(shí)鐘信號34的延遲通路之間差異所必需的?，F(xiàn)在參照圖8a來論述這種校準(zhǔn)序列的特性，圖8a是示例時(shí)序圖，說明在校準(zhǔn)模式期間相位檢測器100、數(shù)據(jù)觸發(fā)振蕩器90和時(shí)鐘觸發(fā)振蕩器80之間的定時(shí)關(guān)系。
在校準(zhǔn)模式中，“時(shí)鐘”和“數(shù)據(jù)”線32、34首先結(jié)合起來以確定兩個(gè)信號通路之間的固有延遲差。這可例如利用以CMOS技術(shù)實(shí)現(xiàn)的開關(guān)塊來完成，其中開關(guān)塊在要執(zhí)行校準(zhǔn)時(shí)可控地把時(shí)鐘信號34(參考信號)連接到D鎖存器60b的時(shí)鐘輸入。然后，在校準(zhǔn)中，用同一個(gè)參考或輸入校準(zhǔn)信號來觸發(fā)各個(gè)相應(yīng)振蕩器80、90。由于這兩個(gè)輸入被結(jié)合在一起，因此輸入校準(zhǔn)信號上的抖動(dòng)不是重要的。在檢測第一相位變化120之前，兩個(gè)信號通路之間的延遲差被記錄為時(shí)鐘觸發(fā)振蕩器循環(huán)的次數(shù)、即No計(jì)數(shù)。這個(gè)時(shí)鐘觸發(fā)振蕩器循環(huán)次數(shù)No可由計(jì)數(shù)器記錄，然后再傳遞到寄存器以便臨時(shí)存儲。
注意，相位的變化被定義為數(shù)據(jù)觸發(fā)振蕩信號98相對于時(shí)鐘觸發(fā)振蕩信號88從超前轉(zhuǎn)為滯后關(guān)系的時(shí)間。如上所述，在時(shí)鐘觸發(fā)振蕩信號88的各振蕩周期Tf之后，時(shí)鐘觸發(fā)振蕩信號88向著數(shù)據(jù)觸發(fā)振蕩信號98推進(jìn)了以下差異延遲ΔT＝Ts-Tf(1)其中Ts為數(shù)據(jù)觸發(fā)振蕩信號98的振蕩周期。從圖8a看到，在某段時(shí)間Tod之后，時(shí)鐘觸發(fā)振蕩信號88將經(jīng)過數(shù)據(jù)觸發(fā)振蕩信號98的一個(gè)完整循環(huán)，這樣，將檢測到第二相位變化140。從觸發(fā)到檢測這個(gè)第二相位改變140的時(shí)鐘觸發(fā)振蕩信號的相應(yīng)循環(huán)次數(shù)可記錄為Nd計(jì)數(shù)，產(chǎn)生以下結(jié)果Nf＝Nd-No(2)其中Nf為范圍Tod上時(shí)鐘觸發(fā)振蕩器循環(huán)的次數(shù)。顯然，在檢測第二相位變化之前時(shí)鐘觸發(fā)振蕩循環(huán)次數(shù)Nd可通過與以前相同的計(jì)數(shù)器來記錄。在這種情況下，計(jì)數(shù)器記錄的次數(shù)No在檢測到第一相位變化時(shí)被傳出到第一寄存器，同時(shí)計(jì)數(shù)器繼續(xù)計(jì)數(shù)，以便記錄時(shí)鐘觸發(fā)振蕩器的Nd計(jì)數(shù)，直至檢測到第二相位變化為止。在第二相位變化時(shí)記錄的時(shí)鐘觸發(fā)振蕩器循環(huán)次數(shù)Nd則可傳遞到第二寄存器，用于臨時(shí)存儲和計(jì)算。
在校準(zhǔn)期間存儲在寄存器中的計(jì)數(shù)值No、Nd則可鎖存輸出到適合執(zhí)行各種計(jì)算的經(jīng)編程的處理器。例如，時(shí)鐘觸發(fā)振蕩器的周期Tf則可根據(jù)時(shí)間測量Tod和寄存器值來確定如下Tf=TodNf=TodNd-No---(3)]]>由于時(shí)鐘觸發(fā)振蕩器在時(shí)間間隔Tod中完成Nf次循環(huán)，因此數(shù)據(jù)觸發(fā)振蕩器必須完成(Nf-1)次循環(huán)。因此，Tod＝Nf·Tf＝(Nf-1)·Ts(4)重新排列等式(4)，數(shù)據(jù)觸發(fā)振蕩器的周期Ts則可確定為Ts=TfNfNf-1=NodNf-1---(5)]]>與Tf相比，Tod的時(shí)間值通常很大。因此，根據(jù)測量裝置，不易得到Tod的精確測量值，尤其在大測量范圍上的小時(shí)間步長的情況下。一個(gè)備選方法是間接利用計(jì)數(shù)器輸出來測量Tf。如前面所述，計(jì)數(shù)器用于在校準(zhǔn)以及測量模式期間計(jì)算時(shí)鐘觸發(fā)振蕩器循環(huán)次數(shù)。因此，當(dāng)時(shí)鐘觸發(fā)振蕩器運(yùn)行時(shí)，Tf可通過測量計(jì)數(shù)器的一位的循環(huán)時(shí)間來獲得。在這種情況下，Tf可被定義如下Tf=(12)n×Tc---(6)]]>其中n是相對于計(jì)數(shù)器的最低有效位的位的位置，以及Tc為第n個(gè)計(jì)數(shù)器位的循環(huán)時(shí)間。因此，把等式(6)代入等式(3)并重新排列，得到Tod的以下表達(dá)式Tod=Tf×Nf=(12)n×Tc×Nf---(7)]]>然后可利用等式(5)計(jì)算數(shù)據(jù)觸發(fā)振蕩器的振蕩周期Ts。
由于測量和校準(zhǔn)模式將受到時(shí)鐘與數(shù)據(jù)信號通路之間相同的延遲差，因此數(shù)據(jù)與時(shí)鐘信號的上升沿之間的時(shí)間差(即抖動(dòng))可按照簡單的方式計(jì)算。在這方面，圖8b是定時(shí)圖，說明在測量模式期間相位檢測輸出信號108、數(shù)據(jù)觸發(fā)振蕩信號98和時(shí)鐘觸發(fā)振蕩信號88之間的示例定時(shí)關(guān)系。如前面一樣，根據(jù)設(shè)計(jì)，數(shù)據(jù)觸發(fā)振蕩信號98被設(shè)置為超前于時(shí)鐘觸發(fā)振蕩信號88。從觸發(fā)到相位變化的第一次出現(xiàn)的時(shí)鐘觸發(fā)振蕩信號88的循環(huán)次數(shù)的計(jì)數(shù)由計(jì)數(shù)器記錄為Nm計(jì)數(shù)。然后，假定在測量模式期間計(jì)數(shù)器輸出為Nm，如圖8b所示，則數(shù)據(jù)與時(shí)鐘上升沿之間的時(shí)間差可按如下方式計(jì)算Tm＝ΔT(Nm-No) (8)其中ΔT＝Ts-Tf，以及No是對于時(shí)鐘與數(shù)據(jù)信號之間信號通路中的延遲差在校準(zhǔn)模式中記錄(以及存儲在寄存器中)的次數(shù)。
本領(lǐng)域的技術(shù)人員知道，按照本發(fā)明的片上實(shí)現(xiàn)，芯片上的模式選擇引腳可用于在校準(zhǔn)與測量模式之間切換。在一個(gè)簡單實(shí)例中，模式選擇引腳上出現(xiàn)的邏輯‘1’可使系統(tǒng)進(jìn)入校準(zhǔn)模式，而邏輯‘0’則可使系統(tǒng)進(jìn)入測量模式。在校準(zhǔn)模式中，時(shí)鐘和數(shù)據(jù)線可利用適當(dāng)?shù)拈_關(guān)塊結(jié)合在一起，以及輸出控制器可用來控制通過計(jì)數(shù)器在相位改變的第一和第二時(shí)刻記錄的計(jì)數(shù)值No、Nd裝入各種寄存器。然后，在測量模式中，開關(guān)塊將把受關(guān)注數(shù)據(jù)信號傳遞給其相應(yīng)的振蕩器，以便可進(jìn)行抖動(dòng)測量。在這種模式中，輸出控制器將控制來自計(jì)數(shù)器的適當(dāng)計(jì)數(shù)值Nm裝入寄存器。在校準(zhǔn)和測量模式中，計(jì)數(shù)器記錄的且存儲在寄存器中的受關(guān)注值可被傳遞到經(jīng)編程的處理器，以便執(zhí)行上述等式定義的必要計(jì)算。
眾所周知，當(dāng)量化測量裝置的性能時(shí)，測試時(shí)間是一個(gè)重要標(biāo)準(zhǔn)。因此，現(xiàn)在把本發(fā)明的組件不變VDL的所需測試時(shí)間與全VDL的所需測試時(shí)間進(jìn)行比較。
對于全VDL，采集所有CDF數(shù)據(jù)的所需測試時(shí)間Ttest大致等于Ttest≈Tclk×Nsample+Δτ×Nstage(9)其中Tclk為時(shí)鐘周期，Nsample為所取的樣本數(shù)量，Δτ為完整VDL的時(shí)間分辨率，以及Nstage為VDL中使用的級數(shù)。例如，利用時(shí)鐘頻率Tclk＝1ns并假定要采集的樣本數(shù)為Nsample＝5000，而分辨率為τs＝1ps且量程為0.5ns(即時(shí)鐘周期的一半)，則所需級數(shù)為Nstage＝500。然后，利用等式(9)，所需測試時(shí)間Ttest大約為2.5μs。
對于本發(fā)明的組件不變VDL結(jié)構(gòu)，假定抖動(dòng)與時(shí)鐘信號不相關(guān)，則可通過取每個(gè)樣本的相應(yīng)最大及最小測試時(shí)間的平均值來估算平均測試時(shí)間。顯然，當(dāng)時(shí)鐘觸發(fā)振蕩信號和數(shù)據(jù)觸發(fā)振蕩信號相差幾乎一個(gè)完整時(shí)鐘觸發(fā)振蕩循環(huán)Tf時(shí)，每個(gè)樣本的測試時(shí)間將達(dá)到最大值。同樣，當(dāng)數(shù)據(jù)觸發(fā)振蕩信號和時(shí)鐘觸發(fā)振蕩信號相互對齊、使得僅需一個(gè)時(shí)鐘觸發(fā)振蕩循環(huán)就得到相位變化時(shí)，每個(gè)樣本的測試時(shí)間將達(dá)到最小值。因此，最大測試時(shí)間可被估算為Ttest=TfTsΔT---(10)]]>其中Ttest為測試時(shí)間，Ts為數(shù)據(jù)觸發(fā)振蕩信號的周期，Tf為時(shí)鐘觸發(fā)振蕩信號的周期，以及ΔT為組件不變VDL的時(shí)間分辨率。由于Tf≈Ts，因此最大測試時(shí)間可被簡化為Ttest≈Tf2ΔT---(11)]]>因此，每個(gè)樣本的平均測試時(shí)間為Ttest≈Tf22ΔT---(12)]]>對于振蕩周期Tf＝0.5ns(即量程為0.5ns)且要采集的樣本數(shù)量為Nsample＝5000，而分辨率為ΔT＝1ps，需要相當(dāng)長的測試時(shí)間Ttest≈1.25ms。因此，與全VDL方法相比，本發(fā)明的單一組件不變VDL方法顯然引起較長的測試時(shí)間。但是，可以看到，利用本發(fā)明的組件不變VDL方法降低測試時(shí)間的一種方式是加入附加的組件不變VDL級。
圖9說明根據(jù)本發(fā)明的又一個(gè)方面的組件不變VDL的陣列配置。在這里，單一時(shí)鐘觸發(fā)振蕩器210表示為驅(qū)動(dòng)多個(gè)D觸發(fā)器220中每個(gè)的時(shí)鐘輸入。多個(gè)數(shù)據(jù)觸發(fā)振蕩器240向多個(gè)D觸發(fā)器220中每個(gè)提供相應(yīng)的D輸入。所有數(shù)據(jù)觸發(fā)振蕩器240均設(shè)計(jì)成具有相同的標(biāo)稱振蕩頻率，但都通過逐漸增加一個(gè)門電路延遲數(shù)據(jù)信號204來觸發(fā)。例如，陣列中的第一數(shù)據(jù)觸發(fā)振蕩器240a由沒有任何延遲的數(shù)據(jù)信號204觸發(fā)，而第二數(shù)據(jù)觸發(fā)振蕩器240b則由數(shù)據(jù)信號204在經(jīng)過第一門電路延遲206之后來觸發(fā)。同樣，第三數(shù)據(jù)觸發(fā)振蕩器240c由數(shù)據(jù)信號204在經(jīng)過第一門電路延遲206以及第二門電路延遲208等等之后來觸發(fā)。然后，各D觸發(fā)器220的輸出被饋送到控制器260，控制器260包含必要的硬件(未示出)來檢測各數(shù)據(jù)觸發(fā)振蕩信號與時(shí)鐘觸發(fā)振蕩信號之間的相位變化。
通過數(shù)據(jù)觸發(fā)振蕩頻率設(shè)置為低于時(shí)鐘觸發(fā)振蕩頻率，將產(chǎn)生數(shù)據(jù)觸發(fā)振蕩信號的時(shí)間網(wǎng)格300，如圖10所示。在此圖中，時(shí)鐘觸發(fā)振蕩信號340與三個(gè)數(shù)據(jù)觸發(fā)振蕩信號共同表示。在這里，例如，第一數(shù)據(jù)觸發(fā)振蕩信號310可對應(yīng)于數(shù)據(jù)信號被延遲一個(gè)緩沖器的情況，第二數(shù)據(jù)觸發(fā)振蕩信號320可對應(yīng)于數(shù)據(jù)信號被延遲兩個(gè)緩沖器的情況，以及第三數(shù)據(jù)觸發(fā)振蕩信號330可對應(yīng)于數(shù)據(jù)信號被延遲三個(gè)緩沖器的情況。通過與圖7的單一組件不變VDL結(jié)構(gòu)相似的方法，一旦時(shí)鐘觸發(fā)振蕩信號340的上升沿經(jīng)過數(shù)據(jù)觸發(fā)振蕩信號310、320和330的上升沿中的任一個(gè)，則相位變化已經(jīng)出現(xiàn)，并且同樣可被檢測。在圖10的實(shí)例中，容易看出，第二數(shù)據(jù)觸發(fā)振蕩信號320導(dǎo)致檢測相位變化的這個(gè)第一次出現(xiàn)。
對于抖動(dòng)測量應(yīng)用，圖9的陣列結(jié)構(gòu)的優(yōu)點(diǎn)在于，測量時(shí)間顯著減少。由于抖動(dòng)被假定為隨機(jī)的、因而沒有與取樣本的時(shí)間相關(guān)，因此數(shù)據(jù)的不均勻采樣也會(huì)得到對抖動(dòng)統(tǒng)計(jì)的良好估算。
任何數(shù)據(jù)觸發(fā)振蕩器之間的相位差不必匹配，因?yàn)榭蓪Ω鱾€(gè)組件不變VDL電路單獨(dú)執(zhí)行校準(zhǔn)。同樣，這些數(shù)據(jù)觸發(fā)振蕩器中每個(gè)的振蕩頻率同樣不必完全相等。
但是，由于一個(gè)以上的相位檢測器是必要的，因此需要控制器來識別對相位變化的最早檢測。在這點(diǎn)上，圖11說明某種極簡單的組合邏輯400，它可用來識別相位變化的第一次出現(xiàn)。如圖9所示的陣列VDL結(jié)構(gòu)中的各相位檢測器可采取圖6a所示的相位檢測器電路的形式。因此，在圖11中，表示了一系列“與”門410，各相位檢測器一個(gè)，它們對應(yīng)于圖6a所示的相位檢測器的“與”門106。各“與”門輸出則用作“或”門440的輸入，“或”門440的輸出饋入計(jì)數(shù)器(未示出)。如圖6a中那樣，對于待檢測的相位變化，到特定“與”門的兩種輸入Cn和Dn必須為邏輯‘1’。具體來講，當(dāng)檢測到其相應(yīng)的相位檢測器電路的輸入序列“10”時(shí)，特定“與”門的輸出將從邏輯‘0’轉(zhuǎn)換到邏輯‘1’。因此，當(dāng)這種情況出現(xiàn)時(shí)，“或”門440的輸入之一將為邏輯‘1’，使“或”門的輸出從邏輯‘0’轉(zhuǎn)換到邏輯‘1’?！盎颉遍T440的輸出被饋送到計(jì)數(shù)器，以便停止測量過程。
陣列組件不變VDL的校準(zhǔn)過程與針對單一組件不變VDL結(jié)構(gòu)(圖7)所述的完全相同，只要單獨(dú)針對時(shí)鐘觸發(fā)振蕩器來校準(zhǔn)每個(gè)數(shù)據(jù)觸發(fā)振蕩器。例如，在校準(zhǔn)模式期間，第i個(gè)數(shù)據(jù)觸發(fā)振蕩器的控制信號Ci應(yīng)該設(shè)置為邏輯‘1’，以便啟動(dòng)第i個(gè)數(shù)據(jù)觸發(fā)振蕩器。這時(shí)，其它所有控制信號Cj(i≠j)應(yīng)該設(shè)置為邏輯‘0’，以便禁用其它數(shù)據(jù)觸發(fā)振蕩器。在測量模式期間，所有控制信號Ci，j應(yīng)該設(shè)置為邏輯‘1’。
由于測試時(shí)間減少的效率取決于時(shí)間網(wǎng)格位置，因此如果N個(gè)組件不變VDL被添加到陣列中以便提供最佳時(shí)間網(wǎng)格，則每個(gè)樣本的平均測試時(shí)間減少到Ttest≈Tf22N×ΔT---(13)]]>其中Ttest為每個(gè)樣本的測試時(shí)間，Tf為時(shí)鐘觸發(fā)振蕩器的周期，ΔT為組件不變VDL的時(shí)間分辨率，以及N為數(shù)據(jù)觸發(fā)振蕩器的數(shù)量。
大家知道，如果在設(shè)計(jì)中采用了許多數(shù)據(jù)觸發(fā)振蕩器，則需要具有大量輸入端的“或”門。但是，由于測試時(shí)間按照因子N減少，因此如果N個(gè)振蕩器被添加到陣列中，則僅需要少數(shù)幾個(gè)數(shù)據(jù)觸發(fā)振蕩器來產(chǎn)生足夠精確以顯著減少測試時(shí)間的“時(shí)間網(wǎng)格”。還要注意，用于陣列VDL配置的電路必須能夠識別哪個(gè)特定數(shù)據(jù)觸發(fā)振蕩器引起檢測相位變化的第一次出現(xiàn)。這可通過把各相位檢測器電路的輸出饋入計(jì)數(shù)器作為額外的最高有效位來方便地獲得。換言之，計(jì)數(shù)器的最高有效位則包含足夠信息來識別哪個(gè)數(shù)據(jù)觸發(fā)振蕩器對應(yīng)于相位變化的第一次檢測。
作為一個(gè)示例實(shí)現(xiàn)，三振蕩器結(jié)構(gòu)(即一個(gè)時(shí)鐘觸發(fā)振蕩器和兩個(gè)數(shù)據(jù)觸發(fā)振蕩器)在Altera FPGA上實(shí)現(xiàn)。整個(gè)設(shè)計(jì)安裝到128宏單元FPGA上。時(shí)鐘觸發(fā)振蕩器的振蕩頻率設(shè)為1.23MHz，對應(yīng)于81.6ns的周期。兩個(gè)數(shù)據(jù)觸發(fā)振蕩器的振蕩周期設(shè)為81.03ns和80.38ns。這在一種情況下產(chǎn)生0.566ns的定時(shí)分辨率，在另一種情況下產(chǎn)生1.22ns的定時(shí)分辨率。應(yīng)該注意，這些特定結(jié)果極大地取決于FPGA中宏單元的物理位置。也就是說，如果要對單元布置實(shí)施更大的控制，則可期待更高的定時(shí)分辨率。
為了測試上述電路，Teradyne A567測試器用來產(chǎn)生2MHz重復(fù)的數(shù)據(jù)信號，其中抖動(dòng)分量具有高斯統(tǒng)計(jì)。抖動(dòng)被設(shè)計(jì)成具有零平均值，1.03ns的RMS值以及8ns峰峰值。具有0.566ns定時(shí)分辨率的組件不變VDL則被用來通過1500個(gè)樣本測量此信號的特性，其結(jié)果顯示在圖12a中。這里，RMS值設(shè)為1.27ns，以及峰峰值設(shè)為9.05ns。在RMS值的情況下，實(shí)驗(yàn)誤差為0.24ns，這處于VDL的定時(shí)分辨率、即0.566ns的范圍內(nèi)。
利用具有1.22ns定時(shí)分辨率的組件不變VDL來運(yùn)行第二測試。在這種情況下，抖動(dòng)被設(shè)計(jì)成具有2.06ns的RMS值以及16ns峰峰值。在此第二種情況中收集的結(jié)果如圖12b所示，同樣采用1500個(gè)樣本。所測量分布具有2.64ns的RMS值以及19.8ns峰峰值。在RMS值的情況下，實(shí)驗(yàn)誤差為0.58ns，這同樣處于VDL的定時(shí)分辨率、即1.22ns的范圍內(nèi)。
為了說明在利用組件不變VDL結(jié)構(gòu)的陣列時(shí)測試時(shí)間減少是可行的，下表1總結(jié)了調(diào)諧到0.5466ns和1.22ns定時(shí)分辨率的兩個(gè)VDL中的每個(gè)所需的測試時(shí)間以及在相同定時(shí)測量中利用兩種VDL時(shí)所需的測試時(shí)間。在所述情況中十分明顯，當(dāng)兩個(gè)VDL結(jié)合時(shí)，取得測試時(shí)間的減少。由于時(shí)間減少的效率取決于VDL的時(shí)間網(wǎng)格位置，因此如果要對單元布置實(shí)施更大控制，則可期待更高的測試時(shí)間減少的效率。
表1測試時(shí)間減少45ns的峰峰抖動(dòng)

本發(fā)明的組件不變VDL電路以0.18μm CMOS工藝來實(shí)現(xiàn)。預(yù)計(jì)時(shí)間分辨率約為10ps。一個(gè)組件不變VDL占據(jù)0.12mm2的面積。由于設(shè)計(jì)較小，因此可以相信，可在同一個(gè)芯片上構(gòu)建和布置大量抖動(dòng)測量測試核。
總之，近年來，已經(jīng)對利用延遲鎖定環(huán)(DLL)和微調(diào)延遲線(VDL)技術(shù)的定時(shí)及抖動(dòng)測量裝置的性能進(jìn)行了許多努力。但是，這些方法要求高度匹配的元件以便減少微分非線性定時(shí)誤差。在減少對元件匹配的要求的嘗試中，本發(fā)明的組件不變VDL技術(shù)使測量裝置能夠從RTL描述中合成。此外，本發(fā)明的方法還依靠更多硬件來減少測試時(shí)間，因?yàn)闇y試時(shí)間在生產(chǎn)測試期間是一個(gè)重要的考慮事項(xiàng)。
上述本發(fā)明的實(shí)施例只是用于示范。因此，本發(fā)明的范圍意在僅受到所附權(quán)利要求的范圍的限制。
權(quán)利要求
1.一種用于測量第一事件與第二事件之間的時(shí)間差的方法，包括以下步驟在檢測到所述第一事件時(shí)，觸發(fā)第一振蕩器電路產(chǎn)生具有振蕩周期Ts的第一振蕩信號；在檢測到所述第二事件時(shí)，觸發(fā)第二振蕩器電路產(chǎn)生具有振蕩周期Tf的第二振蕩信號，其中Ts大于Tf，以及Ts與Tf之間的差ΔT相對于Ts和Tf中任一個(gè)而言均較??；計(jì)算所述第二振蕩器電路的循環(huán)次數(shù)Nm；檢測所述第一與第二振蕩信號之間的相位變化；以及根據(jù)Ts與Tf之間的所述差ΔT以及出現(xiàn)所述檢測的相位變化時(shí)所述第二振蕩器電路的循環(huán)次數(shù)的計(jì)數(shù)來確定所述第一與所述第二事件之間的時(shí)間差。
2.如權(quán)利要求1所述的方法，其特征在于，檢測相位變化的所述步驟包括測量所述第一與第二振蕩信號之間相位差的步驟。
3.如權(quán)利要求2所述的方法，其特征在于，檢測相位變化的所述步驟還包括確定所述第一振蕩信號相對于所述第二振蕩信號的相對位置從超前轉(zhuǎn)為滯后關(guān)系的時(shí)間的步驟。
4.如權(quán)利要求1所述的方法，其特征在于，所述第一振蕩器電路包括環(huán)形振蕩器電路，其中包括具有傳播延遲τs的第一反相器，所述第一反相器的輸出利用第一開關(guān)連接到所述第一反相器的輸入，以及在檢測到所述第一事件時(shí)所述第一開關(guān)閉合。
5.如權(quán)利要求4所述的方法，其特征在于，所述第二振蕩器電路包括環(huán)形振蕩器電路，其中包括具有傳播延遲τf的第二反相器，所述第二反相器的輸出利用第二開關(guān)連接到所述第二反相器的輸入，以及在檢測到所述第二事件時(shí)所述第二開關(guān)閉合。
6.如權(quán)利要求5所述的方法，其特征在于，τs大于τf，以及τs與τf之差相對于τs和τf中任一個(gè)來說均較小。
7.如權(quán)利要求1所述的方法，其特征在于還包括在測量所述第一和第二事件之間的所述時(shí)間差之前執(zhí)行校準(zhǔn)序列的步驟，所述校準(zhǔn)序列提供所述第一振蕩信號的所述振蕩周期Ts的測量值、所述第二振蕩信號的所述振蕩周期Tf的測量值以及所述第一與第二事件之間固有延遲差的測量值。
8.如權(quán)利要求7所述的方法，其特征在于，執(zhí)行校準(zhǔn)序列的所述步驟包括以下步驟在檢測到所述第二事件時(shí)觸發(fā)所述第一和第二振蕩器電路中的每個(gè)以產(chǎn)生具有相應(yīng)振蕩周期Ts和Tf的相應(yīng)第一和第二振蕩信號，其中Ts大于Tf，以及Ts與Tf之差ΔT相對于Ts和Tf中任一個(gè)來說均較??；計(jì)算所述第二振蕩器電路的循環(huán)次數(shù)No，直到在所述第一與第二振蕩信號之間檢測到第一相位變化為止，所述第一相位變化為所述第一振蕩信號相對于所述第二振蕩信號的相對位置從超前轉(zhuǎn)到滯后關(guān)系時(shí)的第一次出現(xiàn)；計(jì)算所述第二振蕩器電路的循環(huán)次數(shù)Nd，直到在所述第一與第二振蕩信號之間檢測到后續(xù)相位變化為止，所述后續(xù)相位變化為所述第一振蕩信號相對于所述第二振蕩信號的相對位置從超前轉(zhuǎn)到滯后關(guān)系時(shí)的第二次出現(xiàn)；以及測量從所述第一次檢測到的相位變化到所述后續(xù)檢測到的相位變化的時(shí)段Tod。
9.如權(quán)利要求8所述的方法，其特征在于，所述第二振蕩信號的所述振蕩周期Tf根據(jù)下式來確定Tf=TodNf=TodNd-No]]>
10.如權(quán)利要求8所述的方法，其特征在于，所述第一振蕩信號的所述振蕩周期Ts根據(jù)下式來確定Ts=TfNfNf-1=TodNf-1]]>
11.如權(quán)利要求8所述的方法，其特征在于，所述第一與第二事件之間的時(shí)間差Tm根據(jù)下式來確定Tm＝ΔT(Nm-No)
12.如權(quán)利要求1所述的方法，其特征在于，所述第一事件是數(shù)據(jù)信號的上升沿，而所述第二事件是時(shí)鐘信號的上升沿，以及所述時(shí)間差是抖動(dòng)值。
13.如權(quán)利要求12所述的方法，其特征在于還包括多次重復(fù)所有步驟，以便構(gòu)建所述抖動(dòng)的直方圖。
14.一種用于測量第一事件與第二事件之間的時(shí)間差的方法，包括以下步驟在檢測到所述第一事件時(shí)觸發(fā)多個(gè)第一振蕩器電路產(chǎn)生多個(gè)第一振蕩信號，各所述振蕩器電路在不同的預(yù)定延遲之后被觸發(fā)，以及所述多個(gè)第一振蕩信號中的每個(gè)具有振蕩周期Ts；在檢測到所述第二事件時(shí)觸發(fā)第二振蕩器電路產(chǎn)生具有振蕩周期Tf的第二振蕩信號，其中Ts大于Tf，以及Ts與Tf之差ΔT相對于Ts和Tf中任一個(gè)來說均較??；計(jì)算所述第二振蕩器電路的循環(huán)次數(shù)Nm；確定所述多個(gè)第一振蕩器電路中哪一個(gè)對應(yīng)于提供第一相位變化，當(dāng)所述多個(gè)第一振蕩信號中的任一個(gè)相對于所述第二振蕩信號的相對位置從超前轉(zhuǎn)到滯后關(guān)系時(shí)檢測到所述第一相位變化；以及根據(jù)Ts與Tf之間的所述差ΔT、檢測到所述第一次檢測到的相位變化時(shí)的所述第二振蕩器電路的循環(huán)次數(shù)的計(jì)數(shù)以及對應(yīng)于所述第一次檢測到的相位變化的多個(gè)第一振蕩器電路中的所述一個(gè)的所述預(yù)定延遲的相應(yīng)值，確定所述第一與所述第二事件之間的所述時(shí)間差。
15.如權(quán)利要求14所述的方法，其特征在于還包括在測量所述第一與第二事件之間的所述時(shí)間差之前執(zhí)行校準(zhǔn)過程的步驟。
16.如權(quán)利要求15所述的方法，其特征在于，所述校準(zhǔn)過程包括相對于所述第二振蕩器電路、用于所述多個(gè)第一振蕩器電路中每一個(gè)的多個(gè)校準(zhǔn)序列。
17.如權(quán)利要求14所述的方法，其特征在于，所述第一事件是數(shù)據(jù)信號的上升沿，所述第二事件是時(shí)鐘信號的上升沿，以及所述時(shí)間差是抖動(dòng)值。
18.如權(quán)利要求17所述的方法，其特征在于還包括多次重復(fù)所有步驟，以便構(gòu)建所述抖動(dòng)的直方圖。
19.一種用于測量第一事件與第二事件之間的時(shí)間差的裝置，包括第一振蕩器電路，適合在檢測到所述第一事件時(shí)產(chǎn)生具有振蕩周期Ts的第一振蕩信號；第二振蕩器電路，適合在檢測到所述第二事件時(shí)產(chǎn)生具有振蕩周期Tf的第二振蕩信號，其中Ts大于Tf，以及Ts與Tf之間的差ΔT相對于Ts和Tf中任一個(gè)來說均較小；用于計(jì)算所述第二振蕩器電路的循環(huán)次數(shù)的部件；用于檢測所述第一與第二振蕩信號之間的相位變化的部件；以及用于利用Ts與Tf之間的所述差ΔT以及出現(xiàn)所述檢測的相位變化時(shí)所述第二振蕩器電路的循環(huán)次數(shù)的計(jì)數(shù)來確定所述第一與所述第二事件之間的時(shí)間差的部件。
20.如權(quán)利要求19所述的裝置，其特征在于，所述第一和第二振蕩器電路是環(huán)形振蕩器電路。
21.如權(quán)利要求20所述的裝置，其特征在于，所述第一振蕩器電路包括具有傳播延遲τs的第一反相器，其中所述第一反相器的輸出利用第一開關(guān)連接到所述第一反相器的輸入，以及在檢測到所述第一事件時(shí)所述第一開關(guān)閉合。
22.如權(quán)利要求20所述的裝置，其特征在于，所述第二振蕩器電路包括具有傳播延遲τf的第二反相器，其中所述第二反相器的輸出利用第二開關(guān)連接到所述第二反相器的輸入，以及在檢測到所述第二事件時(shí)所述第二開關(guān)閉合。
23.如權(quán)利要求19所述的裝置，其特征在于，所述第一事件是數(shù)據(jù)信號的上升沿，而所述第二事件是時(shí)鐘信號的上升沿，以及所述時(shí)間差是抖動(dòng)值。
24.如權(quán)利要求23所述的裝置，其特征在于還包括積分器，用于累計(jì)及處理多個(gè)測量的時(shí)間差，以便構(gòu)建所述抖動(dòng)的直方圖。
25.一種用于測量第一事件與第二事件之間的時(shí)間差的裝置，包括多個(gè)第一振蕩器電路，適合在檢測到所述第一事件時(shí)產(chǎn)生多個(gè)第一振蕩信號，其中所述多個(gè)第一振蕩器電路中的每個(gè)具有與其相關(guān)的不同預(yù)定延遲，以及所述多個(gè)第一振蕩信號中的每個(gè)具有振蕩周期Ts；第二振蕩器電路，適合在檢測到所述第二事件時(shí)產(chǎn)生具有振蕩周期Tf的第二振蕩信號，其中Ts大于Tf，以及Ts與Tf之間的差ΔT相對于Ts和Tf中任一個(gè)來說均較??；至少一個(gè)計(jì)數(shù)器，用于計(jì)算所述第二振蕩器電路的循環(huán)次數(shù)Nm；多個(gè)相位檢測器，用于檢測所述多個(gè)第一振蕩信號中的每個(gè)與所述第二振蕩信號之間的相應(yīng)相位差；控制器，用于確定所述多個(gè)第一振蕩器電路中的哪一個(gè)對應(yīng)于檢測第一相位變化，當(dāng)所述多個(gè)第一振蕩信號中任一個(gè)相對于所述第二振蕩信號的相對位置從超前轉(zhuǎn)為滯后情況時(shí)檢測到所述第一相位變化；以及用于根據(jù)Ts與Tf之間的所述差ΔT、檢測到所述第一相位變化時(shí)所述第二振蕩器電路的循環(huán)次數(shù)的計(jì)數(shù)、以及對應(yīng)于所述檢測到的第一相位變化的多個(gè)第一振蕩器電路中的所述一個(gè)的所述預(yù)定延遲的相應(yīng)值來確定所述第一與所述第二事件之間的所述時(shí)間差的部件。
26.一種用于利用適合產(chǎn)生具有周期Ts的第一振蕩信號的第一振蕩器電路以及適合產(chǎn)生具有周期Tf的第二振蕩信號的第二振蕩器電路來測量第一信號與參考信號之間的時(shí)間差的方法，所述方法包括以下步驟執(zhí)行校準(zhǔn)序列以確定所述第一振蕩器電路的所述振蕩周期Ts、所述第二振蕩器電路的所述振蕩周期Tf以及所述第一與第二信號之間的固有通路延遲差的測量值；響應(yīng)所述第一信號而觸發(fā)所述第一振蕩器電路產(chǎn)生所述第一振蕩信號；響應(yīng)所述參考信號而觸發(fā)所述第二振蕩器電路產(chǎn)生所述第二振蕩信號，其中Ts大于Tf，以及Ts與Tf之間的差ΔT相對于Ts和Tf中任一個(gè)來說均較??；計(jì)算所述第二振蕩信號的循環(huán)次數(shù)Nm；檢測所述第一與第二振蕩信號之間的相位變化；以及根據(jù)Ts與Tf之間的所述差ΔT以及出現(xiàn)所述檢測的相位變化時(shí)所述第二振蕩信號的循環(huán)次數(shù)的計(jì)數(shù)來確定所述第一信號與所述參考信號之間的所述時(shí)間差。
27.如權(quán)利要求26所述的方法，其特征在于，執(zhí)行校準(zhǔn)序列的所述步驟包括以下步驟響應(yīng)所述參考信號而觸發(fā)所述第一和第二振蕩器電路產(chǎn)生相應(yīng)的第一和第二校準(zhǔn)振蕩信號；計(jì)算所述第二校準(zhǔn)振蕩信號的循環(huán)次數(shù)No，直到在所述第一與第二校準(zhǔn)振蕩信號之間檢測到第一相位變化為止，所述第一相位變化是所述第一校準(zhǔn)振蕩信號相對于所述第二校準(zhǔn)振蕩信號的相對位置從超前轉(zhuǎn)為滯后關(guān)系時(shí)的第一次出現(xiàn)；計(jì)算所述第二校準(zhǔn)振蕩信號的循環(huán)次數(shù)Nd，直到在所述第一與第二校準(zhǔn)振蕩信號之間檢測到后續(xù)相位變化為止；測量從所述第一次檢測到的相位變化到所述后續(xù)檢測到的相位變化的時(shí)段Tod；以及利用No、Nd和Tod來計(jì)算所述第一和第二振蕩器電路的所述振蕩周期Ts和Tf。
全文摘要
近年來，已經(jīng)為改進(jìn)采用延遲鎖定環(huán)(DLL)和微調(diào)延遲線(VDL)技術(shù)的定時(shí)及抖動(dòng)測量裝置的性能進(jìn)行了許多努力。但是，這些方法要求高度匹配的元件以便減少微分非線性定時(shí)誤差。在減少對元件匹配的要求的嘗試中，公開了一種組件不變VDL技術(shù)，它使測量裝置能夠從RTL描述中合成。本發(fā)明基于單級VDL結(jié)構(gòu)，它用來模仿完整VDL的行為。此外，由于測試時(shí)間在生產(chǎn)測試過程中是一個(gè)重要的考慮事項(xiàng)，因此提供了通過附加硬件來減少測試時(shí)間的方法和系統(tǒng)。
文檔編號G04F10/06GK1656384SQ03811561
公開日2005年8月17日 申請日期2003年3月24日 優(yōu)先權(quán)日2002年3月26日
發(fā)明者G·W·羅伯茨, 陳浩明 申請人:麥克吉爾大學(xué)