一種基于zq管腳的dram ddr校準電路及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于DRAM DDR設計領(lǐng)域，具體涉及一種檢測DRAMDDR ZQ管腳使用狀態(tài)的方法。
【背景技術(shù)】
[0002]現(xiàn)在主流的DRAM DDR都引入了 ZQ管腳，ZQ管腳連接一個外部電阻，其目的在于給高速DRAM DDR提供精準的外部參考電阻。但是限制于許多系統(tǒng)平臺的更新速度慢于DRAM的更新速度，所以往往會出現(xiàn)新代高速DRAMDDR在未更新的老舊的系統(tǒng)平臺上使用，存在ZQ管腳在不同代次的系統(tǒng)平臺上使用狀態(tài)不同的情況。例如老舊的系統(tǒng)平臺上并沒有提供ZQ管腳的定義，那么就會有ZQ管腳浮空的情況。
[0003]現(xiàn)有的DRAM DDR內(nèi)部設計也考慮到了這樣的應用場合，因此提供了一些解決方案，比較常用的是DRAMDDR內(nèi)部提供一個合適的比對范圍，當自動比對值超出比對范圍的時候就會自動認為ZQ管腳是浮空的，從而將DRAM內(nèi)電阻設置成默認值。如圖1所示，包括PMOS管組、鏡像PMOS管組、NMOS管組、選擇器、比較器、參考電壓提供電路以及輸出校準控制器，輸出校準控制器輸出PMOS使能串，分別控制PMOS管組的連通和阻值大小，PMOS管組的輸入端接管腳ZQ，PMOS管組的輸出端與選擇器連接，PMOS管組的另一端接外部電源VDD,鏡像PMOS管組的連接方式與PMOS管組一樣，鏡像PMOS管組與NMOS管組連接后均與選擇器的一端連接選擇器，選擇器的輸出端接比較器的正相輸入端，選擇器的負相輸入端接參考電平，比較器的輸出端接輸出校準控制器，輸出校準控制器發(fā)出選擇信號給選擇器控制哪路選通。輸出校準控制器根據(jù)比較結(jié)果判斷ZQ的使用狀態(tài)，當分壓電平與參考電平相等時，則認為電阻RZQ存在；若分壓電平永遠不等于參考電平時，則認為電RZQ浮空。具體的校準規(guī)程如圖2所示。
[0004]雖然這種方案在表面能夠解決ZQ管腳浮空的問題，但是還存在缺點:判斷不精準，DRAM內(nèi)部提供的比對范圍的設置太依賴于工藝、工作電壓以及工作溫度的變化?，F(xiàn)代DRAM DDR需要工作的電壓跨度很大，而PMOS管組的阻值受工藝、工作電壓以及工作溫度的變化也很大。那么當DDR DRAM在極限條件下工作時，很難去兼顧所有條件，從而就會發(fā)生誤判，導致阻值漂移。如圖3所示，其中a為PMOS管組讀出值，b為NMOS管組讀出值，c為內(nèi)置ZQ管腳狀態(tài)位(I為存在，O為不存在)這款產(chǎn)品在較高電壓下就會出現(xiàn)誤判的情況，誤判的參考電阻會導致DRAM的輸出狀態(tài)發(fā)生更嚴重的電阻漂移，從而導致高速DRAM的讀出數(shù)據(jù)發(fā)生錯誤。
[0005]基于原有的解決方案，要想優(yōu)化這樣的情況，必須要再次加大DRAM內(nèi)部的比對范圍，使得DRAM不太容易出現(xiàn)超出比對范圍的情況，但是代價就是需要提供翻倍的面積和功耗去換取更大的對比范圍。
[0006]從DDR3這一代起才配置有ZQ管腳，本發(fā)明所提到的DRAM DDR是指從DDR3到DDR5。

【發(fā)明內(nèi)容】

[0007]為了解決現(xiàn)有的判斷ZQ管腳使用狀態(tài)的方法存在誤判的技術(shù)問題，本發(fā)明提供一種檢測DRAM DDR的ZQ管腳使用狀態(tài)的電路及方法。
[0008]本發(fā)明的技術(shù)解決方案:
[0009]—種DRAM DDR ZQ管腳使用狀態(tài)的檢測電路，包括PMOS管組、比較器、參考電壓提供電路以及ZQ管腳判斷控制模塊，所述參考電壓提供電路產(chǎn)生參考電壓VDD/2，其特殊之處在于:PM0S管組中最小尺寸的PMOS管分成了 N個，使得PMOS管組的阻值大于ZQ管腳提供參考電阻RZQ的8-12倍，所述ZQ管腳判斷控制模塊包括狀態(tài)判斷模塊，
[0010]所述PMOS管組的一端接外部電源VDD，所述PMOS管組的另一端與ZQ管腳連接后與比較器的正相輸入端連接，
[0011]所述比較器的負相輸入端接參考電平，所述比較器的輸出端輸出比較結(jié)果給狀態(tài)判斷模塊，所述狀態(tài)判斷模塊根據(jù)輸比較結(jié)果判斷ZQ管腳的使用狀態(tài)。
[0012]上述PMOS管組包括7個PMOS管。
[0013]上述PMOS管組中最小尺寸的PMOS管分成2個。
[0014]DRAM DDR ZQ管腳使用狀態(tài)的檢測方法，其特殊之處在于:包括以下步驟:
[0015]I】配置PMOS使能信號，使得將PMOS管組配置成極限電阻狀態(tài)；
[0016]2】比較參考電平和分壓電平，得到比較結(jié)果；
[0017]3】根據(jù)比較結(jié)果，判斷ZQ管腳使用狀態(tài):
[0018]若分壓電平小于參考電平VDD/2，則ZQ管腳有效，接有電阻RZQ ;
[0019]若分壓電平大于參考電平VDD/2，則ZQ管腳浮空，未接電阻RZQ。
[0020]還包括鏡像PMOS管組、NMOS管組以及選擇器，所述ZQ管腳判斷控制模塊還包括使能產(chǎn)生模塊，
[0021]參考電壓提供電路所產(chǎn)生的參考電壓等于VDD/2，PMOS管組中最小尺寸的PMOS管分成了 N個，使得PMOS管組的阻值大于ZQ管腳提供參考電阻RZQ的8_12倍，所述鏡像PMOS管組與NMOS管組與PMOS管組相同，所述PMOS管組的一端接外部電源VDD，所述PMOS管組的另一端接ZQ管腳連接后與選擇器的一個輸入端連接；
[0022]所述鏡像PMOS管組的一端接外部電源VDD，鏡像PMOS管組的另一端與NMOS管組的一端連接后均與選擇器的另一個輸入端連接，所述NMOS管組的另一端接地；所述使能產(chǎn)生模塊與PMOS管組的控制端連接，所述使能產(chǎn)生模塊與鏡像PMOS管組的控制端連接，所述使能產(chǎn)生模塊與NMOS管組的控制端連接；
[0023]所述選擇器的輸出端接放大器的正相輸入端，所述放大器的負相輸入端接參考電平，所述放大器的輸出端輸出比較結(jié)果給狀態(tài)判斷模塊，
[0024]所述狀態(tài)判斷模塊用于根據(jù)比較結(jié)果判斷ZQ管腳的使用狀態(tài)，并將ZQ管腳的使用狀態(tài)發(fā)送給使能產(chǎn)生模塊；
[0025]所述使能產(chǎn)生模塊根據(jù)ZQ管腳的使用狀態(tài)產(chǎn)生PMOS使能信號，并根據(jù)PMOS管組的當前阻值產(chǎn)生NMOS使能信號，通過PMOS使能信號調(diào)整調(diào)整PMOS管組和鏡像PMOS管組的阻值，直到分壓電平與參考電平相等，同時根據(jù)NMOS使能信號調(diào)整NMOS管組的阻值，直到NMOS管組的阻值與鏡像PMOS管組的阻值相等。
[0026]上述PMOS管組包括7個PMOS管，所述鏡像PMOS管組包括7個PMOS管，所述NMOS管組包括7個NMOS管。
[0027]上述PMOS管組中最小尺寸的PMOS管分成2個。
[0028]DRAMDDR的校準方法，其特殊之處在于，包括以下步驟:
[0029]I】配置PMOS使能信號，使得將PMOS管組配置成極限電阻狀態(tài)；
[0030]2】選擇PMOS管組通路；
[0031]3】比較參考電平和分壓電平，得到比較結(jié)果；
[0032]4】根據(jù)比較結(jié)果，判斷ZQ管腳使用狀態(tài):
[0033]若分壓電平小于參考電平VDD/2，則ZQ管腳有效，接有電阻RZQ，執(zhí)行步驟5】；
[0034]若分壓電平大于參考電平VDD/2，則ZQ管腳浮空，未接電阻RZQ，執(zhí)行步驟6】；
[0035]5】根據(jù)ZQ管腳使用狀態(tài)產(chǎn)生PMOS使能信號，反復調(diào)整PMOS管組和鏡像PMOS管組的電阻，比較分壓電平與參考電平的大小，直到分壓電平與參考電平相等；執(zhí)行步驟7】；
[0036]6】根據(jù)ZQ管腳使用狀態(tài)產(chǎn)生PMOS使能信號，直接將PMOS管組的阻值調(diào)整為PMOS管組中間值；執(zhí)行步驟7】；
[0037]7】切換至NMOS管組通路，產(chǎn)生NMOS使能信號，反復調(diào)整NMOS管組的電阻，比較分壓電平與參考電平的大小，直到分壓電平與參考電平相等，即NMOS管組的電阻與鏡像PMOS管組的阻值相等。
[0038]本發(fā)明所具有的優(yōu)點如下:
[0039]1、幾乎零成本實現(xiàn)ZQ管腳的判斷:本發(fā)明是在現(xiàn)有的ZQ管腳使用狀態(tài)校準電路中不用增加任何硬件，沒有提供翻倍的面積和功耗去換取更大的對比范圍。
[0040]2、本發(fā)明將PMOS管組至于極限電阻狀態(tài)下，與參考電阻RZQ相差懸殊，DRAM工藝，電壓，溫度變化達到幾乎免疫的程度，大大提高了電路的魯棒性。
[0041]3、本發(fā)明利用現(xiàn)有的較小資源，在面對各種工藝條件，工作溫度，工作電壓下，準確無誤地去判斷ZQ管腳使用狀態(tài)，從而避免出現(xiàn)誤判的情況。
【附圖說明】
[0042]圖1為現(xiàn)有的檢測ZQ管腳狀態(tài)的電路不意圖；
[0043]圖2為現(xiàn)有的基于ZQ管腳DRAM DDR校準流程圖；
[0044]圖3為工作在較高電壓下時，電阻偏移曲線圖；
[0045]圖4本發(fā)明ZQ管腳檢測狀態(tài)的電路示意圖；
[0046]圖5為本發(fā)明DRAM DDR校準電路圖；
[0047]圖6為本發(fā)明DRAM DDR校準方法示意圖。
【具體實施方式】
[0048]實施例1:如圖4所示，DRAM DDR ZQ管腳使用狀態(tài)的檢測電路，包括PMOS管組、比較器、參考電壓提供電路以及ZQ管腳判斷控制模塊，參考電壓提供電路產(chǎn)生參考電壓VDD/2，PMOS管組中最小尺寸的PMOS管分成了 N個，使得PMOS管組的阻值大于ZQ管腳提供參考電阻RZQ的至少10倍，ZQ管腳判斷控制模塊包括狀態(tài)判斷模塊，PMOS管組的一端接外部電源VDD，PMOS管組的另一端與ZQ管腳連接后與比較器的正相輸入端連接，比較器的負相輸入端接參考電平，比較器的輸出端輸出比較結(jié)果給狀態(tài)判斷模塊，狀態(tài)判斷