專利名稱：用鎖相環(huán)構(gòu)成倍頻電路的數(shù)字頻率計的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種電子測量儀器裝置，確切地說，涉及一種用鎖相環(huán)構(gòu)成倍頻電路的數(shù)字頻率計。
在電力系統(tǒng)中，現(xiàn)在應(yīng)用數(shù)字工頻表對50HZ交流電進行監(jiān)測是比較經(jīng)常的，也很方便。但是，這種儀器是利用單片微機的原理制成的，經(jīng)過機內(nèi)模數(shù)轉(zhuǎn)換后，能精確到百分之一赫茲顯示讀數(shù)值。該儀器因使用單片機和只讀存儲器芯片，又要用專用工具編制輸入程序，所以成本較貴，對使用者技術(shù)要求高，維修難度也大。
本實用新型的目的的提供一種用數(shù)字集成器件為部件、用鎖相環(huán)構(gòu)成倍頻電路的數(shù)字頻率計，這種儀器量測精度高、成本低，對使用者技術(shù)要求不高。
本實用新型是由機殼以及由脈沖取樣、整形、倍頻、時間控制與計數(shù)、鎖存、譯碼、顯示及電源等控制電路所組成，其特征在于其中倍頻電路是由鎖相環(huán)集成電路與N進計數(shù)器電路所組成，計數(shù)器插入在鎖相環(huán)電路芯片中的VCO輸出與比較器之間，在鎖相環(huán)鎖定時，可在計數(shù)器電路的時鐘輸入端得到對被測脈沖信號的N倍頻輸出信號；其中被測信號整形電路是由二極管、兩個反相器及其中間的積分電路所組成；其中時間控制電路則由晶振、放大、兩個反相器及其中間的微分電路和二極管、反相器與微分時間分配電路所組成，從中分別引出“清零”信號和“鎖存”信號。上述鎖相環(huán)電路可以選用CMOSCD4046芯片。本實用新型中被測信號的頻率fi與倍頻電路的倍頻數(shù)(即N進計數(shù)器)的乘積Nfi，應(yīng)不大于鎖相環(huán)電路芯片的最高工作頻率。上述被測信號取樣整形電路中的積分電路的時間常數(shù)參數(shù)應(yīng)視所測信號的頻率而調(diào)整之。
本實用新型是利用鎖相環(huán)與N進計數(shù)器組成倍頻電路從而提高頻率測量精度的一種數(shù)字頻率計。當(dāng)鎖相環(huán)鎖定時，鎖相環(huán)輸入的被測信號頻率fi與該計數(shù)器輸出信號頻率相等，此時在計數(shù)器的時鐘脈沖輸入端(VCO輸出端)可得出倍頻輸出信號fo＝Nfi，再通過時間控制電路，把上述信號送入計數(shù)、鎖存、譯碼、顯示電路，使頻率計所顯示的被測信號擴大為m·n·fiHZ(其中n為倍頻電路的N進計數(shù)器，m為計時時間數(shù)一秒)，從而使頻率測量的精度也相應(yīng)提高了m·n倍。根據(jù)上述原理可知，本裝置可以根據(jù)所要測量的信號頻率，合理選擇計數(shù)器的進位率，來提高頻率的量測精度及擴大其測量范圍。此外，在本實用新型控制電路幾乎都是采用數(shù)字集成電路制作的，電路結(jié)構(gòu)簡單，具有成本較低、制造容易、使用維護方便及易于擴展其他功能的特點。


圖1是本實用新型的原理方框圖。
圖2是本實用新型的一個實施例電原理圖。
如圖1所示，本實用新型是由脈沖取樣、整形、倍頻、時間控制與計數(shù)、鎖存、譯碼、顯示及電源等控制電路組成。其中倍頻電路是由鎖相環(huán)集成電路與N進計數(shù)器電路所組成(圖中用虛線框出)。
參見圖2，這是本實用新型用于測試50HZ、時間控制為1秒、100倍頻電路的實施例原理圖。圖中表明，用鎖相環(huán)電路CD4046與計數(shù)器電路CD4518構(gòu)成100倍頻電路，計數(shù)器電路CD4518插入在鎖相環(huán)電路芯片CD4046的壓控振蕩器VCO輸出與比較器之間，在鎖相環(huán)鎖定時，可在CD4518的時鐘輸入端(1腳)引出對被測脈沖信號fi的N倍頻輸出信號(fo＝100fi)。被測脈沖信號取樣后，由二極管D5、兩個反相器G1、G2及其中間的積分電路R5、C3濾除干擾及對信號進行整形，這里的R5、C3時間常數(shù)參數(shù)要根據(jù)被測信號的頻率而調(diào)整之，以使其工作更有效。
本實施例使用石英時鐘的秒脈沖作為時間基準(zhǔn)信號，經(jīng)放大、反相器G3整形及C4、R6微分電路后，從反相器G4輸出一個很窄的時間脈沖，再經(jīng)C5、D1～D4、R7、R8組成的微分時間分配電路，從反相器G5、G6端分別輸出鎖存與置“O”脈沖信號。該實施例的計數(shù)、鎖存、譯碼顯示電路部分可以選用國內(nèi)生產(chǎn)的CMOS－LED組合電路ZCL102，也可以選用CD4518計數(shù)、CD4511鎖存驅(qū)動，用共陰極的LED顯示。因是常規(guī)通用技術(shù)，此處不再贅述。附圖也僅畫框圖以示之。
需要指出的是由于鎖相環(huán)電路CD4046的最高工作頻率為1.2MHZ，所以，被測信號的頻率fi與倍頻電路的倍頻數(shù)(即N進計數(shù)器)的乘積Nfi，應(yīng)不大于鎖相環(huán)電路芯片的最高工作頻率，否則裝置不能正常工作。上述實施例中輸入脈沖的頻率(即該頻率計的測量范圍)為1～200HZ，倍頻數(shù)為100。若要擴大被測信號的頻率范圍可以減少R1C1的時間常數(shù)，而要提高測量精度，則可提高倍頻電路的倍頻率，如上述實施例為100倍頻，量測精度為1／100HZ，如倍頻為10000，則量測精度可達1／10000HZ。取樣電路的信號幅值要在3.5～5伏之間。
在圖2實施例中，R1＝R6＝10KΩ，R3＝R10＝R11＝1MΩ，R4＝R5＝100KΩ，R7＝R8＝1KΩ，R9＝2KΩ。C1＝C5＝2200pF，C2＝2.2μF，C3＝C4＝330pF。D1～D5用2CP型，D6、D7用2AP型。本實用新型已試驗實施，量測效果實現(xiàn)了發(fā)明目的要求。
權(quán)利要求1.一種用鎖相環(huán)構(gòu)成倍頻電路的數(shù)字頻率計，是由機殼以及由脈沖取樣、整形、倍頻、時間控制與計數(shù)、鎖存、譯碼、顯示及電源等控制電路所組成，其特征在于其中倍頻電路是由鎖相環(huán)集成電路與N進計數(shù)器電路所組成，計數(shù)器插入在鎖相環(huán)電路芯片中的VCO輸出與比較器之間，在鎖相環(huán)鎖定時，可在計數(shù)器電路的時鐘輸入端得到對被測脈沖信號的N倍頻輸出信號；其中被測信號整形電路是由二極管、兩個反相器及其中間的積分電路所組成；其中時間控制電路則由晶振、放大、兩個反相器及其中間的微分電路和二極管、反相器與微分時間分配電路所組成，從中分別引出“清零”信號和“鎖存”信號。
2.如權(quán)利要求1所述的數(shù)字頻率計，其特征在于上述鎖相環(huán)電路可以選用CMOS CD4046芯片。
3.如權(quán)利要求1或2所述的數(shù)字頻率計，其特征在于被測信號的頻率fi與倍頻電路的倍頻數(shù)(即N進計數(shù)器)的乘積Nfi，應(yīng)不大于鎖相環(huán)電路芯片的最高工作頻率。
4.如權(quán)利要求1所述的數(shù)字頻率計，其特征在于上述被測信號取樣整形電路中的積分電路的時間常數(shù)參數(shù)應(yīng)視所測信號的頻率而調(diào)整之。
專利摘要一種用鎖相環(huán)構(gòu)成倍頻電路的數(shù)字頻率計，由脈沖取樣、整形、倍頻、時間控制與計數(shù)、鎖存、譯碼、顯示及電源電路組成。其中倍頻電路由鎖相環(huán)集成電路與N進計數(shù)器電路組成，在鎖相環(huán)鎖定時，可在計數(shù)器電路的時鐘輸入端得到對被測脈沖信號的N倍頻輸出信號，從而使頻率計的測量精度也相應(yīng)提高N倍，該裝置選用通用數(shù)字集成電路構(gòu)成，電路結(jié)構(gòu)簡單，成本較低，制造使用方便容易，且易于擴展其他功能。
文檔編號G01R23/02GK2213342SQ9421778
公開日1995年11月22日 申請日期1994年8月3日 優(yōu)先權(quán)日1994年3月31日
發(fā)明者楊東明 申請人:楊東明