技術(shù)總結(jié)
基于FPGA的脈沖信號(hào)差值比較器，包括：依次相連的信號(hào)輸入電路、FPGA脈沖信號(hào)處理電路及液晶驅(qū)動(dòng)及顯示電路；所述信號(hào)輸入電路與兩路脈沖信號(hào)源相連，其中一路脈沖信號(hào)源提供的脈沖信號(hào)為參考信號(hào)；所述FPGA脈沖信號(hào)處理電路包括依次相連的信號(hào)提取模塊、計(jì)數(shù)器模塊及減法器模塊；所述信號(hào)提取模塊與所述信號(hào)輸入電路相連，所述計(jì)數(shù)器模塊為高頻晶振，所述減法器模塊與所述液晶驅(qū)動(dòng)及顯示電路相連，向所述液晶驅(qū)動(dòng)及顯示電路輸出信號(hào)。本實(shí)用新型通過(guò)對(duì)兩路脈沖信號(hào)進(jìn)行同步計(jì)數(shù)和差值計(jì)算，實(shí)現(xiàn)對(duì)頻率偏差的精確測(cè)量和比較。

技術(shù)研發(fā)人員：龍康;陳凱;羅玉笛;朱鵬;李明旺
受保護(hù)的技術(shù)使用者：珠海中慧微電子股份有限公司
文檔號(hào)碼：201521079769
技術(shù)研發(fā)日：2015.12.21
技術(shù)公布日：2016.11.30