一種儀表測試箱的制作方法
【專利摘要】本實用新型涉及測試【技術領域】，具體地說是一種儀表測試箱。一種儀表測試箱，包括測試模塊，其特征在于：所述的測試模塊包括ARM處理器、方波發(fā)生器、電流或電壓信號發(fā)生器、測試選擇模塊及信號組合器。同現(xiàn)有技術相比，使用ARM-CortexA8比較高端的處理器，以及先進的彩色大屏，擁有800*600分分辨率，并且為10.4寸，以及觸摸屏操控；測試信號包含電流、電壓、電流頻率、電壓頻率、里程脈沖、照明輸入等，RS485輸出信號涵蓋機車絕大部分儀表的信號輸入，體積小，方便攜帶。
【專利說明】一種儀表測試箱

【技術領域】
[0001] 本實用新型涉及測試【技術領域】，具體地說是一種儀表測試箱。

【背景技術】
[0002] 傳統(tǒng)對于機車類儀表的測試一般選用簡單的單片機加外圍電路，簡單的輸入及輸 出設備，這樣導致輸入及輸出信號的情況不清楚，并且一般的機車類儀表的測試箱由于是 將所需要的測試部件進行整合，體積非常龐大，不容易攜帶，造成利用上的局限性。


【發(fā)明內容】

[0003] 本實用新型為克服現(xiàn)有技術的不足，使用ARM-CortexAS比較高端的處理器，以及 先進的彩色大屏，擁有800*600分分辨率，并且為10. 4寸，以及觸摸屏操控；測試信號包含 電流、電壓、電流頻率、電壓頻率、里程脈沖、照明輸入等，RS485輸出信號涵蓋機車絕大部分 儀表的信號輸入，體積小，方便攜帶。
[0004] 為實現(xiàn)上述目的，設計一種儀表測試箱，包括測試模塊，其特征在于：所述的測試 模塊包括ARM處理器、方波發(fā)生器、電流或電壓信號發(fā)生器、測試選擇模塊及信號組合器， ARM處理器設有若干輸出端口，測試選擇模塊及信號組合器設有若干輸入端口，ARM處理器 的五個輸出端分別通過背包板連接器連接測試選擇模塊、方波發(fā)生器、電流或電壓信號發(fā) 生器、另一電流或電壓信號發(fā)生器及信號組合器的輸入端，方波發(fā)生器的輸出端連接測試 選擇模塊的一個輸入端，電流或電壓信號發(fā)生器的一個輸出端連接測試選擇模塊的另一個 輸入端，電流或電壓信號發(fā)生器的另一個輸出端連接信號組合器的另一個輸入端，另一電 流或電壓信號發(fā)生器的輸出端連接信號組合器的第三個輸入端。
[0005] 所述的方波發(fā)生器包括方波芯片、PWM選擇端口、整形芯片、晶振、電容、電阻、電 感，方波芯片的D0至D7端分別與ARM處理器的GPI01_0至GPI01_7端連接；ARM處理器的 F_RST端連接電阻九i^一的一端，電阻九i^一的另一端連接方波芯片的RESET端；3. 3伏電 壓端連接電容九十一的一端，電容九十一的另一端分兩路分別連接電阻七的一端及方波芯 片的RESET端，電阻七的另一端接地；晶振一的電源端分兩路分別連接3. 3伏電壓及電容 二十的一端，電容二十的另一端分兩路分別連接晶振一的接地端及接地；晶振一的Fout端 連接方波芯片的CLKIN端；方波芯片的Rset端連接電阻十的一端，電阻十的另一端、方波 芯片的DGND5端、DGND24端、AGND10端及AGND19端接地；方波芯片的W_CLK端及FQ_UD端 分別連接ARM處理器的F_WCLK端及F_FQUD端；方波芯片的DVDD6端、DVDD23端、AVDD11端 及AVDD18端連接3. 3伏電壓；方波芯片的Q0UT端連接PWM選擇端口的一個端口，PWM選擇 端口的另一個端口連接整形芯片的A端，整形芯片的Nc端及接地端連接電容i^一的一端， 電容i^一的另一端及整形芯片的電源端連接3. 3伏電壓；PWM選擇端口的NC端連接ARM處 理器的ehrpwm2A端；方波芯片的I0UT端連接電阻十二、電阻十三、電感一、電容十六及電 容十八的一端，電阻十三及電容十八的另一端分別連接電容十九的一端及接地，電容十九、 電容十六及電感一的另一端連接電感二及電容十七的一端，電感二、電容十七的另一端及 電阻十五、電容二十二的一端連接方波芯片的VINP端，電阻十五、電容二十二的另一端接 地；方波芯片的IOUTB端連接電阻十一及電阻十四的一端，電阻十一的另一端分別連接電 阻十二的另一端、電容二i^一的一端及方波芯片的VINN端，電容二^^一的另一端接地；電 阻十四的另一端接地。
[0006] 所述的電流或電壓信號發(fā)生器包括信號發(fā)生器芯片一、電容、電阻，信號發(fā)生器芯 片一的VLL端連接電容二十三的一端，電容二十三的另一端、信號發(fā)生器芯片一的CLEAR 端、信號發(fā)生器芯片一的接地端接地；ARM處理器的GPI02_3端分別連接電阻十九的一端、 信號發(fā)生器芯片一的RANGE selectl端及RANGE select2端，ARM處理器的SPILCS1端分 別連接電阻十八的一端及信號發(fā)生器芯片一的LATCH端；ARM處理器的SPI 1_SCLK端分別連 接電阻十七的一端及信號發(fā)生器芯片一的CLOCK端；ARM處理器的SPI1_D0端分別連接電阻 十六的一端及信號發(fā)生器芯片一的DATA in端，電阻十六（R16)、電阻十七、電阻十八及電 阻十九的另一端連接3. 3伏電壓；信號發(fā)生器芯片一的Vcc端分別連接26伏直流電源、電 容二十四、電容二十八的一端及電容二十五的正極，電容二十五的負極接地；電容二十四的 另一端連接信號發(fā)生器芯片一的CAP2端；電容二十八的另一端連接信號發(fā)生器芯片一的 CAP1端；信號發(fā)生器芯片一的Vout端連接電阻二十的一端，電阻二十的另一端接地；信號 發(fā)生器芯片一的REF in端連接信號發(fā)生器芯片一的REF out端；所述的電容二十五為有極 性電容。
[0007] 所述的另一電流或電壓信號發(fā)生器包括信號發(fā)生器芯片二、電容、放大器、電阻， 信號發(fā)生器芯片二的VLL端連接電容三十三的一端，電容三十三的另一端、信號發(fā)生器芯 片二的CLEAR端及信號發(fā)生器芯片二的接地端接地；信號發(fā)生器芯片二的RANGE selectl 端及RANGE select2端連接電阻二十二的一端及ARM處理器的GPI01_28端，信號發(fā)生器芯 片二的LATCH端分別連接電阻二十三的一端及ARM處理器的SPILCS0端，電阻二十二及 電阻二十三的另一端連接3. 3伏電壓；ARM處理器的SPILSCLK端連接信號發(fā)生器芯片二 的CLOCK端，ARM處理器的SPI1_D0端連接信號發(fā)生器芯片二的DATA in端；信號發(fā)生器芯 片二的Vcc端分別連接電容三十五、電容三十七的一端、電容三十八的正極及26伏直流電 源，電容三十八的負極接地；電容三十五、電容三十七的另一端分別連接信號發(fā)生器芯片二 的CAP2端及CAP1端；信號發(fā)生器芯片二的Vout端分別連接電阻八十二的一端及放大器一 的反向輸入端，電阻八十二的另一端接地，放大器一的正向輸入端分別連接電阻三十及電 阻三十一的一端，電阻三十的另一端接地，電阻三十一的另一端及放大器一的輸出端連接 放大器二的正向輸入端，放大器二的反向輸入端及放大器二的輸出端連接電阻二十九的一 端；放大器二的正電源連接26伏直流電源，放大器二的負電源連接-3. 3伏電壓；信號發(fā)生 器芯片二的REF in端連接信號發(fā)生器芯片二的REF out端；所述的電容三十八為有極性電 容。
[0008] 所述的信號組合器包括信號組合器芯片、電阻、放大器，信號組合器芯片的Vdd端 連接5伏電壓，信號組合器芯片的AD0端連接電阻四的一端，信號組合器芯片的SCL端分別 連接電阻二的一端及ARM處理器的12C0_SCL端，信號組合器芯片的SDA端分別連接電阻三 的一端及ARM處理器的12C0_SDA端，電阻二、電阻三及電阻四的另一端連接3. 3伏電壓；信 號組合器芯片的B端及接地端接地；信號組合器芯片的A端及W端連接電阻八的一端及放 大器三的反向輸入端，電阻八的另一端及放大器三的輸出端連接電阻一的一端，電阻一的 另一端分別連接電阻五的一端及放大器四的正向輸入端，放大器四的反向輸入端分別連接 電阻六及電阻九的一端，電阻九的另一端接地。
[0009] 所述的測試選擇模塊包括選擇模塊芯片、電阻、三極管，ARM處理器的GPI02_4端 連接電阻二十四的一端，電阻二十四的另一端分別連接電阻二十五的一端及三極管一的基 極，三極管一的發(fā)射極分別連接電阻二十六的一端及選擇模塊芯片一的In端，電阻二十五 及電阻二十六的另一端接地；三極管一的集電極連接電阻二十一的一端，電阻二十一的另 一端連接12伏電壓；選擇模塊芯片一的V+端連接12伏電壓；選擇模塊芯片一的V-端接 地；選擇模塊芯片一的接地端接地；選擇模塊芯片一的No端連接電阻二十七的一端，電阻 二十七的另一端分別連接電阻三十二的一端及三極管二的基極，三極管二的集電極連接電 阻二十八的一端，電阻二十八的另一端連接12伏電壓；三極管二的發(fā)射極分別連接電阻 三十三的一端及選擇模塊芯片二的In端，電阻三十二及電阻三十三的另一端接地；選擇模 塊芯片二的V-端接地；選擇模塊芯片二的V+端連接12伏電壓；選擇模塊芯片二的接地端 接地。
[0010] 所述的整形芯片的Y端連接選擇模塊芯片一的Co端；信號發(fā)生器芯片一的lout 端連接選擇模塊芯片二的No端，信號發(fā)生器芯片一的Vout端連接電阻五的另一端；信號發(fā) 生器芯片二的lout端連接選擇模塊芯片二Nc端，電阻二十九的另一端連接被測設備；放大 器三的正向輸入端連接選擇模塊芯片一的Nc端；放大器四的輸出端及電阻六的另一端連 接被測設備；選擇模塊芯片二的Co端連接被測設備。
[0011] 所述的ARM處理器的輸入端分別與Nand存儲器、DDR2存儲器、晶振、EEPR0M存儲 器、SD卡及網口驅動連接，ARM處理器通過背包板連接器保護電路、喇叭驅動、觸摸模塊、顯 示驅動及里程信號選擇模塊，顯示驅動連接10. 4寸顯示屏；里程信號選擇模塊連接X4里程 與照明驅動，測試選擇模塊通過保護電路連接X3儀表指針驅動。
[0012] 本實用新型同現(xiàn)有技術相比，使用ARM-CortexAS比較高端的處理器，以及先進的 彩色大屏，擁有800*600分分辨率，并且為10. 4寸，以及觸摸屏操控；測試信號包含電流、電 壓、電流頻率、電壓頻率、里程脈沖、照明輸入等，RS485輸出信號涵蓋機車絕大部分儀表的 信號輸入，體積小，方便攜帶。

【專利附圖】

【附圖說明】
[0013] 圖1為本實用新型硬件連接圖。
[0014] 圖2為方波發(fā)生器電路連接圖。
[0015] 圖3為電流或電壓信號發(fā)生器電路連接圖。
[0016] 圖4為另一電流或電壓信號發(fā)生器電路連接圖。
[0017] 圖5為信號組合器電路連接圖。
[0018] 圖6為測試選擇模塊電路連接圖。
[0019] 圖7為ARM處理器的端口示意圖。

【具體實施方式】
[0020] 下面根據(jù)附圖對本實用新型做進一步的說明。
[0021] 如圖1至6所示，測試模塊包括ARM處理器、方波發(fā)生器、電流或電壓信號發(fā)生器、 測試選擇模塊及信號組合器，ARM處理器設有若干輸出端口，測試選擇模塊及信號組合器設 有若干輸入端口，ARM處理器的五個輸出端分別通過背包板連接器連接測試選擇模塊、方波 發(fā)生器、電流或電壓信號發(fā)生器、另一電流或電壓信號發(fā)生器及信號組合器的輸入端，方波 發(fā)生器的輸出端連接測試選擇模塊的一個輸入端，電流或電壓信號發(fā)生器的一個輸出端連 接測試選擇模塊的另一個輸入端，電流或電壓信號發(fā)生器的另一個輸出端連接信號組合器 的另一個輸入端，另一電流或電壓信號發(fā)生器的輸出端連接信號組合器的第三個輸入端。
[0022] 方波發(fā)生器包括方波芯片、PWM選擇端口、整形芯片、晶振、電容、電阻、電感，方波 芯片U1的D0至D7端分別與ARM處理器的GPI01_0至GPI01_7端連接；ARM處理器的F_RST 端連接電阻九i^一 R91的一端，電阻九i^一 R91的另一端連接方波芯片U1的RESET端；3. 3 伏電壓端連接電容九i^一 C91的一端，電容九i^一 C91的另一端分兩路分別連接電阻七R7 的一端及方波芯片U1的RESET端，電阻七R7的另一端接地；晶振一Y1的電源端分兩路分別 連接3. 3伏電壓及電容二十C20的一端，電容二十C20的另一端分兩路分別連接晶振一 Y1 的接地端及接地；晶振一 Y1的Fout端連接方波芯片U1的CLKIN端；方波芯片U1的Rset端 連接電阻十R10的一端，電阻十R10的另一端、方波芯片U1的DGND5端、DGND24端、AGND10 端及AGND19端接地；方波芯片U1的W_CLK端及FQ_UD端分別連接ARM處理器的F_WCLK端 及F_FQUD端；方波芯片U1的DVDD6端、DVDD23端、AVDD11端及AVDD18端連接3. 3伏電壓； 方波芯片U1的Q0UT端連接PWM選擇端口 J2的一個端口，PWM選擇端口 J2的另一個端口連 接整形芯片U3的A端，整形芯片U3的Nc端及接地端連接電容i^一 C11的一端，電容i^一 C11的另一端及整形芯片U3的電源端連接3. 3伏電壓；PWM選擇端口 J2的NC端連接ARM 處理器的ehrpwm2A端；方波芯片U1的I0UT端連接電阻十二R12、電阻十三R13、電感一 L1、 電容十六C16及電容十八C18的一端，電阻十三R13及電容十八R18的另一端分別連接電 容十九R19的一端及接地，電容十九R19、電容十六C16及電感一 L1的另一端連接電感二 L2及電容十七C17的一端，電感二L2、電容十七C17的另一端及電阻十五R15、電容二十二 C22的一端連接方波芯片U1的VINP端，電阻十五R15、電容二十二C22的另一端接地；方波 芯片U1的I0UTB端連接電阻i^一 R11及電阻十四R14的一端，電阻i^一 R11的另一端分別 連接電阻十二R12的另一端、電容二i^一 C21的一端及方波芯片U1的VINN端，電容二i^一 C21的另一端接地；電阻十四R14的另一端接地。
[0023] 方波芯片U1的型號為AD9850BRS，晶振一 Y1的型號為XTAL-12M，整形芯片U3的 型號為 NC7SZ14M5X。
[0024] 電流或電壓信號發(fā)生器包括信號發(fā)生器芯片一、電容、電阻，信號發(fā)生器芯片一 U5 的VLL端連接電容二十三C23的一端，電容二十三C23的另一端、信號發(fā)生器芯片一 U5的 CLEAR端、信號發(fā)生器芯片一 U5的接地端接地；ARM處理器的GPI02_3端分別連接電阻十九 R19的一端、信號發(fā)生器芯片一 U5的RANGE selectl端及RANGE select2端，ARM處理器的 SPI 1_ CS1端分別連接電阻十八R18的一端及信號發(fā)生器芯片一 U5的LATCH端；ARM處理器 的SPILSCLK端分別連接電阻十七R17的一端及信號發(fā)生器芯片一 U5的CLOCK端；ARM處 理器的SPI1_D0端分別連接電阻十六R16的一端及信號發(fā)生器芯片一 U5的DATA in端，電 阻十六R16、電阻十七R17、電阻十八R18及電阻十九R19的另一端連接3. 3伏電壓；信號發(fā) 生器芯片一 U5的Vcc端分別連接26伏直流電源、電容二十四C24、電容二十八C28的一端 及電容二十五C25的正極，電容二十五C25的負極接地；電容二十四C24的另一端連接信號 發(fā)生器芯片一 U5的CAP2端；電容二十八C28的另一端連接信號發(fā)生器芯片一 U5的CAP1 端；信號發(fā)生器芯片一 U5的Vout端連接電阻二十R20的一端，電阻二十R20的另一端接 地；信號發(fā)生器芯片一 U5的REF in端連接信號發(fā)生器芯片一 U5的REF out端；所述的電 容二十五C25為有極性電容。
[0025] 信號發(fā)生器芯片一 U5的型號為AD420AR-32。
[0026] 另一電流或電壓信號發(fā)生器包括信號發(fā)生器芯片二、電容、放大器、電阻，信號發(fā) 生器芯片二U8的VLL端連接電容三十三C33的一端，電容三十三C33的另一端、信號發(fā)生器 芯片二U8的CLEAR端及信號發(fā)生器芯片二U8的接地端接地；信號發(fā)生器芯片二U8的RANGE selectl端及RANGE select2端連接電阻二十二R22的一端及ARM處理器的GPI01_28端，信 號發(fā)生器芯片二U8的LATCH端分別連接電阻二十三R23的一端及ARM處理器的SPILCS0 端，電阻二十二R22及電阻二十三R23的另一端連接3. 3伏電壓；ARM處理器的SPILSCLK 端連接信號發(fā)生器芯片二U8的CLOCK端，ARM處理器的SPI1_D0端連接信號發(fā)生器芯片二 U8的DATA in端；信號發(fā)生器芯片二U8的Vcc端分別連接電容三十五C35、電容三十七C37 的一端、電容三十八C38的正極及26伏直流電源，電容三十八C38的負極接地；電容三十五 C35、電容三十七C37的另一端分別連接信號發(fā)生器芯片二U8的CAP2端及CAP1端；信號發(fā) 生器芯片二U8的Vout端分別連接電阻八十二R82的一端及放大器一 U9B的反向輸入端， 電阻八十二R82的另一端接地，放大器一 U9B的正向輸入端分別連接電阻三十R30及電阻 SiR31的一端，電阻三十R30的另一端接地，電阻三i^一 R31的另一端及放大器一 U9B 的輸出端連接放大器二U9A的正向輸入端，放大器二U9A的反向輸入端及放大器二U9A的 輸出端連接電阻二十九R29的一端；放大器二U9A的正電源連接26伏直流電源，放大器二 U9A的負電源連接-3. 3伏電壓；信號發(fā)生器芯片二U8的REF in端連接信號發(fā)生器芯片二 U8的REF out端；所述的電容三十八C38為有極性電容。
[0027] 信號發(fā)生器芯片二U8的型號為AD420AR-32,放大器一 U9B及放大器二U9A的型號 為 TIe2142AID。
[0028] 信號組合器包括信號組合器芯片、電阻、放大器，信號組合器芯片U4的Vdd端連接 5伏電壓，信號組合器芯片U4的AD0端連接電阻四R4的一端，信號組合器芯片U4的SCL端 分別連接電阻二R2的一端及ARM處理器的12C0_SCL端，信號組合器芯片U4的SDA端分別 連接電阻三R3的一端及ARM處理器的12C0_SDA端，電阻二R2、電阻三R3及電阻四R4的另 一端連接3. 3伏電壓；信號組合器芯片U4的B端及接地端接地；信號組合器芯片U4的A端 及W端連接電阻八R8的一端及放大器三U2A的反向輸入端，電阻八R8的另一端及放大器 三U2A的輸出端連接電阻一 R1的一端，電阻一 R1的另一端分別連接電阻五R5的一端及放 大器四U2B的正向輸入端，放大器四U2B的反向輸入端分別連接電阻六R6及電阻九R9的 一端，電阻九R9的另一端接地。
[0029] 信號組合器芯片U4的型號為AD5245BRJ50,放大器三U2A及放大器四U2B的型號 為 TIe2142AID。
[0030] 測試選擇模塊包括選擇模塊芯片、電阻、三極管，ARM處理器的GPI02_4端連接電 阻二十四R24的一端，電阻二十四R24的另一端分別連接電阻二十五R25的一端及三極管 一 Q1的基極，三極管一 Q1的發(fā)射極分別連接電阻二十六R26的一端及選擇模塊芯片一 U7 的In端，電阻二十五R25及電阻二十六R26的另一端接地；三極管一 Q1的集電極連接電阻 二i R21的一端，電阻二^ R21的另一端連接12伏電壓；選擇模塊芯片一 U7的V+端 連接12伏電壓；選擇模塊芯片一 U7的V-端接地；選擇模塊芯片一 U7的接地端接地；選擇 模塊芯片一 U7的No端連接電阻二十七R27的一端，電阻二十七R27的另一端分別連接電 阻三十二R32的一端及三極管二Q2的基極，三極管二Q2的集電極連接電阻二十八R28的 一端，電阻二十八R28的另一端連接12伏電壓；三極管二Q2的發(fā)射極分別連接電阻三十三 R33的一端及選擇模塊芯片二U10的In端，電阻三十二R32及電阻三十三R33的另一端接 地；選擇模塊芯片二U10的V-端接地；選擇模塊芯片二U10的V+端連接12伏電壓；選擇 模塊芯片二U10的接地端接地。
[0031] 選擇模塊芯片一 U7及選擇模塊芯片二U10的型號為TS12A12511DCNR。
[0032] 如圖 7 所示，ARM 處理器的型號為 Foxconn QT002206_2131_3H。
[0033] 整形芯片U3的Y端連接選擇模塊芯片一 U7的Co端；信號發(fā)生器芯片一 U5的lout 端連接選擇模塊芯片二U10的No端，信號發(fā)生器芯片一 U5的Vout端連接電阻五R5的另 一端；信號發(fā)生器芯片二U8的lout端連接選擇模塊芯片二UlONc端，電阻二十九R29的另 一端連接被測設備，即指針驅動為電壓大小型的儀表；放大器三U2A的正向輸入端連接選 擇模塊芯片一 U7的Nc端；放大器四U2B的輸出端及電阻六R6的另一端連接被測設備，即 指針驅動為電壓頻率型的儀表；選擇模塊芯片二U10的Co端連接被測設備，即指針驅動為 電流大小或電流頻率型的儀表。
[0034] ARM處理器的輸入端分別與Nand存儲器、DDR2存儲器、晶振、EEPR0M存儲器、SD卡 及網口驅動連接，ARM處理器通過背包板連接器連接保護電路、喇叭驅動、觸摸模塊、顯示驅 動及里程信號選擇模塊，顯示驅動連接10. 4寸顯示屏；里程信號選擇模塊連接X4里程與照 明驅動，測試選擇模塊通過保護電路連接X3儀表指針驅動。
[0035] 所述的背包板連接是ARM處理器及基本外圍電路設計在一塊背包板上，通過背包 板連接器連接。
[0036] 位于整形芯片U3-側的方波發(fā)生器上設有電容濾波、退耦與旁路電路，包括電 容，電容五C5、電容六C6、電容七C7及電容八C8的一端連接3. 3伏電壓，電容五C5、電容六 C6、電容七C7及電容八C8的另一端接地。
[0037] 位于另一電流或電壓信號發(fā)生器電路的一側設有電容濾波、退耦與旁路電路，包 括電容，電容三十六C36的正極及電容三十四C34的一端連接26伏直流電源，電容三十六 C36的負極及電容三十四C34的另一端接地；電容九十二C92及電容九十三C93的一端連 接3. 3伏電壓，電容九十二C92及電容九十三C93的另一端接地。
[0038] 位于信號組合器電路的一側設有電容濾波、退耦與旁路電路，包括電容，電容十二 C12及電容十三C13的一端連接26伏直流電源，電容十二C12及電容十三C13的另一端接 地；電容九十四C14及電容十五C15的一端連接-3. 3伏電壓，電容九十四C14及電容十五 C15的另一端接地。
[0039] 位于測試選擇模塊電路的一側設有電容濾波、退耦與旁路電路，包括電容，電容 三十九C39、電容四十C40的正極及電容四i^一 C41、電容四十二C41的一端連接12伏電壓， 電容三十九C39、電容四十C40的負極及電容四i^一 C41、電容四十二C41的另一端接地。
[0040] 測試箱的主要工作目的為輸出電壓或電流型速度脈沖信號，和110V里程低頻脈 沖信號。
[0041] 通過應用程序的圖形界面讓用戶輸入想要的電壓或電流脈沖信號的頻率占空比， 高低幅值，驅動程序根據(jù)應用程序設置的頻率及占空比來設置PWM模塊，同時通過10來設 置信號芯片來進行，電壓電流類型切換，同時通過SPI總線向高幅值和低幅值兩塊信號芯 片發(fā)送要輸出的電壓或電流值。
[0042] 讓PWM模塊輸出的pwm信號來控制一個數(shù)字開關，PWM信號為高時數(shù)字開關選通 輸出高幅值的電壓或電流信號，PWM信號為低時數(shù)字開關選通輸出低幅值的電壓或電流信 號，從而輸出想要的電壓或電流脈沖信號。
[0043] 里程低頻率脈沖信號，通過10來控制輸出，通過應用程序設置的占空比及脈沖頻 率及個數(shù)，驅動程序設置10的。
[0044] 高電平和低電平的維持時間，控制光隔的110V輸出獲得里程信號。
【權利要求】
1. 一種儀表測試箱，包括測試模塊，其特征在于：所述的測試模塊包括arm處理器、方 波發(fā)生器、電流或電壓信號發(fā)生器、測試選擇模塊及信號組合器，ARM處理器設有若干輸出 端口，測試選擇模塊及信號組合器設有若干輸入端口，ARM處理器的五個輸出端分別通過背 包板連接器連接測試選擇模塊、方波發(fā)生器、電流或電壓信號發(fā)生器、另一電流或電壓信號 發(fā)生器及信號組合器的輸入端，方波發(fā)生器的輸出端連接測試選擇模塊的一個輸入端，電 流或電壓信號發(fā)生器的一個輸出端連接測試選擇模塊的另一個輸入端，電流或電壓信號發(fā) 生器的另一個輸出端連接信號組合器的另一個輸入端，另一電流或電壓信號發(fā)生器的輸出 端連接信號組合器的第三個輸入端。
2. 根據(jù)權利要求1所述的一種儀表測試箱，其特征在于：所述的方波發(fā)生器包括方波 芯片、PWM選擇端口、整形芯片、晶振、電容、電阻、電感，方波芯片（U1)的DO至D7端分別與 ARM處理器的GPI01_0至GPI01_7端連接；ARM處理器的？_1?1'端連接電阻九i^一（R91)的 一端，電阻九i^一（R91)的另一端連接方波芯片（U1)的RESET端；3. 3伏電壓端連接電容 九十一（C91)的一端，電容九十一（C91)的另一端分兩路分別連接電阻七（R7)的一端及方 波芯片（U1)的RESET端，電阻七（R7)的另一端接地；晶振一（Y1)的電源端分兩路分別連 接3. 3伏電壓及電容二十（C20)的一端，電容二十（C20)的另一端分兩路分別連接晶振一 (Y1)的接地端及接地；晶振一（Y1)的Fout端連接方波芯片（U1)的CLKIN端；方波芯片 (U1)的Rset端連接電阻十（R10)的一端，電阻十（R10)的另一端、方波芯片（U1)的DGND5 端、DGND24端、AGND10端及AGND19端接地；方波芯片（U1)的W_CLK端及FQ_UD端分別連接 ARM處理器的F_WCLK端及F_FQUD端；方波芯片（U1)的DVDD6端、DVDD23端、AVDD11端及 AVDD18端連接3.3伏電壓；方波芯片（U1)的Q0UT端連接PWM選擇端口（J2)的一個端口， PWM選擇端口（J2)的另一個端口連接整形芯片（U3)的A端，整形芯片（U3)的Nc端及接地 端連接電容i^一（ Cl 1)的一端，電容i^一（ Cl 1)的另一端及整形芯片（U3 )的電源端連接3. 3 伏電壓；PWM選擇端口（J2)的NC端連接ARM處理器的ehrpwm2A端；方波芯片（U1)的I0UT 端連接電阻十二（R12)、電阻十三（R13)、電感一（L1)、電容十六（C16)及電容十八（C18)的 一端，電阻十三（R13)及電容十八（R18)的另一端分別連接電容十九（R19)的一端及接地， 電容十九（R19)、電容十六（C16)及電感一（L1)的另一端連接電感二（L2)及電容十七（C17) 的一端，電感二（L2)、電容十七（C17)的另一端及電阻十五（R15)、電容二十二（C22)的一端 連接方波芯片（U1)的VINP端，電阻十五（R15)、電容二十二（C22)的另一端接地；方波芯片 (U1)的I0UTB端連接電阻i^一（R11)及電阻十四（R14)的一端，電阻i^一（R11)的另一端 分別連接電阻十二（R12)的另一端、電容二i^一（C21)的一端及方波芯片（U1)的VINN端， 電容二十一（C21)的另一端接地；電阻十四（R14)的另一端接地。
3. 根據(jù)權利要求1所述的一種儀表測試箱，其特征在于：所述的電流或電壓信號發(fā)生 器包括信號發(fā)生器芯片一、電容、電阻，信號發(fā)生器芯片一（U5)的VLL端連接電容二十三 (C23)的一端，電容二十三（C23)的另一端、信號發(fā)生器芯片一（U5)的CLEAR端、信號發(fā)生 器芯片一（U5)的接地端接地；ARM處理器的GPI02_3端分別連接電阻十九（R19)的一端、信 號發(fā)生器芯片一（U5)的RANGE selectl端及RANGE select2端，ARM處理器的SPI1_ CS1 端分別連接電阻十八（R18)的一端及信號發(fā)生器芯片一（U5)的LATCH端；ARM處理器的 SPILSCLK端分別連接電阻十七（R17)的一端及信號發(fā)生器芯片一（U5)的CLOCK端；ARM 處理器的SPI1_D0端分別連接電阻十六（R16)的一端及信號發(fā)生器芯片一（U5)的DATA in 端，電阻十六（R16)、電阻十七（R17)、電阻十八（R18)及電阻十九（R19)的另一端連接3. 3 伏電壓；信號發(fā)生器芯片一（U5)的Vcc端分別連接26伏直流電源、電容二十四（C24)、電 容二十八（C28)的一端及電容二十五（C25)的正極，電容二十五（C25)的負極接地；電容 二十四（C24)的另一端連接信號發(fā)生器芯片一（U5)的CAP2端；電容二十八（C28)的另一端 連接信號發(fā)生器芯片一（U5)的CAP1端；信號發(fā)生器芯片一（U5)的Vout端連接電阻二十 (R20)的一端，電阻二十（R20)的另一端接地；信號發(fā)生器芯片一（U5)的REF in端連接信 號發(fā)生器芯片一（U5)的REF out端；所述的電容二十五（C25)為有極性電容。
4. 根據(jù)權利要求1所述的一種儀表測試箱，其特征在于：所述的另一電流或電壓信號 發(fā)生器包括信號發(fā)生器芯片二、電容、放大器、電阻，信號發(fā)生器芯片二（U8)的VLL端連接 電容三十三（C33)的一端，電容三十三（C33)的另一端、信號發(fā)生器芯片二（U8)的CLEAR端 及信號發(fā)生器芯片二（U8)的接地端接地；信號發(fā)生器芯片二（U8)的RANGE selectl端及 RANGE select2端連接電阻二十二（R22)的一端及ARM處理器的GPI01_28端，信號發(fā)生器 芯片二（U8)的LATCH端分別連接電阻二十三（R23)的一端及ARM處理器的SPI1XS0端， 電阻二十二（R22)及電阻二十三（R23)的另一端連接3. 3伏電壓；ARM處理器的SPILSCLK 端連接信號發(fā)生器芯片二（U8)的CLOCK端，ARM處理器的SPI1_D0端連接信號發(fā)生器芯片 二（U8)的DATA in端；信號發(fā)生器芯片二（U8)的Vcc端分別連接電容三十五（C35)、電容 三十七（C37)的一端、電容三十八（C38)的正極及26伏直流電源，電容三十八（C38)的負 極接地；電容三十五（C35)、電容三十七（C37)的另一端分別連接信號發(fā)生器芯片二（U8)的 CAP2端及CAP1端；信號發(fā)生器芯片二（U8)的Vout端分別連接電阻八十二（R82)的一端及 放大器一（U9B)的反向輸入端，電阻八十二（R82)的另一端接地，放大器一（U9B)的正向輸 入端分別連接電阻三十（R30)及電阻三i^一（R31)的一端，電阻三十（R30)的另一端接地， 電阻三i (R31)的另一端及放大器一（U9B)的輸出端連接放大器二（U9A)的正向輸入端， 放大器二（U9A)的反向輸入端及放大器二（U9A)的輸出端連接電阻二十九（R29)的一端；放 大器二（U9A)的正電源連接26伏直流電源，放大器二（U9A)的負電源連接-3. 3伏電壓；信 號發(fā)生器芯片二（U8)的REF in端連接信號發(fā)生器芯片二（U8)的REF out端；所述的電容 三十八（C38)為有極性電容。
5. 根據(jù)權利要求1所述的一種儀表測試箱，其特征在于：所述的信號組合器包括信號 組合器芯片、電阻、放大器，信號組合器芯片（U4)的Vdd端連接5伏電壓，信號組合器芯片 (U4)的ADO端連接電阻四（R4)的一端，信號組合器芯片（U4)的SCL端分別連接電阻二（R2) 的一端及ARM處理器的12C0_SCL端，信號組合器芯片（U4)的SDA端分別連接電阻三（R3) 的一端及ARM處理器的12C0_SDA端，電阻二（R2)、電阻三（R3)及電阻四（R4)的另一端連接 3. 3伏電壓；信號組合器芯片（U4)的B端及接地端接地；信號組合器芯片（U4)的A端及W 端連接電阻八（R8)的一端及放大器三（U2A)的反向輸入端，電阻八（R8)的另一端及放大器 三（U2A)的輸出端連接電阻一（R1)的一端，電阻一（R1)的另一端分別連接電阻五（R5)的 一端及放大器四（U2B)的正向輸入端，放大器四（U2B)的反向輸入端分別連接電阻六（R6) 及電阻九（R9)的一端，電阻九（R9)的另一端接地。
6. 根據(jù)權利要求1所述的一種儀表測試箱，其特征在于：所述的測試選擇模塊包括選 擇模塊芯片、電阻、三極管，ARM處理器的GPI02_4端連接電阻二十四（R24)的一端，電阻 二十四（R24)的另一端分別連接電阻二十五（R25)的一端及三極管一（Q1)的基極，三極管 一（Q1)的發(fā)射極分別連接電阻二十六（R26)的一端及選擇模塊芯片一（U7)的In端，電阻 二十五（R25)及電阻二十六（R26)的另一端接地；三極管一（Q1)的集電極連接電阻二i^一 (R21)的一端，電阻二i^一（R21)的另一端連接12伏電壓；選擇模塊芯片一（U7)的V+端連 接12伏電壓；選擇模塊芯片一（U7)的V-端接地；選擇模塊芯片一（U7)的接地端接地；選 擇模塊芯片一（U7)的No端連接電阻二十七（R27)的一端，電阻二十七（R27)的另一端分 別連接電阻三十二（R32)的一端及三極管二（Q2)的基極，三極管二（Q2)的集電極連接電 阻二十八（R28)的一端，電阻二十八（R28)的另一端連接12伏電壓；三極管二（Q2)的發(fā)射 極分別連接電阻三十三（R33)的一端及選擇模塊芯片二（U10)的In端，電阻三十二（R32) 及電阻三十三（R33)的另一端接地；選擇模塊芯片二（U10)的V-端接地；選擇模塊芯片二 (U10)的V+端連接12伏電壓；選擇模塊芯片二（U10)的接地端接地。
7. 根據(jù)權利要求2至6中任意一項所述的一種儀表測試箱，其特征在于：所述的整形 芯片（U3)的Y端連接選擇模塊芯片一（U7)的Co端；信號發(fā)生器芯片一（U5)的lout端連接 選擇模塊芯片二（U10)的No端，信號發(fā)生器芯片一（U5)的Vout端連接電阻五（R5)的另一 端；信號發(fā)生器芯片二（U8)的lout端連接選擇模塊芯片二（U10) Nc端，電阻二十九（R29) 的另一端連接被測設備；放大器三（U2A)的正向輸入端連接選擇模塊芯片一（U7)的Nc端； 放大器四（U2B)的輸出端及電阻六（R6)的另一端連接被測設備；選擇模塊芯片二（U10)的 Co端連接被測設備。
8. 根據(jù)權利要求1所述的一種儀表測試箱，其特征在于：所述的ARM處理器的輸入端 分別與Nand存儲器、DDR2存儲器、晶振、EEPR0M存儲器、SD卡及網口驅動連接，ARM處理器 通過背包板連接器連接保護電路、喇叭驅動、觸摸模塊、顯示驅動及里程信號選擇模塊，顯 示驅動連接10. 4寸顯示屏；里程信號選擇模塊連接X4里程與照明驅動，測試選擇模塊通過 保護電路連接X3儀表指針驅動。
【文檔編號】G01D18/00GK203908576SQ201420322795
【公開日】2014年10月29日 申請日期:2014年6月17日 優(yōu)先權日:2014年6月17日
【發(fā)明者】陳雙喜, 曹燕飛, 王亮, 何其皓, 孫維孟 申請人:上海德意達電子電器設備有限公司