具有波形發(fā)生及示波功能的便攜式一體的制造方法
【專利摘要】本實用新型公開了一種具有波形發(fā)生及示波功能的便攜式一體機(jī)，包括外殼，外殼上設(shè)有鍵盤模塊、顯示屏模塊、波形采集接口和波形輸出接口，外殼內(nèi)分別設(shè)有微處理器、示波器單元、波形發(fā)生器單元和用于分別給微處理器、示波器單元、波形發(fā)生器單元供電的電源模塊，鍵盤模塊、顯示屏模塊、示波器單元、波形發(fā)生器單元分別與微處理器相連，示波器單元的輸入端與波形采集接口相連，波形發(fā)生器單元的輸出端與波形輸出接口相連。本實用新型具有體積小、價格低廉、使用方便、應(yīng)用范圍廣泛的優(yōu)點。
【專利說明】具有波形發(fā)生及示波功能的便攜式一體機(jī)

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及波形顯示以及發(fā)生相關(guān)設(shè)備領(lǐng)域，具體涉及一種具有波形發(fā)生及示波功能的便攜式一體機(jī)。

【背景技術(shù)】
[0002]目前，公知的示波器和信號發(fā)生器是各為一體的。隨著科學(xué)技術(shù)的發(fā)展，出現(xiàn)了各類電子示波器和示波測量儀器，但其基本組成都包括垂直(Y軸)放大電路、水平(X軸)放大電路和波形顯示、電源供給四部分。利用示波器能觀察各種不同信號幅度隨時間變化的波形曲線，還可以用它測試各種不同的電量，如電壓、電流、頻率、相位差、調(diào)幅度等。凡是能產(chǎn)生測試信號的儀器統(tǒng)稱為信號源，也稱信號發(fā)生器。根據(jù)輸出波形的不同，信號發(fā)生器可分為正弦波信號發(fā)生器、矩形脈沖信號發(fā)生器、函數(shù)信號發(fā)生器和隨機(jī)信號發(fā)生器等四大類。但是，市場上的示波器和信號發(fā)生器大多體積較大，不易攜帶，且價格昂貴，但是示波器和任意波形信號發(fā)生器卻是電子領(lǐng)域工程與實驗必不可少的儀器設(shè)備。
實用新型內(nèi)容
[0003]針對現(xiàn)有技術(shù)的上述技術(shù)問題，提供一種體積小、價格低廉、使用方便、應(yīng)用范圍廣泛的具有波形發(fā)生及示波功能的便攜式一體機(jī)。
[0004]一種具有波形發(fā)生及示波功能的便攜式一體機(jī)，包括外殼，所述外殼上設(shè)有鍵盤模塊、顯示屏模塊、波形采集接口和波形輸出接口，所述外殼內(nèi)分別設(shè)有微處理器、示波器單元、波形發(fā)生器單元和用于分別給微處理器、示波器單元、波形發(fā)生器單元供電的電源模塊，所述鍵盤模塊、顯示屏模塊、示波器單元、波形發(fā)生器單元分別與微處理器相連，所述示波器單元的輸入端與波形采集接口相連，所述波形發(fā)生器單元的輸出端與波形輸出接口相連。
[0005]優(yōu)選地，所述示波器單元包括前級信號調(diào)理模塊、程控放大模塊、AD采集模塊和采樣時鐘模塊，所述前級信號調(diào)理模塊的輸入端與波形采集接口相連，所述前級信號調(diào)理模塊的輸出端依次通過程控放大模塊、AD采集模塊和微處理器相連，且所述AD采集模塊的時鐘信號輸入端與采樣時鐘模塊相連，所述采樣時鐘模塊的控制端與微處理器相連。
[0006]優(yōu)選地，所述波形發(fā)生器單元包括直接數(shù)字頻率合成器和繼電選擇開關(guān)，所述直接數(shù)字頻率合成器的控制端與微處理器相連，所述直接數(shù)字頻率合成器的輸出端通過第一射隨器與繼電選擇開關(guān)的第一個選通輸入端相連，所述直接數(shù)字頻率合成器的輸出端依次通過低通濾波器、第一放大器、數(shù)字衰減器、第二射隨器與繼電選擇開關(guān)的第二個選通輸入端相連，所述直接數(shù)字頻率合成器的輸出端依次通過積分選擇器、第二放大器與繼電選擇開關(guān)的第三個選通輸入端相連，所述數(shù)字衰減器、積分選擇器的控制端分別與微處理器相連，所述繼電選擇開關(guān)依次通過真有效值轉(zhuǎn)換電路和A/D轉(zhuǎn)換電路與微處理器相連，所述繼電選擇開關(guān)的控制端與微處理器相連。
[0007]優(yōu)選地，所述微處理器為FPGA芯片。
[0008]本實用新型具有波形發(fā)生及示波功能的便攜式一體機(jī)具有下述優(yōu)點:本實用新型的便攜式一體機(jī)外殼上設(shè)有鍵盤模塊、顯示屏模塊、波形采集接口和波形輸出接口，外殼內(nèi)分別設(shè)有微處理器、示波器單元、波形發(fā)生器單元和用于分別給微處理器、示波器單元、波形發(fā)生器單元供電的電源模塊，鍵盤模塊、顯示屏模塊、示波器單元、波形發(fā)生器單元分別與微處理器相連，示波器單元的輸入端與波形采集接口相連，波形發(fā)生器單元的輸出端與波形輸出接口相連，基于上述結(jié)構(gòu)，既可以基于示波器單元實現(xiàn)示波器的功能，又可以基于波形發(fā)生器單元實現(xiàn)波形發(fā)生器的功能，集波形發(fā)生及示波功能于一體，能夠廣泛應(yīng)用于產(chǎn)生電測試信號并觀察其波形曲線、測量各種不同電信號等，波形發(fā)生和波形顯示，具有體積小、價格低廉、使用方便、應(yīng)用范圍廣泛的優(yōu)點。

【專利附圖】

【附圖說明】
[0009]圖1為本實用新型實施例的立體結(jié)構(gòu)示意圖。
[0010]圖2為本實用新型實施例的電路原理框架結(jié)構(gòu)示意圖。
[0011]圖3為本實用新型實施例中程控放大模塊的電路原理示意圖。
[0012]圖4為本實用新型實施例中AD采集模塊的電路原理示意圖。
[0013]圖5為本實用新型實施例中采樣時鐘模塊的電路原理示意圖。
[0014]圖6為本實用新型實施例中直接數(shù)字頻率合成器的接口電路原理示意圖。
[0015]圖7為本實用新型實施例中低通濾波器和第一放大器的電路原理示意圖。
[0016]圖8為本實用新型實施例中繼電選擇開關(guān)的電路原理示意圖。
[0017]圖9為本實用新型實施例中有效值轉(zhuǎn)換電路何A/D轉(zhuǎn)換電路的電路原理示意圖。
[0018]圖例說明:1、外殼；11、鍵盤模塊；12、顯示屏模塊；13、波形采集接口 ；14、波形輸出接口 ；2、微處理器；3、示波器單元；31、前級信號調(diào)理模塊；32、程控放大模塊；33、AD采集模塊；34、采樣時鐘模塊；4、波形發(fā)生器單元；41、直接數(shù)字頻率合成器；42、繼電選擇開關(guān)；43、第一射隨器；44、低通濾波器；441、第一放大器；442、數(shù)字衰減器；443、第二射隨器；45、積分選擇器；451、第二放大器；46、真有效值轉(zhuǎn)換電路；47、A/D轉(zhuǎn)換電路。

【具體實施方式】
[0019]如圖1和圖2所示，本實施例具有波形發(fā)生及示波功能的便攜式一體機(jī)包括外殼1，外殼I上設(shè)有鍵盤模塊11、顯示屏模塊12、波形采集接口 13和波形輸出接口 14，外殼I內(nèi)分別設(shè)有微處理器2、示波器單元3、波形發(fā)生器單元4和用于分別給微處理器2、示波器單元3、波形發(fā)生器單元4供電的電源模塊，鍵盤模塊11、顯示屏模塊12、示波器單元3、波形發(fā)生器單元4分別與微處理器2相連，示波器單元3的輸入端與波形采集接口 13相連，波形發(fā)生器單元4的輸出端與波形輸出接口 14相連。本實施例既可以基于示波器單元3實現(xiàn)示波器的功能，又可以基于波形發(fā)生器單元4實現(xiàn)波形發(fā)生器的功能，集波形發(fā)生及示波功能于一體，能夠廣泛應(yīng)用于產(chǎn)生電測試信號并觀察其波形曲線、測量各種不同電信號等，波形發(fā)生和波形顯示，具有體積小、價格低廉、使用方便、應(yīng)用范圍廣泛的優(yōu)點。
[0020]本實施例中，外殼I采用絕緣材料制成,外殼I的尺寸型號為200mm*100mm*100mm ；此外，鍵盤模塊11具體采用PS2鍵盤，顯示屏模塊12具體采用EVTVF43彩屏，鍵盤模塊11和顯示屏模塊12是本實施例的人機(jī)交互接口，在波形發(fā)生及示波功能中都起到人機(jī)交互的作用，在發(fā)生波形時，鍵盤模塊11和顯示屏模塊12結(jié)合可用于波形發(fā)生器單元4的信號源頻率、波形、幅度、偏置的設(shè)定，在波形顯示時，顯示屏模塊12用于示波器單元3的波形、幅度、頻率顯示。需要說明的是，本實施例具有波形發(fā)生及示波功能的便攜式一體機(jī)的實現(xiàn)并不依賴于信號源的頻率、波形、幅度、偏置的設(shè)定，本實施例也完全可以將信號源的頻率、波形、幅度、偏置的設(shè)定根據(jù)其具體的應(yīng)用領(lǐng)域的參數(shù)配置預(yù)先設(shè)置在電路中。
[0021]本實施例中，微處理器2為FPGA芯片，具體基于一塊Cyclone IV的核心板來實現(xiàn)。需要說明的是，F(xiàn)PGA芯片僅僅是微處理器2的一種具體實現(xiàn)方式，此外也可以根據(jù)需要采用其它微處理器實現(xiàn)，例如單片機(jī)、ARM芯片、DSP芯片等，在此不再贅述。
[0022]本實施例中，示波器單元3包括前級信號調(diào)理模塊31、程控放大模塊32、AD采集模塊33和采樣時鐘模塊34，前級信號調(diào)理模塊31的輸入端與波形采集接口 13相連，前級信號調(diào)理模塊31的輸出端依次通過程控放大模塊32、AD采集模塊33和微處理器2相連，且AD采集模塊33的時鐘信號輸入端與采樣時鐘模塊34相連，采樣時鐘模塊34的控制端與微處理器2相連。前級信號調(diào)理模塊31將來自波形采集接口 13的信號進(jìn)行信號調(diào)理后輸入至程控放大模塊32，通過程控放大模塊32對輸入信號做可控放大，使其達(dá)到最適合AD采集模塊33采集的信號的電平范圍要求；同時，在采樣時鐘模塊34為AD采集模塊33提供采樣時鐘，使得AD采集模塊33在該采樣時鐘控制下，對程控放大模塊32輸出的以經(jīng)過前級信號調(diào)理和放大后的信號做采樣輸出給微處理器2，通過微處理器2從顯示屏模塊12輸出。
[0023]如圖3所示，本實施例的程控放大模塊32主要有兩片程控放大芯片AD603級聯(lián)組成，前級信號調(diào)理模塊31調(diào)理后輸出的信號經(jīng)過兩片程控放大芯片AD603，可以將輸入信號放大、縮小、不變?nèi)N方式，使輸入信號達(dá)到AD采集的最佳采樣幅度。程控放大模塊32的增益控制由DA2信號通過程控放大芯片AD603的GPOS引腳來控制，輸入信號與程控放大芯片AD603的VINP引腳連接，經(jīng)第一級程控放大芯片AD603運算放大后通過VOUT腳輸出到第二級程控放大芯片AD603的VINP引腳，程控放大芯片AD603的VOUT輸出被程控放大模塊32程控放大后的信號。由于來自波形采集接口 13的輸入信號經(jīng)過前級信號調(diào)理模塊31調(diào)理后，其電壓仍可能不在AD采集模塊33的最佳采集幅度內(nèi)，本實施例通過程控放大模塊32對輸入信號進(jìn)行放大，從而確保輸入AD采集模塊33的電壓信號都位于AD采集模塊33的最佳采集幅度內(nèi)。
[0024]如圖4所示，本實施例的AD采集模塊33基于ADS802AD芯片和AD8138芯片實現(xiàn)，ADS802AD芯片通過BI?B12數(shù)據(jù)引腳、MSBI控制引腳、OE控制引腳和微處理器2相連，ADS802AD芯片的采樣時鐘輸入引腳CLK則與采樣時鐘模塊34的時鐘輸出引腳相連，通過采樣時鐘模塊34為AD采集提供采樣時鐘，ADS802AD芯片的兩個IN_、IN+兩個采樣輸出引腳通過IN-、IN+兩個引腳轉(zhuǎn)換為差分信號后輸出給差分驅(qū)動芯片AD8138，再通過差分驅(qū)動芯片AD8138調(diào)理后通過0UT4輸出引腳輸出給微處理器2。
[0025]如圖5所示，本實施例的采樣時鐘模塊34主要基于AD9850時鐘芯片、0PA2690運算放大器芯片和TLV3501比較器實現(xiàn)。AD9850時鐘芯片通過D0-D7、WCLK、FQUD引腳作為控制引腳與微處理器2連接，微處理器2控制AD9850時鐘芯片產(chǎn)生輸入信號的采樣時鐘，時鐘信號經(jīng)AD9850時鐘芯片的1UT引腳輸出，通過簡單LC濾波后輸入到0PA2690運算放大器芯片的+INA引腳，經(jīng)0PA2690運算放大器芯片將時鐘信號放大后輸入到TLV3501比較器的-1N引腳，通過TLV3501比較器產(chǎn)生方波并經(jīng)OUT腳輸出AD_CLK時鐘給AD采集模塊33，從而給AD采集模塊33的AD采集提供采樣時鐘。
[0026]如圖2所示，本實施例的波形發(fā)生器單元4包括直接數(shù)字頻率合成器41和繼電選擇開關(guān)42，直接數(shù)字頻率合成器41的控制端與微處理器2相連，直接數(shù)字頻率合成器41的輸出端通過第一射隨器43與繼電選擇開關(guān)42的第一個選通輸入端相連，直接數(shù)字頻率合成器41的輸出端依次通過低通濾波器(LPF)44、第一放大器441、數(shù)字衰減器442、第二射隨器443與繼電選擇開關(guān)42的第二個選通輸入端相連，直接數(shù)字頻率合成器41的輸出端依次通過積分選擇器45、第二放大器451與繼電選擇開關(guān)42的第三個選通輸入端相連，數(shù)字衰減器442、積分選擇器45的控制端分別與微處理器2相連，繼電選擇開關(guān)42的輸出端依次通過真有效值轉(zhuǎn)換電路46和A/D轉(zhuǎn)換電路47與微處理器2相連，繼電選擇開關(guān)42的控制端與微處理器2相連。直接數(shù)字頻率合成器41可以產(chǎn)生頻率和相位可調(diào)的信號，也可以產(chǎn)生正弦波和方波。直接數(shù)字頻率合成器41的輸出端通過第一射隨器43與繼電選擇開關(guān)42的第一個選通輸入端相連,通過第一射隨器43加大輸出的電流以及加大信號的驅(qū)動能力，從而構(gòu)成波形發(fā)生器單元4的正弦波發(fā)生電路。直接數(shù)字頻率合成器41的輸出端依次通過低通濾波器44、第一放大器441、數(shù)字衰減器442、第二射隨器443與繼電選擇開關(guān)42的第二個選通輸入端相連，低通濾波器44對得到的正弦波進(jìn)行濾波得到質(zhì)量更好的正弦波，然后通過第一放大器441進(jìn)行放大，通過數(shù)字衰減器442進(jìn)行功率電平調(diào)整，最后通過第二射隨器443加大輸出的電流以及加大信號的驅(qū)動能力，從而構(gòu)成波形發(fā)生器單元4的方波發(fā)生電路。直接數(shù)字頻率合成器41的輸出端依次通過積分選擇器45、第二放大器451與繼電選擇開關(guān)42的第三個選通輸入端相連，積分選擇器45將方波通過積分變?yōu)殇忼X波，然后通過第二放大器451放大，從而構(gòu)成波形發(fā)生器單元4的鋸齒波發(fā)生電路。繼電選擇開關(guān)42的控制端與微處理器2相連，從而繼電選擇開關(guān)42受控在正弦波發(fā)生電路、方波發(fā)生電路、鋸齒波發(fā)生電路三者中選通一路作為最終輸出。
[0027]如圖6所示，本實施例的直接數(shù)字頻率合成器41基于AD9954直接數(shù)字頻率合成芯片實現(xiàn)，AD9954直接數(shù)字頻率合成芯片是一種成熟的直接數(shù)字頻率合成(DDS)芯片，用于通過改變相位累加器的頻率控制字來改變相位增量，相位增量不同將導(dǎo)致一個周期內(nèi)取樣點數(shù)不同，在取樣頻率不變的情況下，通過改變相位累加器頻率控制字的方法將這種變化的相位/幅值量化為數(shù)字信號，然后通過D/A變換和低通濾波即可得到相位變化的合成模擬信號頻率。參見圖6，AD9954直接數(shù)字頻率合成芯片通過UPDATA、PS1、PS0、SD10、SCLK、CS、SDO、RESET引腳與FPGA連接，通過FPGA指令控制，使AD9954直接數(shù)字頻率合成芯片產(chǎn)生頻率、相位、幅度可調(diào)的正弦波通過10UT、7^〒兩個引腳作為輸出端差分輸出。
[0028]如圖7所示，本實施例的低通濾波器44具體采用基于AD8130低通濾波芯片實現(xiàn)的十階的巴特沃斯無源低通濾波器，對直接數(shù)字頻率合成器41產(chǎn)生的信號濾波得到質(zhì)量較好的信號；第一放大器441則基于高速運算放大器0PA695實現(xiàn)。AD9954直接數(shù)字頻率合成芯片產(chǎn)生的差分信號輸入到AD8130低通濾波芯片的+IN、-1N引腳，通過AD8130低通濾波芯片差分轉(zhuǎn)單端經(jīng)OUT引腳輸出信號，信號經(jīng)過AD8130低通濾波芯片實現(xiàn)的十階的巴特沃斯無源低通濾波器后得到質(zhì)量較好的波形信號，再輸入到高速運算放大器0PA695的+IN引腳，通過高速運算放大器0PA695放大后從Output腳輸出得到幅度合適、質(zhì)量更好的信號。
[0029]如圖8所示，本實施例中的繼電選擇開關(guān)42具體采用四雙向模擬開關(guān)CD4066實現(xiàn)，四雙向模擬開關(guān)CD4066的具有四個信號輸入引腳SIG_A_IN、SIG_B_IN、SIG_B_IN、SIG_B_IN,四個信號輸入引腳SIG_A_IN、SIG_B_IN、SIG_C_IN、SIG_D_IN分別對應(yīng)四個控制信號引腳 C0NTR0L_A、C0NTR0L_B> C0NTR0L_C、C0NTR0L_D 和四個輸出信號引腳 SIG_A_0UT、SIG_B_0UT、SIG_C_0UT、SIG_D_0UTo 本實施例中，輸入引腳 SIG_A_IN、SIG_B_IN、SIG_B_IN 分別與第一射隨器43、第二射隨器443、第二放大器451相連，對應(yīng)的三個控制引腳C0NTR0L_A、C0NTR0L_B、C0NTR0L_C則分別與微處理器2相連，三個輸出引腳SIG_A_0UT、SIG_B_0UT、SIG_C_0UT相互連接并串接電阻Rl后作為共同的輸出引腳輸出Vf，同時共同的輸出引腳Vf還依次通過真有效值轉(zhuǎn)換電路46和A/D轉(zhuǎn)換電路47與微處理器2相連。微處理器2根據(jù)需要選通直接數(shù)字頻率合成器41和繼電選擇開關(guān)42之間的一個通路，例如選通SIG_A_IN、sig_b_in>sig_c_in三者之一使得共同的輸出引腳輸出正弦波、方波或者鋸齒波，從而實現(xiàn)波形的發(fā)生功能。
[0030]如圖9所示，本實施例中，真有效值轉(zhuǎn)換電路46基于功率檢測芯片AD8361實現(xiàn)，繼電選擇開關(guān)42的輸出端輸出信號Vf從功率檢測芯片AD8361的RFIN引腳輸入，在功率檢測芯片AD8361內(nèi)依次完成真有效值轉(zhuǎn)換后得到有效值DCl并通過功率檢測芯片AD8361的VRMS引腳輸出至A/D轉(zhuǎn)換電路47，再通過A/D轉(zhuǎn)換電路47進(jìn)行模數(shù)轉(zhuǎn)換后輸出至微處理器2。通過真有效值轉(zhuǎn)換電路46和A/D轉(zhuǎn)換電路47，完成采集繼電選擇開關(guān)42的輸出信號的幅值并作為反饋輸出給微處理器2，微處理器2則根據(jù)反饋的繼電選擇開關(guān)42的輸出信號的幅值控制數(shù)字衰減器442。
[0031]以上所述僅是本實用新型的優(yōu)選實施方式，本實用新型的保護(hù)范圍并不僅局限于上述實施例，凡屬于本實用新型思路下的技術(shù)方案均屬于本實用新型的保護(hù)范圍。應(yīng)當(dāng)指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本實用新型原理前提下的若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種具有波形發(fā)生及示波功能的便攜式一體機(jī)，其特征在于:包括外殼(1)，所述外殼⑴上設(shè)有鍵盤模塊(11)、顯示屏模塊(12)、波形采集接口(13)和波形輸出接口(14)，所述外殼(I)內(nèi)分別設(shè)有微處理器(2)、示波器單元(3)、波形發(fā)生器單元(4)和用于分別給微處理器(2)、示波器單元(3)、波形發(fā)生器單元(4)供電的電源模塊，所述鍵盤模塊(11)、顯示屏模塊(12)、示波器單元(3)、波形發(fā)生器單元(4)分別與微處理器(2)相連，所述示波器單元(3)的輸入端與波形采集接口(13)相連，所述波形發(fā)生器單元(4)的輸出端與波形輸出接口(14)相連。
2.根據(jù)權(quán)利要求1所述的具有波形發(fā)生及示波功能的便攜式一體機(jī)，其特征在于:所述示波器單元(3)包括前級信號調(diào)理模塊(31)、程控放大模塊(32)、AD采集模塊(33)和采樣時鐘模塊(34)，所述前級信號調(diào)理模塊(31)的輸入端與波形采集接口(13)相連，所述前級信號調(diào)理模塊(31)的輸出端依次通過程控放大模塊(32)、AD采集模塊(33)和微處理器(2)相連，且所述AD采集模塊(33)的時鐘信號輸入端與采樣時鐘模塊(34)相連，所述采樣時鐘模塊(34)的控制端與微處理器(2)相連。
3.根據(jù)權(quán)利要求2所述的具有波形發(fā)生及示波功能的便攜式一體機(jī)，其特征在于:所述波形發(fā)生器單元(4)包括直接數(shù)字頻率合成器(41)和繼電選擇開關(guān)(42)，所述直接數(shù)字頻率合成器(41)的控制端與微處理器(2)相連，所述直接數(shù)字頻率合成器(41)的輸出端通過第一射隨器(43)與繼電選擇開關(guān)(42)的第一個選通輸入端相連，所述直接數(shù)字頻率合成器(41)的輸出端依次通過低通濾波器(44)、第一放大器(441)、數(shù)字衰減器(442)、第二射隨器(443)與繼電選擇開關(guān)(42)的第二個選通輸入端相連，所述直接數(shù)字頻率合成器(41)的輸出端依次通過積分選擇器(45)、第二放大器(451)與繼電選擇開關(guān)(42)的第三個選通輸入端相連，所述數(shù)字衰減器(442)、積分選擇器(45)的控制端分別與微處理器(2)相連，所述繼電選擇開關(guān)(42)的輸出端依次通過真有效值轉(zhuǎn)換電路(46)和A/D轉(zhuǎn)換電路(47)與微處理器(2)相連，所述繼電選擇開關(guān)(42)的控制端與微處理器(2)相連。
4.根據(jù)權(quán)利要求1或2或3所述的具有波形發(fā)生及示波功能的便攜式一體機(jī)，其特征在于:所述微處理器(2)為FPGA芯片。
【文檔編號】G01R1/28GK203965499SQ201420322641
【公開日】2014年11月26日 申請日期:2014年6月17日 優(yōu)先權(quán)日:2014年6月17日
【發(fā)明者】謝海情, 陳建成, 單勇, 舒依依, 蓋婷 申請人:長沙理工大學(xué)