一種硅微諧振式加速度計(jì)電路控制系統(tǒng)的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種硅微諧振式加速度計(jì)電路控制系統(tǒng)，包括兩個(gè)對(duì)稱(chēng)的電路控制系統(tǒng)，分別用于控制上諧振器和下諧振器，其中，每個(gè)電路控制系統(tǒng)包括：前置讀取電路、濾波放大電路、二次放大電路、峰值檢波電路、模數(shù)轉(zhuǎn)換電路、PID控制器、數(shù)模轉(zhuǎn)換電路、比較電路、全數(shù)字鎖相環(huán)、驅(qū)動(dòng)電路、晶振電路、溫度傳感器電路、溫度補(bǔ)償模塊和通信接口模塊。電路控制環(huán)路中溫度補(bǔ)償措施克服了器件溫度漂移因素的影響，環(huán)路峰值信號(hào)的采集降低了系統(tǒng)采樣頻率和系統(tǒng)時(shí)鐘頻率，進(jìn)而降低了系統(tǒng)設(shè)計(jì)的難度。模擬和數(shù)字相結(jié)合的控制方法，使得本系統(tǒng)可以直接與PC相連，實(shí)現(xiàn)對(duì)加速度計(jì)的實(shí)時(shí)監(jiān)測(cè)和實(shí)時(shí)修改FPGA內(nèi)部控制參數(shù)，提高了系統(tǒng)的集成度。
【專(zhuān)利說(shuō)明】一種硅微諧振式加速度計(jì)電路控制系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種微機(jī)械諧振式慣性器件的控制系統(tǒng)，具體地涉及一種硅微諧振式加速度計(jì)電路控制系統(tǒng)。
【背景技術(shù)】
[0002]硅微加速度計(jì)是一種利用MEMS加工工藝制造的慣性傳感器，與其他加速度相比，其易于ASIC集成，可批量生產(chǎn)，具有體積小、質(zhì)量輕、低耗能、成本低、可靠性和穩(wěn)定性好等優(yōu)點(diǎn)，在軍事和民用領(lǐng)域有著十分重要的應(yīng)用價(jià)值，是世界各國(guó)爭(zhēng)相研究的高技術(shù)課題。目前微機(jī)械加速度計(jì)的研究方向主要集中于高分辨率、多軸集成和數(shù)字化輸出三個(gè)方面，有壓阻式、電容式、壓電式、熱對(duì)流式、諧振式和隧道電流式等多種形式。
[0003]硅微諧振式加速度計(jì)是一種具有潛在高精度特性的微型加速度計(jì)。與電容檢測(cè)式加速度計(jì)不同，硅微諧振式加速度計(jì)主要利用諧振原理，通過(guò)檢測(cè)諧振器諧振頻率的變化來(lái)達(dá)到測(cè)量加速度的目的，其具有很高的靈敏度和分辨率，抗干擾能力強(qiáng)，輸出信號(hào)能直接進(jìn)入數(shù)字系統(tǒng)，易于進(jìn)行信號(hào)處理。
[0004]傳統(tǒng)的硅微諧振式加速度計(jì)控制電路主要通過(guò)純模擬電路實(shí)現(xiàn)。2002年，美國(guó)Draper實(shí)驗(yàn)室設(shè)計(jì)了硅微諧振式加速度計(jì)，提出采用梳齒式靜電驅(qū)動(dòng)和電容檢測(cè)的方式。目前這種驅(qū)動(dòng)和檢測(cè)方式通過(guò)模擬電路成功實(shí)現(xiàn)，并取得一定性能。但是在模擬電路中需要額外的頻率測(cè)量裝置且模擬電路很難與廣泛存在的數(shù)字接口匹配，使的模擬控制的硅微諧振式加速度計(jì)的應(yīng)用范圍有限。除此之外，模擬電路易受外界電場(chǎng)、磁場(chǎng)、溫度等因素影響，以致硅微諧振式加速度計(jì)的性能難以進(jìn)一步提高。

【發(fā)明內(nèi)容】

[0005]發(fā)明目的:為解決現(xiàn)有技術(shù)中存在的技術(shù)問(wèn)題，本發(fā)明提出一種硅微諧振式加速度計(jì)電路控制系統(tǒng)，解決了對(duì)加速度計(jì)的控制與檢測(cè)，滿足系統(tǒng)與計(jì)算機(jī)的通信，提高了電路的集成度。
[0006]技術(shù)方案:為實(shí)現(xiàn)上述技術(shù)目的，本發(fā)明提出一種硅微諧振式加速度計(jì)電路控制系統(tǒng)，包括兩個(gè)對(duì)稱(chēng)的電路控制系統(tǒng)，分別用于控制上諧振器和下諧振器，其中，每個(gè)電路控制系統(tǒng)包括:
[0007]前置讀取電路，與上諧振器或下諧振器相連，用于將上諧振器或下諧振器的檢測(cè)梳齒產(chǎn)生的微弱電容檢測(cè)信號(hào)轉(zhuǎn)化為微弱電壓檢測(cè)信號(hào)；
[0008]濾波放大電路，與所述前置讀取電路串聯(lián)，用于對(duì)微弱電壓檢測(cè)信號(hào)進(jìn)行濾波放大；
[0009]二次放大電路，與所述濾波放大電路串聯(lián)，用于將所述經(jīng)濾波放大的微弱電壓檢測(cè)信號(hào)轉(zhuǎn)化為純凈的幅度合適的電壓檢測(cè)信號(hào)；
[0010]峰值檢波電路，與所述二次放大電路連接，用于測(cè)量電壓檢測(cè)信號(hào)的幅度信息；[0011 ] 模數(shù)轉(zhuǎn)換電路，與所述峰值檢波電路連接，用于將電壓檢測(cè)信號(hào)的幅度信息轉(zhuǎn)化為數(shù)字信息輸入到FPGA芯片上的PID控制器中；
[0012]PID控制器，位于FPGA芯片上，用于對(duì)所述電壓檢測(cè)信號(hào)的幅度與基準(zhǔn)幅值的偏差信號(hào)的控制；
[0013]數(shù)模轉(zhuǎn)換電路，與所述PID控制器連接，將PID的輸出信號(hào)轉(zhuǎn)換為模擬量傳遞給驅(qū)動(dòng)電路，作為驅(qū)動(dòng)電路的直流量；
[0014]比較電路，與所述二次放大電路連接，用于將電壓檢測(cè)信號(hào)轉(zhuǎn)化為方波信號(hào)；
[0015]全數(shù)字鎖相環(huán)，位于FPGA芯片上，與所述比較電路連接，用于測(cè)量電壓檢測(cè)信號(hào)和驅(qū)動(dòng)信號(hào)的相位信息，所述全數(shù)字鎖相環(huán)鑒相后輸出的方波信號(hào)直接傳遞給驅(qū)動(dòng)電路，作為驅(qū)動(dòng)電路的交流量；
[0016]驅(qū)動(dòng)電路，與所述數(shù)模轉(zhuǎn)換電路和全數(shù)字鎖相環(huán)連接，實(shí)現(xiàn)直流量和交流量的耦合，驅(qū)動(dòng)電路輸出的兩路相位相反幅度相同的交直流耦合信號(hào)施加到上諧振器或下諧振器的驅(qū)動(dòng)梳齒上，形成閉環(huán)驅(qū)動(dòng)；
[0017]晶振電路，為FPGA芯片提供全局時(shí)鐘，F(xiàn)PGA芯片中的高頻載波模塊對(duì)全局時(shí)鐘分頻為諧振器提供調(diào)制載波；
[0018]溫度傳感器電路，與FPGA芯片連接，用于檢測(cè)硅微諧振式加速度計(jì)的系統(tǒng)溫度；
[0019]溫度補(bǔ)償模塊，位于FPGA芯片上，與所述溫度傳感器的輸出端連接，根據(jù)外界溫度變化來(lái)補(bǔ)償硅微諧振式加速度計(jì)的性能特性；
[0020]具體地，所述前端讀取電路采用環(huán)形二極管差分電容檢測(cè)電路。
[0021]所述濾波放大電路由低通濾波器和差分放大電路串聯(lián)構(gòu)成，其中低通濾波器采用電阻電容構(gòu)成的無(wú)源低通濾波器，差分放大電路采用儀表放大器。
[0022]所述全數(shù)字鎖相環(huán)包括數(shù)字鑒相器、數(shù)字環(huán)路濾波器、數(shù)控振蕩器和分頻器，其中，數(shù)字鑒相器采用異或鑒相器，數(shù)字環(huán)路濾波器為K變?？赡嬗?jì)數(shù)器，數(shù)控振蕩器為ID計(jì)數(shù)器。
[0023]所述驅(qū)動(dòng)電路包括第一反相器、第二反相器、第一加法器和第二加法器。
[0024]所述硅微諧振式加速度計(jì)電路控制系統(tǒng)還包括一個(gè)通信接口模塊，所述通信接口模塊通過(guò)RS232串口通信協(xié)議與上位機(jī)通信實(shí)現(xiàn)對(duì)系統(tǒng)的實(shí)時(shí)監(jiān)控與檢測(cè)。
[0025]所述硅微諧振式加速度計(jì)電路控制系統(tǒng)的信號(hào)傳遞流程為:驅(qū)動(dòng)信號(hào)加載到對(duì)應(yīng)諧振器的驅(qū)動(dòng)梳齒上，檢測(cè)梳齒產(chǎn)生的微弱電容檢測(cè)信號(hào)連接到前置讀取電路，從而將微弱電容檢測(cè)信號(hào)轉(zhuǎn)換為微弱電壓檢測(cè)信號(hào)。微弱電壓檢測(cè)信號(hào)經(jīng)濾波放大后輸出純凈的幅度合適的電壓檢測(cè)信號(hào)，將輸出的電壓檢測(cè)信號(hào)分為兩路:一路經(jīng)峰值檢波器檢測(cè)電壓檢測(cè)信號(hào)的幅度信息，并經(jīng)模數(shù)轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號(hào)輸入FPGA芯片中；另一路經(jīng)比較器輸入到FPGA芯片中的全數(shù)字鎖相環(huán)模塊，通過(guò)全數(shù)字鎖相環(huán)測(cè)量驅(qū)動(dòng)信號(hào)與電壓檢測(cè)信號(hào)的相位信息。在FPGA芯片中幅度直流量與設(shè)定的基準(zhǔn)值作差，對(duì)偏差信號(hào)進(jìn)行PID控制，PID控制的輸出經(jīng)數(shù)模轉(zhuǎn)換電路傳遞給驅(qū)動(dòng)電路，作為驅(qū)動(dòng)電路中的直流量。FPGA芯片中的全數(shù)字鎖相環(huán)鑒相后輸出的方波信號(hào)直接傳遞給驅(qū)動(dòng)電路，作為驅(qū)動(dòng)電路中的交流量。驅(qū)動(dòng)電路輸出的兩路相位相反幅度相同的交直流耦合信號(hào)施加到諧振器的驅(qū)動(dòng)梳齒上，形成閉環(huán)驅(qū)動(dòng)。
[0026]作為一種改進(jìn)，F(xiàn)PGA中的高頻載波模塊通過(guò)對(duì)全局時(shí)鐘信號(hào)分頻處理來(lái)為硅微諧振式加速度計(jì)提供載波調(diào)制信號(hào)。[0027]有益效果:與現(xiàn)有技術(shù)相比，本發(fā)明具有如下技術(shù)效果:
[0028](I)本發(fā)明采用高頻載波調(diào)制檢測(cè)電容信號(hào)，將待檢測(cè)的電容檢測(cè)信號(hào)的頻譜搬移到干擾小的高頻段上，隔離了驅(qū)動(dòng)耦合信號(hào)，增強(qiáng)了微弱電容信號(hào)的檢測(cè)能力。
[0029](2)本發(fā)明采用方波信號(hào)作為驅(qū)動(dòng)信號(hào)，簡(jiǎn)化了驅(qū)動(dòng)電路的設(shè)計(jì)，降低了 FPGA的資源的消耗，降低了系統(tǒng)設(shè)計(jì)的難度
[0030](3)本發(fā)明的模數(shù)轉(zhuǎn)換器是對(duì)直流量幅度信號(hào)的采集，降低了系統(tǒng)的采樣頻率和系統(tǒng)時(shí)鐘頻率，溫度傳感器電路能夠監(jiān)測(cè)外界溫度變化，F(xiàn)PGA內(nèi)部的溫度補(bǔ)償算法可以降低溫度對(duì)系統(tǒng)性能的影響。
[0031](4)本發(fā)明中全數(shù)字鎖相環(huán)能夠鎖定驅(qū)動(dòng)信號(hào)與電壓檢測(cè)信號(hào)的相位，當(dāng)環(huán)路鎖定時(shí)，驅(qū)動(dòng)信號(hào)的頻率剛好位于諧振器的諧振頻率。
[0032](5)本發(fā)明在FPGA中設(shè)置通信接口，方便系統(tǒng)與外界的通信，實(shí)現(xiàn)對(duì)系統(tǒng)的實(shí)時(shí)監(jiān)測(cè)與控制。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0033]圖1為本發(fā)明的硅微諧振式加速度計(jì)的結(jié)構(gòu)示意圖；
[0034]圖2為本發(fā)明的上諧振器電路控制系統(tǒng)的結(jié)構(gòu)示意圖；
[0035]圖3為本發(fā)明的下諧振器電路控制系統(tǒng)的結(jié)構(gòu)示意圖；
[0036]圖4為本發(fā)明的全數(shù)字鎖相環(huán)實(shí)現(xiàn)示意圖；
[0037]圖5為本發(fā)明的全數(shù)字鎖相環(huán)相位鎖定時(shí)時(shí)序圖；
[0038]圖6為本發(fā)明的PID控制算法原理圖；
[0039]圖7為本發(fā)明對(duì)應(yīng)的峰值檢波電路圖；
[0040]圖8為本發(fā)明的電路控制系統(tǒng)驅(qū)動(dòng)電路圖；
[0041]圖9為本發(fā)明高頻載波信號(hào)的加載方式及前置讀取電路與濾波放大電路的電路圖。
【具體實(shí)施方式】
[0042]下面結(jié)合附圖和具體實(shí)施例，近一步闡明本發(fā)明，應(yīng)理解這些實(shí)施例僅用于說(shuō)明本發(fā)明而不用于限制本發(fā)明的范圍，在閱讀了本發(fā)明了后，本領(lǐng)域技術(shù)人員對(duì)本發(fā)明的各種等價(jià)形式的修改均落于本申請(qǐng)所附權(quán)利要求所限定的范圍。
[0043]如圖1所示，本發(fā)明所適用的硅微諧振式加速度機(jī)械機(jī)構(gòu)包括質(zhì)量塊101、杠桿放大機(jī)構(gòu)102和諧振器，該諧振器分為上下對(duì)稱(chēng)的上諧振器103、下諧振器104組成，每個(gè)諧振器又包括驅(qū)動(dòng)梳齒105和檢測(cè)梳齒106等組成。
[0044]如圖2、圖3分別為上諧振器和下諧振器的電路控制系統(tǒng)。每個(gè)電路控制系統(tǒng)包括前置讀取電路201、濾波放大電路202、二次放大電路、峰值檢波電路203、模數(shù)轉(zhuǎn)換電路、PID控制器205、數(shù)模轉(zhuǎn)換電路、比較電路、全數(shù)字鎖相環(huán)204、溫度傳感器電路210、晶振電路211、高頻載波模塊212、溫度補(bǔ)償模塊208、通信接口模塊209和驅(qū)動(dòng)電路206。其中，上諧振器或下諧振器的輸出信號(hào)分別與前置讀取電路201相連，前置讀取電路201、濾波放大電路202和二次放大電路依次串聯(lián)，二次放大電路的輸出分為兩路，分別與峰值檢波電路203和比較電路連接，峰值檢波電路與模數(shù)轉(zhuǎn)換電路串聯(lián)，模數(shù)轉(zhuǎn)換電路的輸出及比較電路的輸出分別與FPGA芯片的PID控制器205和全數(shù)字鎖相環(huán)204相連，其中，PID控制器205產(chǎn)生的信號(hào)與數(shù)模轉(zhuǎn)換器相連，全數(shù)字鎖相環(huán)204產(chǎn)生的信號(hào)與驅(qū)動(dòng)電路相連，為驅(qū)動(dòng)電路提供交流量，模數(shù)轉(zhuǎn)換器的輸出與驅(qū)動(dòng)電路相連，為驅(qū)動(dòng)電路提供直流量。最后，驅(qū)動(dòng)電路的輸出的兩路幅度相同相位相反的交直流耦合信號(hào)與諧振器的驅(qū)動(dòng)梳齒相連，形成閉環(huán)驅(qū)動(dòng)。
[0045]其中，驅(qū)動(dòng)電路206為諧振器207提供雙邊驅(qū)動(dòng)信號(hào)，諧振器207的檢測(cè)梳齒產(chǎn)生的微弱電容檢測(cè)信號(hào)經(jīng)前端讀取電路201轉(zhuǎn)換為微弱電壓檢測(cè)信號(hào)，微弱電壓檢測(cè)信號(hào)經(jīng)濾波放大電路202和二次放大電路轉(zhuǎn)化為幅度合適的電壓檢測(cè)信號(hào)，電壓檢測(cè)信號(hào)分為兩路輸出:一路實(shí)現(xiàn)幅度控制，一路實(shí)現(xiàn)相位控制。
[0046]在幅度控制中，電壓檢測(cè)信號(hào)經(jīng)峰值檢波電路203輸出振動(dòng)幅值，模數(shù)轉(zhuǎn)換器采集電壓檢測(cè)信號(hào)幅值并轉(zhuǎn)化為數(shù)字量，幅度數(shù)字量輸入到FPGA中與基準(zhǔn)幅值比較，PID控制器205對(duì)兩者的偏差值控制調(diào)節(jié)，PID的輸出信號(hào)通過(guò)數(shù)模轉(zhuǎn)換器傳遞給驅(qū)動(dòng)電路206，作為驅(qū)動(dòng)信號(hào)的直流量，從而實(shí)現(xiàn)環(huán)路的幅度控制。
[0047]在相位控制中，電壓檢測(cè)信號(hào)經(jīng)過(guò)零比較器輸出方波信號(hào)，方波信號(hào)輸入到FPGA中，方波信號(hào)通過(guò)FPGA中的全數(shù)字鎖相環(huán)204與驅(qū)動(dòng)信號(hào)鑒相且全數(shù)字鎖相環(huán)中分頻器輸出的方波信號(hào)傳遞給驅(qū)動(dòng)電路206，作為驅(qū)動(dòng)信號(hào)的交流量，從而實(shí)現(xiàn)環(huán)路的相位控制。
[0048]如圖2、圖3中溫度傳感器210檢測(cè)硅微諧振式加速度計(jì)系統(tǒng)溫度，F(xiàn)PGA內(nèi)的溫度補(bǔ)償算法根據(jù)硅微諧振式加速度計(jì)的標(biāo)度因素、零偏等指標(biāo)隨溫度變化的關(guān)系來(lái)補(bǔ)償各指標(biāo)的溫度漂移。
[0049]如圖2、圖3中209通信接口模塊，通過(guò)RS232串口通信協(xié)議與上位機(jī)的通信，實(shí)現(xiàn)對(duì)系統(tǒng)的實(shí)時(shí)監(jiān)控與檢測(cè)。
[0050]如圖2、圖3所示諧振器的電路控制系統(tǒng)中的前端讀取電路201采用環(huán)形二極管差分電容檢測(cè)電路，其測(cè)量精度較高且不需要解調(diào)電路。
[0051 ] 如圖2、圖3所示諧振器的電路控制系統(tǒng)中的濾波放大電路202由低通濾波和差動(dòng)放大電路構(gòu)成，低通濾波器濾除高頻干擾，差動(dòng)放大抑制共模噪聲。
[0052]如圖4所示全數(shù)字鎖相環(huán)包括數(shù)字鑒相器(DPD)401、數(shù)字環(huán)路濾波器(DLF)402、數(shù)控振蕩器(DCO) 403、分頻器404。本發(fā)明中數(shù)字鑒相器采用異或鑒相器，K變?？赡嬗?jì)數(shù)器作為數(shù)字環(huán)路濾波器，ID增減計(jì)數(shù)器作為數(shù)控振蕩器。這里的輸入信號(hào)fin是比較器的輸出信號(hào)，分頻器404輸出信號(hào)fout作為驅(qū)動(dòng)交流信號(hào)，異或鑒相器比較fin和fout之間的相位差，并輸出一個(gè)誤差信號(hào)se作為K變?？赡嬗?jì)數(shù)器的計(jì)數(shù)方向控制信號(hào)，elk是數(shù)字環(huán)路濾波器和數(shù)控振蕩器的時(shí)鐘信號(hào)。
[0053]當(dāng)環(huán)路鎖定時(shí)，誤差信號(hào)se是占空比為50%的矩形波，如圖5所示，此時(shí)fin與fout的相位差為90度，此相位差亦即是諧振器振動(dòng)在諧振頻率時(shí)驅(qū)動(dòng)信號(hào)與檢測(cè)電壓信號(hào)的相位差。
[0054]數(shù)字環(huán)路濾波器(DLF)由一個(gè)模值為變量K的可逆計(jì)數(shù)器來(lái)實(shí)現(xiàn)。其作用首先用于消除數(shù)字鑒相器輸出的相位誤差信號(hào)se中的高頻分量，保證鎖相環(huán)路性能的穩(wěn)定性和準(zhǔn)確性；其次K變模計(jì)數(shù)器再根據(jù)鑒相器的相位誤差信號(hào)se來(lái)進(jìn)行加減運(yùn)算。
[0055]若se是高電平時(shí)，計(jì)數(shù)器進(jìn)行加運(yùn)算，直到相加結(jié)果達(dá)到預(yù)設(shè)模制K，則環(huán)路濾波器輸出一個(gè)進(jìn)位脈沖信號(hào)carry給數(shù)控振蕩器；若se是低電平時(shí)，計(jì)數(shù)器在模值K的基礎(chǔ)上進(jìn)行減運(yùn)算，直到為零，并輸出一個(gè)借位信號(hào)borrow給數(shù)控振蕩器；當(dāng)環(huán)路鎖定或只有隨機(jī)干擾脈沖時(shí)，se是一個(gè)占空比為50%的方波，即計(jì)數(shù)器的加減數(shù)目基本相等，計(jì)數(shù)結(jié)果在K附近上下徘徊，不會(huì)產(chǎn)生進(jìn)位或借位脈沖，大大減少了由隨機(jī)噪聲引起的對(duì)鎖相環(huán)路的誤控。
[0056]在全數(shù)字鎖相環(huán)中，數(shù)控振蕩器(DCO)由脈沖加減電路實(shí)現(xiàn)，根據(jù)數(shù)字環(huán)路濾波器給出的進(jìn)位脈沖信號(hào)carry和借位脈沖信號(hào)borrw調(diào)整數(shù)控振蕩器的輸出脈沖idout。當(dāng)無(wú)進(jìn)位/借位控制信號(hào)時(shí)，脈沖加減電路其實(shí)就是對(duì)數(shù)控振蕩器的時(shí)鐘elk進(jìn)行2分頻，當(dāng)有進(jìn)位控制信號(hào)時(shí)，則在輸出信號(hào)idout中插入半個(gè)脈沖，以提高信號(hào)頻率；當(dāng)有借位控制信號(hào)輸入時(shí)，則在輸出信號(hào)idout中減去半個(gè)脈沖，以降低輸出信號(hào)頻率。經(jīng)過(guò)這樣不斷的調(diào)整和跟蹤，使輸出信號(hào)idout最終鎖定在輸入信號(hào)的頻率和相位上。
[0057]可變分頻器實(shí)際上就是一個(gè)除N計(jì)數(shù)器，是把脈沖加減電路的輸出信號(hào)再做N分頻，通過(guò)不斷調(diào)整N值的大小，使分頻器的輸出信號(hào)能與輸入信號(hào)的相位保持同步，以達(dá)到鎖相環(huán)的鎖定。
[0058]圖6表示本發(fā)明中PID控制算法原理圖，幅度信號(hào)famp與基準(zhǔn)值fb通過(guò)減法器605作差得偏差信號(hào)e(z),偏差信號(hào)e (z)分別通過(guò)比例算法模塊601、積分算法模塊602、微分算法模塊603后經(jīng)加法器604輸出信號(hào)u (z)。這里e (z)，u (z)分別是e (k), u (k)的z變換，其中的數(shù)學(xué)關(guān)系是:
[0059]u (z) =KPe (z) +K1 e (z) / (l-z_1) +Kd (1-z_1) e (z)
[0060]由z逆變換的性質(zhì)得:
[0061]u{k) = Kpe{k) + K1 Xe(./) + KD(e{k) - e(k -1))

戶(hù)0`[0062]其中，k是采樣序號(hào)，k=0,1,2,...,Kp是比例系數(shù)，K1是積分系數(shù)，Kd是微分系數(shù)，u(k)是第k次采樣時(shí)刻的輸出值，e(k)是第k次采樣時(shí)刻輸入的偏差值，e(k-l)是第k-1采樣時(shí)刻輸入的偏差值。
[0063]第k次輸出值u (k)經(jīng)數(shù)模轉(zhuǎn)換器轉(zhuǎn)換為模擬值作為驅(qū)動(dòng)信號(hào)中的直流量。
[0064]如圖7所示本發(fā)明中峰值檢波電路由兩個(gè)運(yùn)放和兩個(gè)二極管及電阻電容組成，其中電阻阻值滿足R1=R2=R3=2R4。
[0065]當(dāng)信號(hào)ui輸入為正半周期時(shí),二極管Dl導(dǎo)通，ul輸出為負(fù)的半波整流波。將ul信號(hào)和輸入信號(hào)Ui進(jìn)行加法運(yùn)算，得UO輸出為正的半波整流波。
[0066]當(dāng)信號(hào)Ui輸入為負(fù)半周期時(shí)，二極管D2導(dǎo)通，Ul輸出為正的半波整流波。將Ul信號(hào)和輸入信號(hào)Ui相加運(yùn)算，得UO輸出為正的半波整流波。
[0067]運(yùn)放U2和電容Cl，電阻R5組成低通濾波器對(duì)ul和ui的求和信號(hào)濾波得到ui的
直流幅度量。
[0068]圖8所示為本發(fā)明中的驅(qū)動(dòng)電路，由反相器801、802和加法器803、804組成。諧振器的方波驅(qū)動(dòng)信號(hào)采用全數(shù)字鎖相環(huán)輸出的方波信號(hào)fout。直流量U是數(shù)模轉(zhuǎn)換器輸出的幅度信號(hào)。方波信號(hào)fout經(jīng)反相器801、802，加法器803、804形成相位相反,幅值相同，耦合直流量的雙路信號(hào)Vl和V2，該雙路信號(hào)連接到諧振器兩邊的驅(qū)動(dòng)梳齒上形成雙邊驅(qū)動(dòng)(如圖9中所示)。
[0069]圖9所示為本發(fā)明中高頻載波的加載方式及前端讀取電路和濾波放大電路的電路圖，F(xiàn)PGA中的高頻載波模塊對(duì)全局時(shí)鐘分頻處理輸出高頻載波信號(hào)Ves施加到諧振器的諧振梁，諧振器的檢測(cè)梳齒與一個(gè)由四個(gè)二極管Dl、D2、D3、D4組成的環(huán)形結(jié)構(gòu)的對(duì)角相連，環(huán)形二極管另一對(duì)角的兩端分別通過(guò)電阻R6、電容C4和電阻R7、電容C5接地，其電壓用差分放大器U3求差放大。
[0070]在載波信號(hào)Ves的正半周期，二極管D3和D5導(dǎo)通，方波通過(guò)C2、D5對(duì)C4充電，通過(guò)C3、D3對(duì)C5充電；在載波信號(hào)Ves的負(fù)半周期，二極管D4，D6導(dǎo)通，方波通過(guò)C2、D4對(duì)C5放電，通過(guò)C3、D6對(duì)C4放電；同時(shí)，電阻R6和電容C4并聯(lián)，電阻R7和電容C5并聯(lián)分別構(gòu)成低通濾波器，濾除充放電流中的高頻載波分量。由于在雙邊驅(qū)動(dòng)信號(hào)Vl和V2的作用下梳齒電容C2和C3向相反方向發(fā)生變化，所以對(duì)C4和C5的充放電電流不等，R6、C4和R7、C5上就有了不同的電壓檢測(cè)信號(hào)，不同的電壓檢測(cè)信號(hào)通過(guò)差分放大器求差放大，從而消除電壓檢測(cè)信號(hào)中的共模干擾得到與電容變化量成正比的電壓檢測(cè)信號(hào)u。
【權(quán)利要求】
1.一種硅微諧振式加速度計(jì)電路控制系統(tǒng)，其特征在于，包括兩個(gè)對(duì)稱(chēng)的電路控制環(huán)路，分別用于控制上諧振器和下諧振器，其中，每個(gè)電路控制環(huán)路包括: 前置讀取電路(201)，與上諧振器或下諧振器相連，用于將上諧振器或下諧振器的檢測(cè)梳齒(106)產(chǎn)生的微弱電容檢測(cè)信號(hào)轉(zhuǎn)化為微弱電壓檢測(cè)信號(hào)； 濾波放大電路(202)，與所述前置讀取電路串聯(lián)，用于對(duì)微弱電壓檢測(cè)信號(hào)進(jìn)行濾波放大； 二次放大電路，與所述濾波放大電路串聯(lián)，用于將所述經(jīng)濾波放大的微弱電壓檢測(cè)信號(hào)轉(zhuǎn)化為純凈的幅值合適的電壓檢測(cè)信號(hào)； 峰值檢波電路(203)，與所述二次放大電路連接，用于測(cè)量電壓檢測(cè)信號(hào)的幅度信息；模數(shù)轉(zhuǎn)換電路，與所述峰值檢波電路連接，用于將電壓檢測(cè)信號(hào)的幅度信息轉(zhuǎn)化為數(shù)字信息輸入到FPGA芯片上的PID控制器(205)中； PID控制器(205)，位于FPGA芯片上，用于對(duì)所述電壓檢測(cè)信號(hào)的幅度與基準(zhǔn)幅值的偏差信號(hào)的控制； 數(shù)模轉(zhuǎn)換電路，與所述PID控制器連接，用于將PID的輸出信號(hào)轉(zhuǎn)化為模擬量傳遞給驅(qū)動(dòng)電路，作為驅(qū)動(dòng)電路的直流量； 比較電路，與所述二次放大電路連接，用于將電壓檢測(cè)信號(hào)轉(zhuǎn)化為方波信號(hào)； 全數(shù)字鎖相環(huán)(204)，位于FPGA芯片上，與所述比較電路連接，用于測(cè)量電壓檢測(cè)信號(hào)與驅(qū)動(dòng)信號(hào)的相位信息，所述全數(shù)字鎖相環(huán)(204)鑒相后輸出的方波信號(hào)直接傳遞給驅(qū)動(dòng)電路(206)作為驅(qū)動(dòng)電路的交流量；` 驅(qū)動(dòng)電路(206)，與所述數(shù)模轉(zhuǎn)換電路和全數(shù)字鎖相環(huán)(204)連接，所述驅(qū)動(dòng)電路輸出的兩路相位相反幅度相同的交直流耦合信號(hào)施加到上諧振器或下諧振器的驅(qū)動(dòng)梳齒上，形成閉環(huán)驅(qū)動(dòng)； 晶振電路(211)，為FPGA芯片提供全局時(shí)鐘，F(xiàn)PGA芯片中的高頻載波模塊(212)對(duì)全局時(shí)鐘分頻為諧振器提供調(diào)制載波； 溫度傳感器電路，與FPGA芯片連接，用于檢測(cè)硅微諧振式加速度計(jì)的系統(tǒng)溫度；溫度補(bǔ)償模塊，位于FPGA芯片上，與所述溫度傳感器的輸出端連接，根據(jù)外界溫度變化來(lái)補(bǔ)償硅微諧振式加速度計(jì)的性能特性； 通信接口模塊(209)，所述通信接口模塊(209)通過(guò)RS232串口通信協(xié)議與上位機(jī)通信，實(shí)現(xiàn)對(duì)系統(tǒng)的實(shí)時(shí)監(jiān)控與檢測(cè)。
2.根據(jù)權(quán)利要求1所述硅微機(jī)械諧振式加速度計(jì)電路控制系統(tǒng)，其特征在于:所述諧振器電容檢測(cè)信號(hào)采用高頻載波調(diào)制方法測(cè)量，高頻載波信號(hào)加載到與諧振器質(zhì)量塊相連的諧振梁上。
3.根據(jù)權(quán)利要求1所述的硅微諧振式加速度計(jì)電路控制系統(tǒng)，其特征在于，所述前端讀取電路(201)采用環(huán)形二極管差分電容檢測(cè)電路。
4.根據(jù)權(quán)利要求1所述的硅微諧振式加速度計(jì)電路控制系統(tǒng)，其特征在于，所述濾波放大電路(202)由低通濾波器和差分放大電路串聯(lián)構(gòu)成，其中低通濾波器采用電阻電容構(gòu)成的無(wú)源低通濾波器，差分放大電路采用儀表放大器。
5.根據(jù)權(quán)利要求1所述的硅微諧振式加速度計(jì)電路控制系統(tǒng)，其特征在于，所述全數(shù)字鎖相環(huán)(204)包括數(shù)字鑒相器(401)、數(shù)字環(huán)路濾波器(402)、數(shù)控振蕩器(403)和分頻器(404)，其中，數(shù)字鑒相器(401)與數(shù)字環(huán)路濾波器(402)順次相連，數(shù)字環(huán)路濾波器(402)與數(shù)控振蕩器(403)順次相連，數(shù)控振蕩器(403)與分頻器(404)順次相連，分頻器(404)與數(shù)字鑒相器(401)順次相連，所述的數(shù)字鑒相器(401)采用異或鑒相器，數(shù)字環(huán)路濾波器(402)為K變?？赡嬗?jì)數(shù)器，數(shù)控振蕩器(403)為ID增減計(jì)數(shù)器。
6.根據(jù)權(quán)利要求1所述的硅微諧振式加速度計(jì)電路控制系統(tǒng)，其特征在于，所述驅(qū)動(dòng)電路包括第一反相器(801)、第二反相器(802)、第一加法器(803)和第二加法器(804)，其中第一反相器(801)分別與第一加法器(804)和第二反相器(802)順次相連，第二反相器(802)與第二加法器(80 3)順次相連。
【文檔編號(hào)】G01P15/097GK103869098SQ201410080864
【公開(kāi)日】2014年6月18日 申請(qǐng)日期:2014年4月16日 優(yōu)先權(quán)日:2014年4月16日
【發(fā)明者】李宏生, 陳雙龍, 黃麗斌, 趙立業(yè) 申請(qǐng)人:東南大學(xué)