測試系統(tǒng)的制作方法
【專利摘要】本發(fā)明實(shí)施例公開了一種測試系統(tǒng)，包括，一測試機(jī)臺(tái)、一測試制具以及一待測芯片。測試機(jī)臺(tái)具有一第一主通道、一第二主通道以及多個(gè)第三主通道。測試制具具有多個(gè)第一次通道、一第二次通道以及多個(gè)第三次通道。第一次通道電連接第一主通道。第二次通道電連接第二主通道。第三次通道電連接第三主通道。待測芯片包括多個(gè)電源墊、一測試電源墊以及多個(gè)信號墊。電源墊及測試電源墊通過多個(gè)走線彼此電連接。當(dāng)測試制具接觸待測芯片時(shí)，電源墊電連接第一次通道，測試電源墊電連接第二次通道，信號墊電連接第三次通道。
【專利說明】測試系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種測試系統(tǒng)，特別是有關(guān)于一種可檢測測試制具的等效阻抗的測試系統(tǒng)。
【背景技術(shù)】
[0002]在集成電路(IC)的測試過程中，通常是利用測試制具電連接1C。然而，由于測試制具需重復(fù)使用，因而會(huì)有損壞或氧化的問題，進(jìn)而造成測試誤宰(overkill)，并影響產(chǎn)能利用率以及良品率。因此，在IC測試前，需先進(jìn)行一接觸測試(contact check)。接觸測試雖然可以檢測到嚴(yán)重的接觸問題，但靈敏度不夠，并且無法判斷出測試制具的氧化情況。

【發(fā)明內(nèi)容】

[0003]本發(fā)明實(shí)施例提供一種測試系統(tǒng)，包括一測試機(jī)臺(tái)、一測試制具以及一待測芯片。測試機(jī)臺(tái)具有一第一主通道、一第二主通道以及多個(gè)第三主通道。一測試制具，具有多個(gè)第一次通道、一第二次通道以及多個(gè)第三次通道。第一次通道電連接第一主通道。第二次通道電連接第二主通道。第三次通道電連接第三主通道。待測芯片包括多個(gè)電源墊、一測試電源墊以及多個(gè)信號墊。每一電源墊通過多個(gè)走線電連接其它電源墊。測試電源墊通過走線電連接電源墊的至少一者。當(dāng)測試制具接觸待測芯片時(shí)，電源墊電連接第一次通道，測試電源墊電連接第二次通道，信號墊電連接第三次通道。
[0004]本發(fā)明實(shí)施例的測試系統(tǒng)，根據(jù)測量測試電源墊的電壓位準(zhǔn)，可得知測試機(jī)臺(tái)與待測芯片間的等效阻抗。當(dāng)?shù)刃ё杩惯^高時(shí)，測試人員可即時(shí)更換或維修測試制具，以增加測試制具的壽命，并可縮短測試時(shí)間，提高可靠度。本發(fā)明實(shí)施例的測試系統(tǒng)還可根據(jù)已知的等效阻抗，可適當(dāng)?shù)卣{(diào)整測試機(jī)臺(tái)所輸出的操作電壓，或是適當(dāng)?shù)卣{(diào)整測試制具接觸待測芯片的應(yīng)力，得到最佳化測試過程。再者，本發(fā)明的測試系統(tǒng)可應(yīng)用于未封裝或已封裝的待測芯片，并且不需額外增加測試墊，因此，大幅增加測試彈性。
【專利附圖】

【附圖說明】
[0005]此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，并不構(gòu)成對本發(fā)明的限定。在附圖中:
[0006]圖1為本發(fā)明實(shí)施例的測試系統(tǒng)的示意圖；
[0007]圖2-圖5為本發(fā)明實(shí)施例的測試系統(tǒng)的其它實(shí)施示意圖；
[0008]圖6為本發(fā)明實(shí)施例的待測芯片的一可能俯視圖。
[0009]附圖標(biāo)號:
[0010]100,400,500:測試系統(tǒng)；
[0011]110、310、410、510:測試機(jī)臺(tái)；
[0012]120、320、420、520:測試制具；
[0013]130、330、430、530:待測芯片；[0014]141 ~143、341 ~342、441 ~442、541 ~542:主通道；
[0015]151 ~153、351 ~352、451 ~452、551 ~552:次通道；
[0016]VDD、VDDQ、VSS、VSSQ、VDDS、131 ~135、331 ~335:電源墊；
[0017]DQ0~DQ15、LDQA、A0~A12、/CS、/ RAS、/CAS:信號墊;
[0018]136、336:走線；
[0019]431、531:晶粒;
[0020]432,532:連接線；
[0021]433 > 533:基板；
[0022]434、8115、534:錫球。
【具體實(shí)施方式】
[0023]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合附圖對本發(fā)明實(shí)施例做進(jìn)一步詳細(xì)說明。在此，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，但并不作為對本發(fā)明的限定。
[0024]圖1為本發(fā)明的測試系統(tǒng)的示意圖。如圖所示，測試系統(tǒng)100包括一測試機(jī)臺(tái)110、一測試制具120以及一待測芯片130。在本實(shí)施例中，測試機(jī)臺(tái)110具有主通道14廣143，用以傳送電壓及信號。在本實(shí)施例中，測試機(jī)臺(tái)110用以對待測芯片130的電源墊進(jìn)行測試。
[0025]測試制具120耦接測試機(jī)臺(tái)110，并提供次通道15廣153。在本實(shí)施例中，測試制具120具網(wǎng)絡(luò)(network)功能，可將一主通道延伸成多個(gè)次通道或是單純地延伸主通道。舉例而言，測試制具120將主通道141延伸成多個(gè)次通道151，并單純延伸主通道142及143。因此，次通道151電連接主通道141，次通道152電連接主通道142，次通道153電連接主通道 143。
[0026]在一可能實(shí)施例中，測試制具120具有至少一探針卡(probe card)以及多個(gè)探針(probe tips)。探針卡(未顯示)用以將單一主通道(如141)延伸成多個(gè)次通道(如151)。多個(gè)探針(未顯示)設(shè)置在次通道15廣153的末端，用以電連接待測芯片130。
[0027]待測芯片130包括多個(gè)接觸墊(pad)。依照接觸墊的功能不同，接觸墊可分成電源墊以及信號墊。電源墊用以接收電源信號，信號墊用以傳送輸入/輸出信號。接觸墊的排列及種類是根據(jù)待測芯片的種類而定。為方便說明，圖1僅顯示電源墊VDD 131-1350由于電源墊VDD 13f 135接收相同的電壓位準(zhǔn)，因此，電源墊VDD 13廣135通過多個(gè)走線彼此電連接。
[0028]假設(shè)，測試機(jī)臺(tái)110欲測試待測芯片130的電源墊VDD 13廣135，在本實(shí)施例中，電源墊VDD 13廣135之一者作為一測試電源墊，并在測試制具120接觸待測芯片130時(shí)，電連接次通道152，而其它的電源墊VDD電連接次通道151。
[0029]本發(fā)明并不限定如何選擇測試電源墊。在一可能實(shí)施例中，由于電源墊VDD 132及135位于電源墊VDD 131~135的中間位置，故可將電源墊VDD132或135作為一測試電源墊，但并非用以限制本發(fā)明。在其它實(shí)施例中，電源墊VDD 13f 135的任一者均可作為一測試電源墊。
[0030]另外，次通道153用以電連接待測芯片130的信號墊，用以令待測芯片130進(jìn)入不同的操作模式，因此，次通道153的數(shù)量與待測芯片130的種類有關(guān)。舉例而言，若只需控制五個(gè)信號墊的位準(zhǔn)，便可改變待測芯片130的操作模式，則次通道153的數(shù)量為5，用以傳送設(shè)定信號至相對應(yīng)的五個(gè)信號墊。
[0031]圖2為本發(fā)明的測試系統(tǒng)的部分示意圖。在本實(shí)施例中，待測芯片130尚未經(jīng)過一封裝(package)程序。為方便說明，圖3僅顯示測試機(jī)臺(tái)110所欲檢測的電源墊VDD。如圖所示，電源墊VDD 13f 135通過走線136，彼此電連接。在本實(shí)施例中，走線136為一網(wǎng)絡(luò)，用以使電源墊VDD 13f 135彼此電連接。
[0032]當(dāng)測試制具120接觸待測芯片130時(shí)，次通道15廣152電連接待測芯片130的電源墊VDD 13廣135，其中電源墊135為一測試電源墊。
[0033]測試機(jī)臺(tái)110具有一電壓源111、一電流檢測器112以及一電壓檢測器113。電壓源111通過主通道141及次通道151，提供一操作電壓Vdd給電源墊13廣134。電流檢測器112檢測主通道141的電流。電壓檢測器113檢測主通道142的電壓。
[0034]在一第一測試期間，測試機(jī)臺(tái)110通過主通道143 (未顯示)提供第一設(shè)定信號給待測物130的信號墊(未顯不)，用以令待測芯片130操作于一第一模式。在一第二測試期間，測試機(jī)臺(tái)110通過主通道143 (未顯示)提供第二設(shè)定信號給待測物130的信號墊(未顯示)，用以令待測芯片130操作于一第二模式。
[0035]當(dāng)待測芯片130操作于不同模式時(shí)，將具有不同的耗電量，其中具有最小耗電量的模式可作為第一模式，而具有最大耗電量的模式可作為第二模式。在本實(shí)施例中，當(dāng)待測芯片130操作于第一模式(如待機(jī)或休眠模式)時(shí)，待測芯片具有一第一耗電量。當(dāng)待測芯片130操作于第二模式(如主動(dòng)模式)時(shí)，待測芯片130具有一第二耗電量，其中第二耗
電量大于第一耗電量。
[0036]假設(shè)，第一模式是一待機(jī)模式，當(dāng)待測芯片130操作于待機(jī)模式時(shí)，電流檢測器112測量主通道141的電流I_standby，電壓檢測器113檢測主通道142的電壓VDD_M_standby，用以產(chǎn)生一第一測量結(jié)果。第一測量結(jié)果如下式所示:
【權(quán)利要求】
1.一種測試系統(tǒng),其特征在于,包括: 一測試機(jī)臺(tái)，具有一第一主通道、一第二主通道以及多個(gè)第三主通道； 一測試制具，具有多個(gè)第一次通道、一第二次通道以及多個(gè)第三次通道，其中所述多個(gè)第一次通道電連接所述第一主通道，所述第二次通道電連接所述第二主通道，所述多個(gè)第三次通道電連接所述多個(gè)第三主通道；以及一待測芯片，包括: 多個(gè)電源墊，每一電源墊通過多個(gè)走線電連接其它電源墊； 一測試電源墊，通過所述多個(gè)走線電連接所述多個(gè)電源墊的至少一者；以及 多個(gè)信號墊； 其中當(dāng)所述測試制具接觸所述待測芯片時(shí)，所述多個(gè)電源墊電連接所述多個(gè)第一次通道，所述測試電源墊電連接所述第二次通道，所述多個(gè)信號墊電連接所述多個(gè)第三次通道。
2.如權(quán)利要求1所述的測試系統(tǒng)，其特征在于，在一第一測試期間下，所述測試機(jī)臺(tái)通過所述第一主通道，提供一操作電壓給所述多個(gè)電源墊，并通過所述多個(gè)第三主通道，提供多個(gè)第一設(shè)定信號給所述多個(gè)信號墊，用以令所述待測芯片操作于一第一模式； 在一第二測試期間下，所述測試機(jī)臺(tái)通過所述第一主通道，提供所述操作電壓給所述多個(gè)電源墊，并通過所述多個(gè)第三主通道，提供多個(gè)第二設(shè)定信號給所述多個(gè)信號墊，用以令所述待測芯片操作于一第二模式； 當(dāng)所述待測芯片操作于所述第一模式時(shí)，所述待測芯片具有一第一耗電量，當(dāng)所述待測芯片操作于所述第二模式時(shí)，所述待測芯片具有一第二耗電量，所述第二耗電量大于所述第一耗電量。
3.如權(quán)利要求1所述的測試系統(tǒng)，其特征在于，在所述第一測試期間，所述測試機(jī)臺(tái)測量所述第一主通道的電流以及所述第二主通道的電壓，用以產(chǎn)生一第一測量結(jié)果； 在所述第二測試期間，所述測試機(jī)臺(tái)測量所述第一主通道的電流以及所述第二主通道的電壓，用以產(chǎn)生一第二測量結(jié)果；以及 所述測試機(jī)臺(tái)根據(jù)第一及第二測量結(jié)果，得知所述第一通道的一等效阻抗。
4.如權(quán)利要求3所述的測試系統(tǒng)，其特征在于，所述測試機(jī)臺(tái)根據(jù)所述等效阻抗，調(diào)整所述操作電壓。
5.如權(quán)利要求3所述的測試系統(tǒng)，其特征在于，所述測試機(jī)臺(tái)根據(jù)所述等效阻抗，調(diào)整所述測試制具接觸所述待測芯片的壓力。
6.如權(quán)利要求1所述的測試系統(tǒng)，其特征在于，所述待測芯片并未經(jīng)過一封裝程序。
7.如權(quán)利要求1所述的測試系統(tǒng)，其特征在于，所述待測芯片已經(jīng)過一封裝程序。
8.如權(quán)利要求7所述的測試系統(tǒng)，其特征在于，所述待測芯片更包括: 多個(gè)錫球；以及 一基板，耦接于所述多個(gè)錫球與所述多個(gè)電源墊及所述測試電源墊之間，用以使所述多個(gè)錫球電連接所述多個(gè)電源墊及所述測試電源墊。
【文檔編號】G01R27/04GK103792429SQ201210436101
【公開日】2014年5月14日 申請日期:2012年11月5日 優(yōu)先權(quán)日:2012年11月5日
【發(fā)明者】楊正光 申請人:華邦電子股份有限公司