專利名稱：掃描測試方法及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā) 明涉及集成電路測試及測試電路領(lǐng)域，更具體地說，涉及一種掃描測試方法及電路。
背景技術(shù)：
隨著集成電路的芯片功能的增強和集成規(guī)模的不斷擴大，尤其是片上系統(tǒng)(S0C，System On a Chip)的出現(xiàn)，芯片的測試變得越來越困難。為了達到一定的測試覆蓋率致使測試時間的不斷加長，從而導(dǎo)致測試費用往往比設(shè)計費用還要高。測試成本已成為產(chǎn)品開發(fā)成本的重要組成部分，并且測試時間的長短也直接影響到產(chǎn)品上市時間，進而影響經(jīng)濟效益。解決芯片測試效率的最根本途徑是改變測試的設(shè)計方法，S卩，在集成電路設(shè)計的初級階段就將可測性作為設(shè)計目標(biāo)之一，而掃描測試是一種應(yīng)用最為廣泛的可測性設(shè)計技術(shù)，此技術(shù)可以在較短的測試時間內(nèi)就能夠獲得很高的測試故障覆蓋率。掃描測試是在設(shè)計時將電路中的時序單元轉(zhuǎn)化成為可控制和可觀測的單元，將這些時序單元連接成一個或多個移位寄存器，稱之為掃描鏈。這些掃描鏈可以通過控制掃描輸入來把電路置成特定狀態(tài)(可控制性)，并且掃描鏈的內(nèi)容可以由輸出端移出來進行觀測(可觀測性)。如圖I所示，為基于掃描鏈的掃描測試結(jié)構(gòu)示意圖。掃描測試是通過掃描使能信號(ScanEn)來控制電路所處的狀態(tài)(移位寄存器狀態(tài)和工作狀態(tài))。當(dāng)掃描使能信號有效時，將掃描鏈中的時序單元控制為移位寄存器狀態(tài)；當(dāng)掃描使能信號無效時，將掃描鏈中所有時序單元控制為正常工作狀態(tài)。在移位寄存器狀態(tài)下，掃描鏈的第一個時序單元可以直接由初級輸入端PI (Primary Input)置為特定值,最后一個時序單元可以在初級輸出PO(Primary Output)直接被觀察到。因此，我們就可以通過移位寄存器的移位功能從初級輸入端PI將掃描鏈中的時序單元置為任意需要的初始狀態(tài)，并且移位寄存器的任一內(nèi)部狀態(tài)可以移出到初級輸出端PI，以進行觀測。此時，每一個時序單元的輸入都可以看作是一個偽初級輸入PPI (Pseudo Primary Input),輸出可以看作一個偽初級輸出PPO (PseudoPrimary Output),電路的測試生成問題就轉(zhuǎn)化成一個組合電路的測試生成問題。掃描測試可以在較短的測試時間內(nèi)大大提高芯片的覆蓋率，但是由于SOC系統(tǒng)中大量RAM (Random Access Memory)的存在,在一定程度上嚴重地影響了掃描測試的故障覆蓋率。由于SOC中的嵌入式RAM功能是未知的，我們把它們稱之為黑盒(black box)，把最靠近RAM黑盒的一級觸發(fā)器到RAM黑盒之間的組合邏輯稱之為RAM的陰影邏輯(shadowlogic)，如圖2所示，黑盒子的輸入(BI，B2，…Bm)邏輯值改變不能反映到初始輸出端，也就是不可觀察的，從而導(dǎo)致輸入端的陰影邏輯I不可測試；黑盒子的輸出(C1，C2，…Cn)是不可控制的，從而也導(dǎo)致輸出端的陰影邏輯2不可測試。因此，由于組合邏輯陰影的不可測性，致使在存在大量的RAM的SOC系統(tǒng)的掃描測試的覆蓋率并不是很高。為了解決組合邏輯陰影的不可測問題，目前比較好的一種方法是基于RAM模型的掃描測試方法，可以有效的提高掃描測試的覆蓋率。如圖3所示，此方法是通過把“RAM黑盒”替換為“RAM模型”，從而使組合邏輯I的輸出能夠被觀測到并且使組合邏輯2的輸入能夠被控制，因此通過這種RAM模型替換方式使得組合邏輯可測。然而，在上述基于RAM模型的掃描測試方法，通常包括掃描輸入、并行測量、并行取值和掃描輸出幾個階段，為了對組合邏輯2進行測試，需要使RAM內(nèi)的值在并行工作階段處于一定的值，而目前通常采用測試向量的串行輸入的方式，使RAM處于一定的值，但是這種方式需要多個測試周期才能實現(xiàn)，這樣會加長測試時間。

發(fā)明內(nèi)容
本發(fā)明實施例提供一種掃描測試方法及電路，用于具有RAM的掃描鏈，減少其測 試時間。為實現(xiàn)上述目的，本發(fā)明實施例提供了如下技術(shù)方案—種掃描測試方法，對具有RAM的掃描鏈進行掃描測試,包括將RAM進行初始化，以使RAM處于預(yù)定值；掃描鏈處于移位寄存器狀態(tài)，進行測試向量的輸入，并保持RAM預(yù)定值；掃描鏈處于工作狀態(tài)，將激勵加載至掃描鏈的初級輸入端，捕獲掃描鏈的測試輸出值；掃描鏈處于移位寄存器狀態(tài)，進行測試輸出值的輸出。可選地，通過掃描使能信號控制RAM的工作狀態(tài)?？蛇x地，在獲得測試輸出值和進行測試輸出值的輸出之間，還包括掃描鏈處于工作狀態(tài)，進行鏈?zhǔn)纵敵?，以對掃描鏈的第一個輸出端進行檢測?？蛇x地，掃描測試具有多個測試周期，第n個測試周期的測試向量的輸入與第n+1個測試周期的測試輸出值的輸出同時進行。此外，本發(fā)明還提供了一種掃描測試電路，包括具有RAM的掃描鏈，以及RAM預(yù)定值保持模塊，用于在進行測試向量的輸入時，保持RAM的預(yù)定值?？蛇x地，所述RAM預(yù)定值保持模塊包括第一與門，所述第一與門的一個輸入端接掃描鏈的時鐘信號，另一個輸入端接掃描使能信號，所述第一與門的輸出端接RAM的時鐘信號。與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點本發(fā)明實施例的掃描測試方法，通過在測試流程開始前，對RAM進行初始化的操作，使RAM處于預(yù)訂值，并將該預(yù)定值保持到掃描鏈處于工作狀態(tài)時，使得掃描鏈中RAM輸出端的組合邏輯具有可觀測性，由于不需要通過多個測試周期來獲得RAM輸出端的預(yù)定值，有效地減少測試周期從而減少測試時間。


通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖I為基于掃描鏈的可測電路的示意圖2為具有不可測組合邏輯陰影的電路的示意圖；圖3為現(xiàn)有技術(shù)中通過RAM模型消除不可測組合邏輯陰影的掃描測試電路的示意圖；圖4為現(xiàn)有技術(shù)中具有RAM的掃描鏈的掃描測試中測試向量運行的示意圖；圖5為本發(fā)明提供的掃描測試方法的流程圖；圖6為本發(fā)明提供的掃描測試電路的示意圖；圖7為本發(fā)明提供的掃描測試電路的掃描測試時序圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明 的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。在背景技術(shù)中提到的，現(xiàn)有的具有RAM的掃描鏈的掃描測試方法中，存在測試時間長得問題，以下將從現(xiàn)有的掃描測試方法的流程來具體分析導(dǎo)致測試時間長得原因所在。如圖4所示，為該掃描測試方法中，測試向量運行的示意圖，在掃描測試中，每ー個測試向量的運行可劃分為掃描輸入、并行測量、并行取值、鏈?zhǔn)纵敵?、掃描輸出五個階段，其中第一和最后ー個階段為串行工作方式，當(dāng)中三個可以為并行工作方式。通常掃描測試有多個測試周期，每個周期運行ー個測試矢量，也就是說測試中有多個輸入矢量運行，為了提高測試效率，掃描輸入和掃描輸出是同時進行的，在這兩個個階段中，掃描使能信號一直有效，使掃描鏈處于移位寄存器狀態(tài)，將測試向量串行“移入”到掃描鏈電路內(nèi)部，同時將上一個測試周期的結(jié)果串行“移出”，并在掃描輸出端進行探測。并行測量時，掃描使能信號無效，掃描鏈處于正常工作狀態(tài)，此階段沒有時鐘信號，測試向量己經(jīng)被移入芯片內(nèi)部，被測器件處于己知狀態(tài)。進入并行取值階段，被測電路仍處于正常工作狀態(tài)，掃描使能信號仍然無效，此階段中，時鐘信號被激活一次，這樣，掃描鏈中的觸發(fā)器捕獲到測試響應(yīng)，在下一個掃描周期串行移位輸出到掃描輸出端。在鏈?zhǔn)纵敵鲭A段中，掃描使能信號一直無效，沒有時鐘信號，在掃描輸出端進行一次檢測，増加這個周期是為了防止掃描鏈的第一位結(jié)果的丟失。而為了能夠測試RAM輸出端的組合邏輯的故障，在并行工作階段(并行測量和并行取值)，需要使RAM的輸出端處于可控的定值狀態(tài)，即，使RAM處于預(yù)定值。從掃描測試的工作流程可以看到在掃描輸入階段，測試向量將串行移入到掃描鏈內(nèi)，RAM的輸出也會隨著測試向量的輸入發(fā)生改變，即通過測試向量的串行輸入可以而使RAM的輸出在并行エ作階段處于ー個可控的定值，但是這需要許多個測試向量的串行輸入，也就是說為了使RAM處于這個可控的定值需要多個測試周期才能完成。并且通過k個串行輸入測試向量經(jīng)建立好的RAM值會由于第k+Ι個測試向量的串行移入而使RAM的值發(fā)生不期望的改變，為了再次達到這個值又需要多個測試周期。通過對具有RAM的掃描測試工作流程的分析，因此，可以清楚地看到這種為了使RAM處以一定的值的串行測試向量的輸入方法是導(dǎo)致其測試時間加長的根本原因。
為了解決上述問題，本發(fā)明提出了ー種掃描測試方法，對具有RAM的掃描鏈進行掃描測試，該測試方法包括將RAM進行初始化，以使RAM處于預(yù)定值；掃描鏈處于移位寄存器狀態(tài)，進行測試向量的輸入，并保持RAM預(yù)定值；掃描鏈處于工作狀態(tài)，將激勵加載至掃描鏈的初級輸入端，捕獲掃描鏈的測試輸出值；掃描鏈處于移位寄存器狀態(tài)，進行測試輸出值的輸出。本發(fā)明的測試方法是針對具有RAM的掃描鏈的掃描測試方法，也就是說，測試對象為掃描鏈，掃描鏈中具有RAM，通常地，RAM在掃描鏈的中部，其輸入和輸出都同掃描鏈中的電路相連接。通過在測試流程開始前，對RAM進行初始化的操作，使RAM處于預(yù)訂值，并將該預(yù)定值保持到掃描鏈處于工作狀態(tài)時，使得掃描鏈中RAM輸出端的組合邏輯具有可觀測性，由于不需要通過多個測試周期來獲得RAM輸出端的預(yù)定值，有效地減少測試周期從而減少測試時間。其中，對具體的測試掃描鏈，將RAM先進行初始化的操作，使RAM處于預(yù)定值，即使RAM的輸出端處于一定的值，具體的預(yù)定值可以根據(jù)具體的電路模型進行仿真來確定，在確定了預(yù)定值后，可以通過掃描鏈的初級輸入端將該預(yù)定值移入到RAM的輸出端，從而使RAM處于預(yù)定值。對于掃描鏈的狀態(tài)，通過掃描使能信號來控制掃描鏈處于移位寄存器狀態(tài)或工作狀態(tài)，在掃描使能信號有效時，使掃描鏈處于移位寄存器狀態(tài)，在掃描使能信號無效吋，使掃描鏈處于工作狀態(tài)。在進行過初始化后，首先，進入掃描輸入階段，這個階段中，掃描使能信號有效，掃描鏈處于移位寄存器狀態(tài)，進行測試向量的輸入，通過初級輸入端將測試向量串行地移入到掃描鏈中的各個輸入端，此時，保持RAM預(yù)定值不變。接著，進行測量和取值階段，可以為并行的，此階段中，掃描使能信號無效，掃描鏈處于工作狀態(tài)，先將激勵加載到掃描鏈的初級輸入端，被測的掃描鏈處于已知狀態(tài)，而后，掃描鏈中的電路時鐘信號被激活，掃描鏈響應(yīng)測試并捕獲到掃描鏈的測試輸出值。接著，優(yōu)選地，掃描使能信號無效，掃描鏈處于エ作狀態(tài)，進行鏈?zhǔn)纵敵?，以對掃描鏈的第一個輸出端進行檢測，増加這個步驟是為了防止掃描鏈的第一位結(jié)果的丟失。接著，進入掃描輸出階段，掃描使能信號有效，掃描鏈處于移位寄存器狀態(tài)，進行測試輸出值的輸出，通過初級輸出端將將掃描鏈中的各単元的測試輸出值串行地移出到初級輸出端，從而實現(xiàn)整個電路的掃描測試?？梢钥闯?，掃描使能信號(ScanEn)在測試矢量輸入和測試結(jié)果輸出階段有效，而在捕獲階段無效，因此，可以采用掃描使能信號來控制RAM的工作狀態(tài)。此外，在掃描測試需要進行多個測試周期吋，為了提高測試效率，可以將測試矢量輸入和測試結(jié)果輸出同時進行，也就是說，第η個測試周期的測試向量的輸入與第η+1個測試周期的測試輸出值的輸出同時進行。以上對本發(fā)明的掃描測試方法進行了描述，本發(fā)明通過在測試流程開始前，對RAM進行初始化的操作，使RAM處于預(yù)訂值，來克服現(xiàn)有技術(shù)中由于為了使RAM處以一定的值的串行測試向量的輸入方法而導(dǎo)致其測試時間加長的問題，降低了測試時間，提高了測試效率。此外，本發(fā)明還提供了ー種掃描測試電路，包括具有RAM的掃描鏈，以及RAM預(yù)定值保持模塊，用于在進行測試向量輸入時，保持RAM預(yù)定值。在一個實施例中，如圖6所示，該掃描測試電路包括具有RAM的掃描鏈600，掃描鏈的輸入端包括初級輸入端SI,用于將測試向量輸入到掃描鏈中，掃描使能信號ScanEn以及時鐘信號CLK,掃描鏈的輸出端包括初級輸出端PO,用于將掃描鏈中測試結(jié)果的輸出。RAM預(yù)定值保持模塊包括第一與門700，所述第一與門700的一個輸入端接掃描使能信號ScanEn，另ー個輸入端接掃描鏈的時鐘信號，所述第一與門的輸出端接RAM的時鐘信號，這樣，可以通過控制時鐘來控制RAM的工作狀態(tài)。如圖7所示，為具有兩個測試周期(第一和第二測試周期)的掃描測試時序圖，在該實施例的圖示中，掃描使能信號ScanEn的有效值為“ 1”，無效值為“0”，在第一測試周期之前已經(jīng)對RAM進行初始化操作，在第一個測試周期中，ScanEn有效，一個測試矢量串行輸入，且沒有時鐘CLK輸入，因此，RAM不工作，進而保持了 RAM的預(yù)定值，而后ScanEn無效， 在將激勵加載到掃描鏈的初級輸入端PI后，發(fā)出ー個時鐘信號，RAM處于工作狀態(tài),捕獲到測試輸出值，而后，在第二個測試周期的掃描輸入階段，將第一個測試周期的測試輸出值串行輸出到初級輸出端PO，RAM的時鐘CLK2由ScanEn與掃描鏈的時鐘CLK接與門后控制，這樣使RAM在輸入與輸出階段都不處于工作狀態(tài)。該電路可以通過控制時鐘來控制RAM的エ作狀態(tài)，進而減少測試時間，提高測試效率，此外，RAM的輸入時鐘在測試向量的輸入階段沒有跳變，從而使測試電路的動態(tài)功耗也有一定的降低。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述掲示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1.一種掃描測試方法，對具有RAM的掃描鏈進行掃描測試,其特征在于,包括 將RAM進行初始化，以使RAM處于預(yù)定值； 掃描鏈處于移位寄存器狀態(tài)，進行測試向量的輸入，并保持RAM預(yù)定值； 掃描鏈處于工作狀 態(tài)，將激勵加載至掃描鏈的初級輸入端，捕獲掃描鏈的測試輸出值； 掃描鏈處于移位寄存器狀態(tài)，進行測試輸出值的輸出。
2.根據(jù)權(quán)利要求I所述的掃描測試方法，其特征在于，通過掃描使能信號控制RAM的工作狀態(tài)。
3.根據(jù)權(quán)利要求I所述的掃描測試方法，其特征在于，在獲得測試輸出值和進行測試輸出值的輸出之間，還包括掃描鏈處于工作狀態(tài)，進行鏈?zhǔn)纵敵?，以對掃描鏈的第一個輸出端進行檢測。
4.根據(jù)權(quán)利要求1-3中任一項所述的掃描測試方法，其特征在于，掃描測試具有多個測試周期，第n個測試周期的測試向量的輸入與第n+1個測試周期的測試輸出值的輸出同時進行。
5.一種掃描測試電路，其特征在于，包括具有RAM的掃描鏈，以及 RAM預(yù)定值保持模塊，用于在進行測試向量的輸入時，保持RAM的預(yù)定值。
6.根據(jù)權(quán)利要求5所述的掃描測試電路，其特征在于，所述RAM預(yù)定值保持模塊包括第一與門，所述第一與門的一個輸入端接掃描鏈的時鐘信號，另一個輸入端接掃描使能信號，所述第一與門的輸出端接RAM的時鐘信號。
全文摘要
本發(fā)明提供了一種掃描測試方法，對具有RAM的掃描鏈進行掃描測試，包括將RAM進行初始化，以使RAM處于預(yù)定值；掃描鏈處于移位寄存器狀態(tài)，進行測試向量的輸入，并保持RAM預(yù)定值；掃描鏈處于工作狀態(tài)，將激勵加載至掃描鏈的初級輸入端，捕獲掃描鏈的測試輸出值；掃描鏈處于移位寄存器狀態(tài)，進行測試輸出值的輸出。不需要通過多個測試周期來獲得RAM輸出端的預(yù)定值，有效地減少測試周期從而減少測試時間。
文檔編號G01R31/3185GK102749574SQ201210249748
公開日2012年10月24日 申請日期2012年7月18日 優(yōu)先權(quán)日2012年7月18日
發(fā)明者馮燕, 陳嵐 申請人:中國科學(xué)院微電子研究所