專利名稱：一種毛刺干擾觸發(fā)芯片閂鎖效應(yīng)的測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種毛刺干擾觸發(fā)芯片閂鎖效應(yīng)的測(cè)試方法，特別涉及適合有高可靠性要求的芯片閂鎖效應(yīng)測(cè)試。
背景技術(shù)：
目前，芯片閂鎖效應(yīng)的測(cè)試基本方法，在公開的國(guó)際標(biāo)準(zhǔn)JEDEC IC Latch-Up TestJESD78B有明確規(guī)定。 如圖I所示，JESD78B規(guī)定的測(cè)試觸發(fā)波形有3種，分別為間斷的正電流、負(fù)電流、電源過壓脈沖波形。根據(jù)標(biāo)準(zhǔn)IC Latch-Up Test JESD78B規(guī)定，這3種觸發(fā)脈沖波形，其脈沖寬度均為10μ s ls，電流觸發(fā)脈沖幅度為正常工作電流加IOOmA或者為正常工作電流的I. 5倍，電源過壓觸發(fā)脈沖幅度為正常工作電源電壓的I. 5倍。芯片在實(shí)際的系統(tǒng)應(yīng)用環(huán)境中，雷電、繼電器、可控硅、電機(jī)、高頻器件等干擾源，產(chǎn)生的干擾波形類似阻尼振蕩的隨機(jī)高頻振蕩毛刺波形，通過空間電磁耦合方式或傳導(dǎo)方式，進(jìn)入芯片內(nèi)部，從而觸發(fā)芯片的閂鎖效應(yīng)。實(shí)際系統(tǒng)應(yīng)用環(huán)境中產(chǎn)生的隨機(jī)高頻振蕩毛刺信號(hào)完全能夠觸發(fā)芯片的閂鎖效應(yīng)，這種隨機(jī)高頻振蕩毛刺信號(hào)的寬度卻遠(yuǎn)低于IC Latch-Up Test JESD78B標(biāo)準(zhǔn)測(cè)試波形規(guī)定的寬度，基本上不在其規(guī)定的波形寬度10μ s Is范圍內(nèi)，實(shí)際系統(tǒng)應(yīng)用環(huán)境中產(chǎn)生的隨機(jī)高頻振蕩毛刺信號(hào)的電壓脈沖和電流脈沖幅度也基本上遠(yuǎn)高于IC Latch-Up TestJESD78B標(biāo)準(zhǔn)規(guī)定的幅度.這樣，有些芯片按照標(biāo)準(zhǔn)IC Latch-Up Test JESD78B之規(guī)定，雖然通過了較高級(jí)別的閂鎖效應(yīng)測(cè)試，但實(shí)際使用中，遇到雷電、繼電器、可控硅、電機(jī)、高頻器件等干擾源產(chǎn)生的隨機(jī)高頻振蕩毛刺波形，卻很容易觸發(fā)閂鎖效應(yīng)。顯然標(biāo)準(zhǔn)IC Latch-Up TestJESD78B之規(guī)定的IC閂鎖效應(yīng)測(cè)試，不能滿足芯片的實(shí)際系統(tǒng)應(yīng)用測(cè)試需求。

發(fā)明內(nèi)容
本發(fā)明的目的，要提出一種新的測(cè)試方法，用來測(cè)試不同的高頻振蕩毛刺信號(hào)觸發(fā)芯片的閂鎖效應(yīng)分布情況。本發(fā)明提出的芯片閂鎖效應(yīng)的測(cè)試方法中，除了觸發(fā)波形與JEDEC IC Latch-UpTest JESD78B不同之外，其它如測(cè)試溫度級(jí)別、樣品規(guī)格、觸發(fā)測(cè)試條件、失效判定條件等方面均采用與JEDEC IC Latch-Up Test JESD78B相同的內(nèi)容。本發(fā)明采用的閂鎖效應(yīng)觸發(fā)波為阻尼振蕩波發(fā)生器產(chǎn)生的如圖2所示的I個(gè)或者多個(gè)間隔一定寬度的毛刺脈沖波。單個(gè)毛刺脈沖放大后的阻尼振蕩波形如圖3所示，由最大正向脈沖、最大負(fù)向脈沖以及逐漸衰減的余波組成。實(shí)施本發(fā)明測(cè)試方法的測(cè)試流程完全按照標(biāo)準(zhǔn)IC Latch-Up Test JESD78B之規(guī)定進(jìn)行，不同的是，測(cè)試時(shí)需要先選擇毛刺脈沖的最大尖峰電壓值、最大脈沖寬度Twidth、毛刺密集度這3個(gè)參數(shù)值后進(jìn)行測(cè)試。每選擇一次毛刺最大尖峰電壓值、最大脈沖寬度Twidth、毛刺密集度,就作為一個(gè)測(cè)試點(diǎn)進(jìn)行一次觸發(fā)閂鎖效應(yīng)測(cè)試，最終可形成三維的毛刺觸發(fā)Latch-Up Test測(cè)試結(jié)果分布圖。但是，任何一個(gè)測(cè)試點(diǎn)的最大脈沖寬度Twidth均低于IC Latch-Up Test JESD78B之規(guī)定的觸發(fā)波形最低寬度10 μ S。本發(fā)明公開的一種毛刺干擾觸發(fā)芯片閂鎖效應(yīng)的測(cè)試方法，用于觸發(fā)閂鎖效應(yīng)的波形為多個(gè)間隔一定寬度的毛刺脈沖波，將一個(gè)毛刺脈沖波作為一個(gè)測(cè)試點(diǎn)，按照從小到大的順序分別就各測(cè)試點(diǎn)的最大尖峰電壓值、最大脈沖寬度、毛刺密集度進(jìn)行閂鎖效應(yīng)觸發(fā)測(cè)試，并在由最大尖峰電壓值、最大脈沖寬度、毛刺密集度組成的三維的毛刺觸發(fā)測(cè)試結(jié)果分布圖上對(duì)每個(gè)測(cè)試點(diǎn)的閂鎖效應(yīng)觸發(fā)測(cè)試結(jié)果進(jìn)行標(biāo)注，根據(jù)不同測(cè)試點(diǎn)的最大尖峰電壓值、最大脈沖寬度、毛刺密集度的測(cè)試結(jié)果分布，得到芯片對(duì)不同的毛刺干擾觸發(fā)閂鎖效應(yīng)測(cè)試的反應(yīng)結(jié)果。
·
根據(jù)不同的應(yīng)用環(huán)境，選擇合適的芯片，避免在某些測(cè)試點(diǎn)上容易觸發(fā)閂鎖效應(yīng)的芯片應(yīng)用在有相應(yīng)毛刺干擾的應(yīng)用環(huán)境中。


圖I為JESD78B規(guī)定的3種測(cè)試觸發(fā)波形，包括正電流、負(fù)電流、電源過壓脈沖。圖2為觸發(fā)閂鎖效應(yīng)的I個(gè)或者多個(gè)間隔一定寬度的毛刺脈沖波。圖3為觸發(fā)閂鎖效應(yīng)的單個(gè)毛刺脈沖波放大后的示意圖。圖4為毛刺觸發(fā)閂鎖效應(yīng)測(cè)試結(jié)果的三維分布圖。
具體實(shí)施例方式以下舉例具體說明采用I個(gè)或者多個(gè)間隔一定寬度的毛刺脈沖波作為測(cè)試觸發(fā)波形的閂鎖效應(yīng)測(cè)試過程。如圖2所示，多個(gè)間隔一定寬度的毛刺脈沖波中單位時(shí)間內(nèi)的毛刺數(shù)量稱為毛刺密集度，單個(gè)毛刺脈沖波的最大尖峰電壓值、最大脈沖寬度Twidth標(biāo)注見圖3。在對(duì)芯片進(jìn)行閂鎖效應(yīng)測(cè)試之前，預(yù)定觸發(fā)毛刺波的毛刺密集度測(cè)試范圍為I個(gè)/IOms 10000個(gè)/10ms，預(yù)定觸發(fā)毛刺波的最大尖峰電壓值測(cè)試范圍為7. 5V 127. 5V，預(yù)定觸發(fā)毛刺波的最大脈沖寬度Twidth測(cè)試范圍為Ins 2. 88 μ S0當(dāng)被測(cè)芯片工作電源電壓為最大為5V時(shí)，設(shè)定阻尼振蕩波發(fā)生器的觸發(fā)毛刺波的中心電壓為5V。設(shè)定首次測(cè)試毛刺密集度為Ι/lOms，設(shè)定首次測(cè)試最大尖峰電壓值7. 5V，設(shè)定首次最大脈沖寬度Twidth為Ins。然后進(jìn)行觸發(fā)測(cè)試，并按照標(biāo)準(zhǔn)ICLatch-Up Test JESD78B的方法進(jìn)行失效判定。當(dāng)判定為未發(fā)生閂鎖效應(yīng)時(shí)，在圖4上標(biāo)注圓點(diǎn)，當(dāng)判定發(fā)生閂鎖效應(yīng)時(shí)，在圖4上標(biāo)注方塊。然后按照從小到大分別設(shè)定各測(cè)試點(diǎn)的最大尖峰電壓值、最大脈沖寬度Twidth、毛刺密集度進(jìn)行閂鎖效應(yīng)觸發(fā)測(cè)試。最后得到如圖4所示的毛刺觸發(fā)Latch-Up Test測(cè)試結(jié)果三維分布圖。從如圖4所示的毛刺觸發(fā)Latch-Up Test測(cè)試結(jié)果三維分布圖中，根據(jù)不同最大尖峰電壓值、最大脈沖寬度Twidth、毛刺密集度的測(cè)試點(diǎn)的測(cè)試結(jié)果，就能得到芯片對(duì)不同的毛刺干擾觸發(fā)閂鎖效應(yīng)測(cè)試的反應(yīng)結(jié)果。這樣，可以根據(jù)不同的應(yīng)用環(huán)境，選擇合適的芯片，投放不同的市場(chǎng)，從而避免某些測(cè)試點(diǎn)上容易觸發(fā)閂鎖效應(yīng)的芯片應(yīng)用在有相應(yīng)毛刺干擾的應(yīng)用環(huán)境。·
權(quán)利要求
1.一種毛刺干擾觸發(fā)芯片閂鎖效應(yīng)的測(cè)試方法，其特征在于，用于觸發(fā)閂鎖效應(yīng)的波形為多個(gè)間隔一定寬度的毛刺脈沖波，將一個(gè)毛刺脈沖波作為一個(gè)測(cè)試點(diǎn)，按照從小到大的順序分別就各測(cè)試點(diǎn)的最大尖峰電壓值、最大脈沖寬度、毛刺密集度進(jìn)行閂鎖效應(yīng)觸發(fā)測(cè)試，并在由最大尖峰電壓值、最大脈沖寬度、毛刺密集度組成的三維的毛刺觸發(fā)測(cè)試結(jié)果分布圖上對(duì)每個(gè)測(cè)試點(diǎn)的閂鎖效應(yīng)觸發(fā)測(cè)試結(jié)果進(jìn)行標(biāo)注，根據(jù)不同測(cè)試點(diǎn)的最大尖峰電壓值、最大脈沖寬度、毛刺密集度的測(cè)試結(jié)果分布，得到芯片對(duì)不同的毛刺干擾觸發(fā)閂鎖效 應(yīng)測(cè)試的反應(yīng)結(jié)果。
2.如權(quán)利要求I所述的方法，其特征在于根據(jù)不同的應(yīng)用環(huán)境，選擇合適的芯片，避免在某些測(cè)試點(diǎn)上容易觸發(fā)閂鎖效應(yīng)的芯片應(yīng)用在有相應(yīng)毛刺干擾的應(yīng)用環(huán)境中。
全文摘要
本發(fā)明提出的芯片閂鎖效應(yīng)的測(cè)試方法，用來測(cè)試芯片針對(duì)不同的高頻振蕩毛刺信號(hào)是否會(huì)觸發(fā)閂鎖效應(yīng)。測(cè)試時(shí)，每次需要選擇一次毛刺脈沖波的最大尖峰電壓值、最大脈沖寬度Twidth、毛刺密集度這三個(gè)參數(shù)作為一個(gè)測(cè)試點(diǎn)，一個(gè)測(cè)試點(diǎn)進(jìn)行一次觸發(fā)閂鎖效應(yīng)測(cè)試，不同的最大尖峰電壓值、最大脈沖寬度Twidth、毛刺密集度作為不同的測(cè)試點(diǎn)，采用多個(gè)測(cè)試點(diǎn)分別進(jìn)行觸發(fā)閂鎖效應(yīng)測(cè)試，最終可形成三維的毛刺觸發(fā)Latch-Up Test測(cè)試結(jié)果分布。
文檔編號(hào)G01R31/28GK102955124SQ20111025501
公開日2013年3月6日 申請(qǐng)日期2011年8月31日 優(yōu)先權(quán)日2011年8月31日
發(fā)明者楊利華 申請(qǐng)人:北京中電華大電子設(shè)計(jì)有限責(zé)任公司