專利名稱：電壓調(diào)整電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓測(cè)試方法，特別是涉及一種使用內(nèi)建式自我測(cè)試
(built-in self test, BIST)，忮術(shù)的電壓測(cè)試方法。
背景技術(shù)：
集成電^各(integrated circuit, IC)裝置中通常可包括多個(gè)內(nèi)部電壓產(chǎn) 生源，用以產(chǎn)生電路運(yùn)作時(shí)所需的各個(gè)不同的電壓值。然而，由于集成電路 的工藝變化使得各個(gè)芯片中的電壓源可能產(chǎn)生差異，因此在芯片完成后，這 些電壓源需要再通過(guò)調(diào)整(trimming)電路進(jìn)行修正。調(diào)整電路可將這些內(nèi)部 電壓通過(guò)反復(fù)的測(cè)試，修正至逼近目標(biāo)電壓值。
圖1是顯示傳統(tǒng)的調(diào)整電路圖。集成電路100中包括電壓源VI ~ V4、接 合墊Pad 1 ~Pad 4以及輸入輸出接合墊I/O Pad，其中電壓源VI ~ V4的電 壓值可分別通過(guò)接合墊Pad l~Pad 4輸出。測(cè)試機(jī)臺(tái)15為位于集成電路外 部的測(cè)試機(jī)臺(tái)，其可連接通過(guò)接合墊接收各電壓源的電壓，將各電壓電平與 測(cè)試機(jī)臺(tái)15內(nèi)部設(shè)定的目標(biāo)電壓值作比較，并且將比較結(jié)果通過(guò)輸入輸出接 合墊I/O Pad反饋至電壓源VI ~V4,用以進(jìn)一步纟鼓調(diào)電壓源VI ~V4的電壓 值，藉此反復(fù)的過(guò)程將電壓源VI ~V4的電壓值調(diào)整至逼近目標(biāo)電壓值。
然而，如圖1所示，在傳統(tǒng)的調(diào)整方法中，由于無(wú)法共享接合墊，使得 各電壓源皆必須使用 一個(gè)對(duì)應(yīng)的接合墊用以輸出其電壓值，因此接合墊的數(shù) 目必須等于電壓源的數(shù)目，形成芯片面積以及腳位的浪費(fèi)。此外，在調(diào)整的 過(guò)程中，外部的測(cè)試機(jī)臺(tái)15必須逐一針對(duì)各電壓源進(jìn)行調(diào)整，因此在測(cè)試機(jī) 臺(tái)15切換接合墊時(shí)也會(huì)造成時(shí)間的浪費(fèi)。再者，考慮到一些需要極精準(zhǔn)的電 壓電平的特定電壓源，例如帶隙參考電壓產(chǎn)生器(bandgap reference voltage generator),由于其輸出信號(hào)微弱且敏感，無(wú)法耦接至接合墊執(zhí)行傳統(tǒng)的電 壓調(diào)整。
因此，需要一種改良的設(shè)計(jì)可節(jié)省芯片面積、腳位、以及測(cè)試時(shí)間的耗 損，并且提供準(zhǔn)確的電壓調(diào)整結(jié)果。

發(fā)明內(nèi)容
本發(fā)明的一實(shí)施例提出一種電壓調(diào)整電路，用以調(diào)整多個(gè)電壓源所供應(yīng) 的電壓值，包括測(cè)試控制裝置、多路復(fù)用器、比較器以及內(nèi)建式自我測(cè)試裝 置。測(cè)試控制裝置選擇電壓源之一作為待測(cè)電壓源，并且輸出用以選擇待測(cè) 電壓源的選擇指令，以及輸出對(duì)應(yīng)于待測(cè)電壓源的目標(biāo)電壓。多路復(fù)用器耦 接至電壓源并接收一使能信號(hào)，用以根據(jù)使能信號(hào)輸出待測(cè)電壓源所供應(yīng)的 待測(cè)電壓。比較器接收待測(cè)電壓與目標(biāo)電壓，比較待測(cè)電壓與目標(biāo)電壓的電
壓值大小，并輸出一比較結(jié)果。內(nèi)建式自我測(cè)試裝置接收選擇指令，根據(jù)選 擇指令輸出用以使能待測(cè)電壓源的使能信號(hào)，并根據(jù)比較結(jié)果調(diào)整待測(cè)電壓
源供應(yīng)的待測(cè)電壓至一既定電壓。
本發(fā)明的另 一 實(shí)施例提出 一種電壓調(diào)整方法，包括選擇一第 一 電壓源作
為一待測(cè)電壓源，并輸出上述待測(cè)電壓源所供應(yīng)的一待測(cè)電壓；選^^對(duì)應(yīng)于 上述第一電壓源的一目標(biāo)電壓，并通過(guò)一接合墊輸出上述目標(biāo)電壓；比較上 述待測(cè)電壓與上述目標(biāo)電壓的電壓值大小，并輸出一比較結(jié)果；根據(jù)上述比
一既定電壓并傳送一測(cè)試結(jié)果；存儲(chǔ)對(duì)應(yīng)于上述第一電壓源的上述測(cè)試結(jié)果； 選擇一第二電壓源作為上述待測(cè)電壓源，并輸出上述待測(cè)電壓源所供應(yīng)的上 述待測(cè)電壓；選擇對(duì)應(yīng)于上述第二電壓源的一目標(biāo)電壓，并通過(guò)上述接合墊 輸出上述目標(biāo)電壓；比較上述待測(cè)電壓與上述目標(biāo)電壓的電壓值大小，并輸 出上述比較結(jié)果；根據(jù)上述比較結(jié)果調(diào)整上述待測(cè)電壓源供應(yīng)的上述待測(cè)電 壓至對(duì)應(yīng)于上述第二電壓源的一既定電壓并傳送對(duì)應(yīng)于上述第二電壓源的一 測(cè)試結(jié)果；以及存儲(chǔ)對(duì)應(yīng)于上述第二電壓源的上述測(cè)試結(jié)果。


圖1是顯示傳統(tǒng)的調(diào)整電路圖。
圖2是根據(jù)本發(fā)明的一實(shí)施例顯示用以調(diào)整多個(gè)電壓源所供應(yīng)的電壓值 的電壓調(diào)整電路。
圖3是根據(jù)本發(fā)明的一實(shí)施例顯示比較器電路圖。
圖4是根據(jù)本發(fā)明的一實(shí)施例顯示電壓調(diào)整方法流程圖。
附圖符號(hào)說(shuō)明
715~測(cè)試器； 20~電壓調(diào)整電5^; 25-測(cè)試控制裝置； 35 ~多路復(fù)用器； 45~比較器；
55 -內(nèi)建式自我測(cè)試裝置； 65 ~電流鏡； 100、 200 集成電路; E(n) 使能信號(hào);
I/O Pad、 Pad、 Pad 1、 Pad 2、 Pad 3、 Pad 4 才妻合墊; Sl、 S2、 S3、 S4、 S5、 S6、 S7、 S8、 S9、 S10 步驟；
s(川t ~ 4呂萬(wàn);
Tl、 T2、 T3、 T4、 T5、 T6、 T7 晶體管；
VI、 V2、 V3、 V4、 VA、 VB、 Vdd、 Vss 電壓源；
V(n)、 VTarget(n) ~電壓。
具體實(shí)施例方式
為使本發(fā)明的制造、操作方法、目標(biāo)和優(yōu)點(diǎn)能更明顯易懂，下文特舉幾 個(gè)較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。 實(shí)施例
圖2是根據(jù)本發(fā)明一實(shí)施例顯示用以調(diào)整多個(gè)電壓源所供應(yīng)的電壓值的 電壓調(diào)整電路20。電壓調(diào)整電路20包括測(cè)試控制裝置25、多路復(fù)用器35、 比較器45、以及內(nèi)建式自我測(cè)試裝置(BIST) 55。假設(shè)共有N個(gè)需被調(diào)整的 電壓源，例如，在此實(shí)施例中需被調(diào)整電壓源為VI ~ V4，因此N-4，測(cè)試控 制裝置25在內(nèi)部存儲(chǔ)器裝置(圖中未示)中紀(jì)錄N值，并且在電壓調(diào)整程序一 開(kāi)始時(shí)將內(nèi)存裝置內(nèi)存儲(chǔ)的一變量n初始化(1:=1),用以代表目前自電壓源 VI ~ V4中選擇電壓源VI作為一待測(cè)電壓源，并且輸出用以選"l奪電壓源VI的 一選擇指令至內(nèi)建式自我測(cè)試裝置55，以及輸出對(duì)應(yīng)于電壓源VI的目標(biāo)電 壓VTa， (n)至接合墊Pad。內(nèi)建式自我測(cè)試裝置55接收由測(cè)試控制裝置25發(fā) 出的選擇指令，根據(jù)此選擇指令輸出用以使能目前被選擇的待測(cè)電壓源的使 能信號(hào)E(n)，此時(shí)，由于被選擇的待測(cè)電壓源為電壓源VI，因此內(nèi)建式自我
8測(cè)試裝置55會(huì)輸出使能信號(hào)E(n)用以使能電壓源VI。多路復(fù)用器35耦接至 電壓源V1-V4，并自內(nèi)建式自我測(cè)試裝置55接收使能信號(hào)E(n)，根據(jù)使能 信號(hào)E(n)輸出目前待測(cè)電壓源所供應(yīng)的電壓作為待測(cè)電壓V(n),此時(shí)由于被 選擇的待測(cè)電壓源為電壓源VI,因此多路復(fù)用器35會(huì)輸出電壓源VI目前所 供應(yīng)的電壓，以作為待測(cè)電壓V(n)。如圖所示，待測(cè)電壓V(n)與目標(biāo)電壓 VTa，(n)會(huì)被輸入至比較器45，比較器45比較待測(cè)電壓V(n)與目標(biāo)電壓 VT，t(n)的電壓值大小，并輸出一比較結(jié)果至內(nèi)建式自我測(cè)試裝置55。內(nèi)建 式自我測(cè)試裝置55根據(jù)接收到的比較結(jié)果調(diào)整電壓源VI供應(yīng)的電壓值至一 既定電壓(以下將作詳細(xì)介紹)。在此實(shí)施例中，當(dāng)既定電壓大于或等于電壓 源VI的目標(biāo)電壓VT，，(n)時(shí)，則結(jié)束電壓源VI的調(diào)整程序。然而，在不脫 離本發(fā)明的精神和范圍內(nèi)，也可根據(jù)其它條件結(jié)束電壓源VI的調(diào)整程序，本 發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
在此實(shí)施例中，內(nèi)建式自我測(cè)試裝置55可包括一緩存器(圖中未示)，用 以存儲(chǔ)電壓源VI V4所對(duì)應(yīng)的最大可調(diào)整電壓以及調(diào)整結(jié)果，并且內(nèi)建式自 我測(cè)試裝置55根據(jù)接收到的比較結(jié)果控制待測(cè)電壓源所供應(yīng)的電壓值的調(diào) 整程序。當(dāng)比較結(jié)果代表待測(cè)電壓V(n)小于目標(biāo)電壓V一et(n)時(shí)，內(nèi)建式自 我測(cè)試裝置55進(jìn)一步檢測(cè)待測(cè)電壓V(n)是否大于目前待測(cè)電壓源所對(duì)應(yīng)的 最大可調(diào)整電壓V,(n)。當(dāng)待測(cè)電壓V(n)小于最大可調(diào)整電壓V,(n)時(shí)，內(nèi) 建式自我測(cè)試裝置55輸出一累加信號(hào)至目前的待測(cè)電壓源，用以指示待測(cè)電 壓源將供應(yīng)電壓增加至一調(diào)整電壓，并由多路復(fù)用器35輸出用以作為新的待 測(cè)電壓V(n)。根據(jù)本發(fā)明的一實(shí)施例，待測(cè)電壓源增加供應(yīng)電壓的方法為將 原始供應(yīng)電壓增加一差值A(chǔ)V,例如設(shè)AV-O. IV,則將原始供應(yīng)電壓V(n)調(diào) 整至V(n)+0.1 (V(n)= V(n)+0. 1 )，然而根據(jù)本發(fā)明的其它實(shí)施例，待測(cè)電 壓源也可根據(jù)其它方法改變其供應(yīng)電壓。待多路復(fù)用器35輸出新的待測(cè)電壓 V(n)后，比較器45會(huì)再一次比較新的待測(cè)電壓V(n)與目標(biāo)電壓VTarget (n)的電 壓值大小，并再次輸出比較結(jié)果至內(nèi)建式自我測(cè)試裝置55。
另一方面，當(dāng)比較結(jié)果代表待測(cè)電壓V(n)小于目標(biāo)電壓VTarget(n)，并且 內(nèi)建式自我測(cè)試裝置55檢測(cè)出待測(cè)電壓V(n)大于或等于目前待測(cè)電壓源所 對(duì)應(yīng)的最大可調(diào)整電壓V,(n)時(shí)，內(nèi)建式自我測(cè)試裝置55傳送一測(cè)試失敗信 號(hào)至測(cè)試控制裝置25,并且存儲(chǔ)代表目前待測(cè)電壓源的調(diào)整結(jié)果為失敗的信 息于緩存器中。
9最后，當(dāng)比較結(jié)果代表待測(cè)電壓V(n)大于或等于目標(biāo)電壓VT，t(n)時(shí)， 內(nèi)建式自我測(cè)試裝置55傳送一測(cè)試通過(guò)信號(hào)至測(cè)試控制裝置25，并且存儲(chǔ) 將待測(cè)電壓V(n)存儲(chǔ)于緩存器中，用以紀(jì)錄目前待測(cè)電壓源VI的調(diào)整結(jié)果。
測(cè)試控制裝置25在接收到測(cè)試通過(guò)信號(hào)或測(cè)試失敗信號(hào)后，代表已完成 目前待測(cè)電壓源VI的電壓測(cè)試與調(diào)整程序，測(cè)試控制裝置25根據(jù)這些信號(hào) 于內(nèi)存裝置中紀(jì)錄目前待測(cè)電壓源VI的測(cè)試結(jié)果(此時(shí)n-l),并且判斷變 量n是否大于待測(cè)電壓源數(shù)目N，當(dāng)n<N時(shí)，表示尚未完成所有電壓源的測(cè) 試與調(diào)整程序，于是累加變量n=n+l,用以選擇下一個(gè)電壓源作為待測(cè)電壓 源，例如待電壓源V1 (n=l)完成測(cè)試與調(diào)整程序后，選擇電壓源V2 (n=2) 作為待測(cè)電壓源，并且輸出用以選擇電壓源V2的選擇指令，以及通過(guò)接合墊 Pad輸出對(duì)應(yīng)于電壓源V2的目標(biāo)電壓，繼續(xù)針對(duì)電壓源V2執(zhí)行與上述電壓 源V1相同程序的電壓測(cè)試與調(diào)整。
根據(jù)本發(fā)明的一實(shí)施例，內(nèi)建式自我測(cè)試裝置55、多路復(fù)用器35與比 較器45是設(shè)置在一集成電路中，例如圖2的集成電路200，此集成電路可為 例如一閃存集成電路，而電壓源VI ~V4可為集成電路內(nèi)的電壓供應(yīng)源。如圖 所示，測(cè)試控制裝置25是通過(guò)單一接合墊Pad將各電壓源對(duì)應(yīng)的目標(biāo)電壓輸 入，以及通過(guò)輸入輸出接合墊I/O Pad輸出指令至以及接收信號(hào)自內(nèi)建式自 我測(cè)試裝置55。此外，測(cè)試控制裝置25在接收到測(cè)試通過(guò)信號(hào)或測(cè)試失敗 信號(hào)后，可更輸出一寫入指令至內(nèi)建式自我測(cè)試裝置55,用以控制內(nèi)建式自 我測(cè)試裝置55將各電壓供應(yīng)源所對(duì)應(yīng)的調(diào)整結(jié)果寫入集成電路中的一存儲(chǔ) 單元，用以作為該集成電路的電壓供應(yīng)源調(diào)整結(jié)果，使得該集成電路在爾后 使用時(shí)可根據(jù)這些電壓調(diào)整結(jié)果將電壓供應(yīng)源最佳化，以達(dá)到針對(duì)各集成電 路單獨(dú)最佳化的效果。
在本發(fā)明的實(shí)施例中，比較器45為可接收電壓值介于OV-26V的輸入信 號(hào)的一高電壓比較器，因此如圖2所示，測(cè)試控制裝置25可僅通過(guò)單一接合 墊Pad輸入各電壓源V1 V4對(duì)應(yīng)的目標(biāo)電壓。圖3是根據(jù)本發(fā)明的一實(shí)施例 顯示比較器45的電路結(jié)構(gòu)。如圖所示，比較器45包括晶體管Tl-T7，晶體 管Tl在源極(第一第一極)接收目標(biāo)電壓VTa， (n)，并且在柵極(第一第二極) 接收待測(cè)電壓V(n),晶體管T2在源極(第二第一極)接收參考電平電壓Vdd, 并且在柵極(第二第二極)接收參考電平電壓Vdd/2，晶體管T3通過(guò)控制電壓 VA控制VT，, (n)的輸入，晶體管T4通過(guò)反相的控制電壓VB控制Vdd的輸入，晶體管T6與T7組成電流鏡65，電流鏡65耦接至晶體管T1與T2,而晶體管 T5通過(guò)控制電壓VB控制將電流鏡65耦接至Vss。相較于傳統(tǒng)的比較器電路， 比較器45將晶體管Tl耦接至目標(biāo)電壓VTa， (n)，使得比較器45可接收大范 圍的電壓輸入，并且將比較結(jié)果信號(hào)S,在晶體管Tl與T6的連接點(diǎn)輸出。
圖4是根據(jù)本發(fā)明的一實(shí)施例顯示電壓調(diào)整流程圖。如同以上所述，在 電壓調(diào)整程序的一開(kāi)始先初始化變量n=l (步驟Sl),并且選擇待測(cè)電壓V(n) 與目標(biāo)電壓V一et(n)(步驟S2)。接著比較待測(cè)電壓V(n)與目標(biāo)電壓V一e, (n) 的電壓大小，判斷V(n)是否大于或等于V丁率(n)(步驟S3)。當(dāng)V(n)小于 V—(n)時(shí)，再判斷V(n)是否大于或等于最大可調(diào)整電壓V自(n)(步驟S4)， 若V(n)小于V頻(n)，則累加電壓V(n)= V(n)+AV(步驟S5),并回到步驟S3 再次比較待測(cè)電壓V(n)與目標(biāo)電壓VTa， (n)的電壓大小。若V (n)大于或等于 Vmax (n),則傳送測(cè)試失敗信號(hào)(步驟S6)。
另一方面，當(dāng)V(n)大于或等于VT,t(n)時(shí)，傳送測(cè)試通過(guò)信號(hào)(步驟S7), 而測(cè)試控制裝置25根據(jù)接收到的測(cè)試通過(guò)信號(hào)或測(cè)試失敗信號(hào)紀(jì)錄測(cè)試結(jié) 果，并且判斷n是否小于N(步驟S9),當(dāng)n小于N時(shí)，表示尚未完成所有電 壓源的測(cè)試與調(diào)整程序，于是累加變量n-n+l(步驟S10)，用以選擇下一個(gè)電 壓源作為待測(cè)電壓源，并且回到步驟S2再次選擇待測(cè)電壓V(n)與目標(biāo)電壓 VTaiw(n)。若n大于等于N,表示已完成所有電壓源的測(cè)試與調(diào)整程序，則可 結(jié)束電壓調(diào)整的流程。
本發(fā)明雖以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明的范圍，任 何熟習(xí)此項(xiàng)技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與 潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視本發(fā)明的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1. 一種電壓調(diào)整電路，用以調(diào)整多個(gè)電壓源所供應(yīng)的電壓值，包括一測(cè)試控制裝置，用以選擇上述電壓源之一作為一待測(cè)電壓源，并且輸出用以選擇上述待測(cè)電壓源的一選擇指令，以及通過(guò)一接合墊輸出對(duì)應(yīng)于上述待測(cè)電壓源的一目標(biāo)電壓；一多路復(fù)用器，耦接至上述電壓源并接收一使能信號(hào)，用以根據(jù)上述使能信號(hào)輸出上述待測(cè)電壓源所供應(yīng)的一待測(cè)電壓；一比較器，接收上述待測(cè)電壓與上述目標(biāo)電壓，比較上述待測(cè)電壓與上述目標(biāo)電壓的電壓值大小，并輸出一比較結(jié)果；以及一內(nèi)建式自我測(cè)試裝置，用以接收上述選擇指令，根據(jù)上述選擇指令輸出用以使能上述待測(cè)電壓源的上述使能信號(hào)，并根據(jù)上述比較結(jié)果調(diào)整上述待測(cè)電壓源供應(yīng)的上述待測(cè)電壓至一既定電壓，其中，在將上述待測(cè)電壓源供應(yīng)的上述待測(cè)電壓調(diào)整至上述既定電壓后，上述測(cè)試控制裝置自上述電壓源中選擇另一電壓源作為上述待測(cè)電壓源，并且輸出用以選擇上述另一電壓源的上述選擇指令，以及通過(guò)上述接合墊輸出對(duì)應(yīng)于上述另一電壓源的上述目標(biāo)電壓。
2. 如權(quán)利要求1所述的電壓調(diào)整電路，其中，上述既定電壓大于或等于 上述目標(biāo)電壓。
3. 如權(quán)利要求1所述的電壓調(diào)整電路，其中，上述內(nèi)建式自我測(cè)試裝置 包括一緩存器，用以存儲(chǔ)對(duì)應(yīng)于各上述電壓源的 一最大可調(diào)整電壓以及一調(diào) 整結(jié)果。
4. 如權(quán)利要求3所述的電壓調(diào)整電路，其中，當(dāng)上述比較結(jié)果代表上述 待測(cè)電壓大于或等于上述目標(biāo)電壓時(shí)，上述內(nèi)建式自我測(cè)試裝置傳送一測(cè)試 通過(guò)信號(hào)至上述測(cè)試控制裝置，并且存儲(chǔ)上述待測(cè)電壓于上述緩存器作為上 述待測(cè)電壓源所對(duì)應(yīng)的上述調(diào)整結(jié)果。
5. 如權(quán)利要求4所述的電壓調(diào)整電路，其中，當(dāng)上述比較結(jié)果代表上述 待測(cè)電壓小于上述目標(biāo)電壓時(shí)，上述內(nèi)建式自我測(cè)試裝置4全測(cè)上述待測(cè)電壓 是否大于上述待測(cè)電壓源所對(duì)應(yīng)的上述最大可調(diào)整電壓，當(dāng)上述待測(cè)電壓大 于上述最大可調(diào)整電壓時(shí)，傳送一測(cè)試失敗信號(hào)至上述測(cè)試控制裝置，并且 存儲(chǔ)代表目前待測(cè)電壓源的調(diào)整結(jié)果為失敗的信息于上述緩存器。
6. 如權(quán)利要求5所述的電壓調(diào)整電路，其中，當(dāng)上述待測(cè)電壓不大于上述最大可調(diào)整電壓時(shí)，上述內(nèi)建式自我測(cè)試裝置輸出一累加信號(hào)至上述待測(cè)電壓源，而上述待測(cè)電壓源根據(jù)上述累加信號(hào)將供應(yīng)電壓增加至一調(diào)整電壓以作為上述待測(cè)電壓。
7. 如權(quán)利要求5所述的電壓調(diào)整電路，其中，上述電壓源、上述內(nèi)建式自我測(cè)試裝置、上述多路復(fù)用器、上述接合墊與上述比較器設(shè)置在一閃存集成電路中。
8. 如權(quán)利要求7所述的電壓調(diào)整電路，其中，上述測(cè)試控制裝置在接收到上述測(cè)試通過(guò)信號(hào)或測(cè)試失敗信號(hào)后，輸出一寫入指令至上述內(nèi)建式自我測(cè)試裝置，用以控制上述內(nèi)建式自我測(cè)試裝置將上述待測(cè)電壓源所對(duì)應(yīng)的上述調(diào)整結(jié)果寫入上述閃存集成電路中的一存儲(chǔ)單元。
9. 如權(quán)利要求5所述的電壓調(diào)整電路，其中，上述測(cè)試控制裝置包括一內(nèi)存裝置，用以根據(jù)自上述內(nèi)建式自我測(cè)試裝置接收到的上述測(cè)試通過(guò)信號(hào)或測(cè)試失敗信號(hào)紀(jì)錄上述待測(cè)電壓源的測(cè)試結(jié)果，并且，上述測(cè)試控制裝置在接收到上述測(cè)試通過(guò)信號(hào)或測(cè)試失敗信號(hào)后，自上述電壓源中選擇另一電壓源作為上述待測(cè)電壓源，并且輸出用以選擇上述另 一 電壓源的上述選擇指令，以及輸出對(duì)應(yīng)于上述另一電壓源的上述目標(biāo)電壓。
10. 如權(quán)利要求1所述的電壓調(diào)整電路，其中，上述比較器可接收電壓值介于0V-26V的輸入信號(hào)。
11. 如權(quán)利要求1所述的電壓調(diào)整電路，其中，上述比較器包括一第一晶體管，具有接收上述目標(biāo)電壓的一第一第一極，以及接收上述待測(cè)電壓的 一 第 一 第二極；一第二晶體管，具有接收一第一參考電平的一第二第一極，以及接收一第二參考電平的一第二第二極，其中，上述第二參考電平的電壓值約為上述第一參考電平的電壓值的一半；以及一電流鏡電路，分別與上述第一晶體管以及上述第二晶體管耦接于一第一連接點(diǎn)與一第二連接點(diǎn)，其中，上述比較器于上述第一連接點(diǎn)輸出上述比較結(jié)果。
12. —種電壓調(diào)整方法，包括選擇 一 第 一 電壓源作為 一 待測(cè)電壓源，并輸出上述待測(cè)電壓源所供應(yīng)的一待測(cè)電壓；選擇對(duì)應(yīng)于上述第 一 電壓源的 一 目標(biāo)電壓，并通過(guò)一接合墊輸出上述目標(biāo)電壓；比較上述待測(cè)電壓與上述目標(biāo)電壓的電壓值大小，并輸出一比較結(jié)果；述第 一 電壓源的 一 既定電壓并傳送 一 測(cè)試結(jié)果；存儲(chǔ)對(duì)應(yīng)于上述第一電壓源的上述測(cè)試結(jié)果；選擇一第二電壓源作為上述待測(cè)電壓源，并輸出上述待測(cè)電壓源所供應(yīng)的上述待測(cè)電壓；選擇對(duì)應(yīng)于上述第二電壓源的一目標(biāo)電壓，并通過(guò)上述接合墊輸出上述目標(biāo)電壓；比較上述待測(cè)電壓與上述目標(biāo)電壓的電壓值大小，并輸出上述比較結(jié)果；述第二電壓源的一既定電壓并傳送對(duì)應(yīng)于上述第二電壓源的一測(cè)試結(jié)果；以及存儲(chǔ)對(duì)應(yīng)于上述第二電壓源的上述測(cè)試結(jié)果。
13.如權(quán)利要求！2所述的電壓調(diào)整方法，其中，對(duì)應(yīng)于上述第一電壓源電壓源的上述目標(biāo)電壓。
14. 如權(quán)利要求12所述的電壓調(diào)整方法，還包括存儲(chǔ)上述第一電壓源與上述第二電壓源所對(duì)應(yīng)的一最大可調(diào)整電壓以及一調(diào)整結(jié)果于一緩存器。
15, 如權(quán)利要求l4所述的電壓調(diào)整方法，其中，當(dāng)上述比較結(jié)果代表上述待測(cè)電壓大于或等于上述目標(biāo)電壓時(shí)，傳送一測(cè)試通過(guò)信號(hào)作為上述測(cè)試結(jié)果，并且存儲(chǔ)上述待測(cè)電壓于上述緩存器作為上述待測(cè)電壓源所對(duì)應(yīng)的上述調(diào)整結(jié)果。
16. 如權(quán)利要求15所述的電壓調(diào)整方法，其中，當(dāng)上述比較結(jié)果代表上述待測(cè)電壓小于上述目標(biāo)電壓時(shí)，；險(xiǎn)測(cè)上述待測(cè)電壓是否大于上述待測(cè)電壓源所對(duì)應(yīng)的上述最大可調(diào)整電壓，當(dāng)上述待測(cè)電壓大于上述最大可調(diào)整電壓時(shí)，傳送一測(cè)試失敗信號(hào)作為上述測(cè)試結(jié)果，并且存儲(chǔ)代表目前待測(cè)電壓源的調(diào)整結(jié)果為失敗的信息于上述緩存器。
17, 如權(quán)利要求16所述的電壓調(diào)整方法，其中，當(dāng)上述待測(cè)電壓不大于上述最大可調(diào)整電壓時(shí)，輸出一累加信號(hào)至上述待測(cè)電壓源，并且根據(jù)上述累加信號(hào)將上述待測(cè)電壓源的供應(yīng)電壓增加至一調(diào)整電壓以作為上述待測(cè)電壓。
18. 如權(quán)利要求16所述的電壓調(diào)整方法，其中，上述第一電壓源、上述 第二電壓源、上述緩存器與上述接合墊設(shè)置在一閃存集成電路中。
19. 如權(quán)利要求18所述的電壓調(diào)整方法，其中，在接收到上述測(cè)試結(jié)果 后，將上述待測(cè)電壓源所對(duì)應(yīng)的上述調(diào)整結(jié)果寫入上述閃存集成電路中的一 存儲(chǔ)單元。
全文摘要
一種電壓調(diào)整電路，用以調(diào)整多個(gè)電壓源的電壓值，包括測(cè)試控制裝置、多路復(fù)用器、比較器以及內(nèi)建式自我測(cè)試裝置。測(cè)試控制裝置選擇電壓源之一作為待測(cè)電壓源，并且輸出用以選擇待測(cè)電壓源的選擇指令，以及對(duì)應(yīng)于待測(cè)電壓源的目標(biāo)電壓。多路復(fù)用器耦接至電壓源并接收使能信號(hào)，根據(jù)使能信號(hào)輸出待測(cè)電壓源所供應(yīng)的待測(cè)電壓。比較器比較待測(cè)電壓與目標(biāo)電壓的電壓值大小，并輸出一比較結(jié)果。內(nèi)建式自我測(cè)試裝置接收選擇指令，根據(jù)選擇指令輸出用以使能待測(cè)電壓源的使能信號(hào)，并根據(jù)比較結(jié)果調(diào)整待測(cè)電壓源供應(yīng)的待測(cè)電壓至一既定電壓。
文檔編號(hào)G01R19/00GK101498746SQ200810009299
公開(kāi)日2009年8月5日 申請(qǐng)日期2008年2月3日 優(yōu)先權(quán)日2008年2月3日
發(fā)明者山崎恭治, 曾德彰, 杜君毅 申請(qǐng)人:力晶半導(dǎo)體股份有限公司