專利名稱：半導體器件和半導體檢查方法
技術領域：
本發(fā)明涉及進行系統(tǒng)LSI的靜止電源電流測試的半導體器件和 半導體檢查方法。
背景技術：
近年來的半導體集成電路因超微細加工技術的進步在使其面積 減少方面越來越成功。在這樣的情況下，對半導體集成電路的要求非 常高，裝入電路內的晶體管數目增加得非常多。因此，實施半導體集 成電路的檢查變得非常困難。
作為半導體集成電路的檢查方法，有掃描測試。在掃描測試中， 利用設定使半導體集成電路內的全部的觸發(fā)器(FF )成為移位寄存器 狀態(tài)，從外部端子對該移位寄存器狀態(tài)施加作為檢查用的值的測試矢 量，只在一定期間內使FF返回到通常工作狀態(tài)，對內部的組合電路 施加測試矢量。其后，從組合電路對FF輸入測試矢量輸入后的輸出 結果值。在用FF鎖存這些輸出結果值后，再次使FF成為移位寄存 器狀態(tài)，對外部輸出組合電路的輸出結果值，通過監(jiān)視該值來確定不 良部位。將此時的移位寄存器稱為掃描鏈，將進行了用掃描鏈使數據 移動的工作的狀態(tài)稱為移位模式，將使移位寄存器狀態(tài)停止并對組合 電路施加測試矢量以得到組合電路的輸出結果的狀態(tài)稱為俘獲模式。
但是，在該掃描測試中，因故障部位的緣故，有時不能用測試矢 量激勵起故障。此外，要激勵起LSI內的全部的故障是非常困難的。
因此，近年來靜止電源電流(以下記為IDDQ)測試法的重要性 越來越顯著。迄今為止已知在CMOS集成電路中靜止時的電源電流 值約為漏泄電流值，是非常小的。因而，在CMOS集成電路中發(fā)生 了制造方面的物理的故障的情況下，非常大的IDDQ會流過，由于非
常容易激勵起故障，故IDDQ測試法的重要性越來越顯著。
使用圖9、圖10、圖11，說明現有的半導體集成電路的檢查方法。
圖9是表示具有現有的掃描測試系統(tǒng)的半導體器件的結構的圖。 在圖9中，在半導體器件內具有第1~第6FF101a 101f、組合 電路102、 FF通常數椐輸入端子(以下記為D端子)105、 FF掃描鏈 數據輸入端子(以下記為DT端子)106、 FF數據輸出端子(以下記 為Q端子)107和FF時鐘輸入端子(以下記為CLK端子)108。在 此，從電源110對由電源布線103連接的各FF101a 101f和組合電 路102供給電源電流(IDD) 104和電源電壓(VDD) 109。
圖IO是具有現有的掃描測試系統(tǒng)的半導體器件的IDDQ測試的 概略的流程圖。
在圖10中，首先在步驟201中，在掃描鏈內從第1 FF101a的 DT端子106輸入IDDQ測試用的測試矢量。從DT端子106輸入的 測試矢量使第1 FF101a成為移位寄存器狀態(tài)，從Q端子107輸出， 輸入到掃描鏈內的第2 FF101b的DT端子106上，接著對第4~第6 FF101d 101f輸入測試矢量。將該步驟稱為模式形成(patterning)。
在步驟202中，停止對掃描鏈內的FF101的CLK端子108的時 鐘供給。為此，用H (高電平)輸入使時鐘固定。
然后，在步驟203中，等待直到組合電路102內的電源電流104 成為恒定的狀態(tài)(靜止穩(wěn)定狀態(tài))。將該步驟稱為靜止穩(wěn)定等待。在 組合電路102內的電源電流104成為靜止穩(wěn)定狀態(tài)時，在步驟204中， 測定電源電流值104。比較成為基準的電流值與測定了的電流值，在 測定電流值比基準電流值小的情況下(在步驟205中為通過(PASS ))， 判定為合格品。在判斷為合格品的情況下(在步驟205中為通過)， 確認是否輸入了全部的IDDQ用的測試矢量(步驟206)。在輸入了 全部的IDDQ用的測試矢量的情況下(在步驟206中為是)，結束IDDQ 測試(步驟207 )。在尚未輸入全部的IDDQ用的測試矢量的情況下 (在步驟206中為否)，返回到步驟201，進行IDDQ測試。
另一方面，在測定電流值比基準電流值大的情況下(在步驟205 中為失敗(FAIL)),判定為不合格品，在該時刻結束IDDQ測試 (步驟207)。
圖11是表示現有的IDDQ測試的電源電流波形的圖。 在圖11中，在該現有例中，假定在CLK端子108的時鐘的上 升處鎖存DT端子106的數據。對DT端子106輸入IDDQ測試用的 測試矢量(在圖11中，為數據l、數據3、數據5),在對Q端子107 輸出后，將CLK端子108的時鐘固定為H，停止時鐘供織步驟202 )。 其后，電源電流值104成為靜止穩(wěn)定等待(步驟203a、 203b)狀態(tài)， 在成為靜止穩(wěn)定后，測定電源電流值104 (步驟204a、 204b)。在電 源電流值104的測定后，比較測定電流值與基準電流值，進行是否合 格判定。
在此，在IDDQ測試法中，由于在輸入了測試矢量后信號在電路 內部的晶體管中傳播時流過大的電源電流，故在電路成為靜止狀態(tài)后
到電源電流值收斂而能測定IDDQ值之前需要靜止穩(wěn)定等待時間。例 如，如圖11中所示，在數據1的模式形成(步驟201a)、靜止穩(wěn)定 等待(步驟203a)、測定(步驟204a)結束了后，進行了下一個數 據3的才莫式形成(步驟201b)、靜止穩(wěn)定等待(步驟203b)、測定 (步驟204b )。
根據這樣的理由，高速地實施IDDQ測試法越來越成為必要。作 為IDDQ測試的高速化技術之一，報告了下述技術因在被測定半導 體集成電路的VDD與GND之間與直流電源串聯地連接在大的電源電 流流過了時開關成為導通、在大電流收斂了時開關成為關斷的模擬開 關，故在大電流流過時從直流電源供給大電流以抑制VDD的電壓降， 能以高速進行IDDQ檢查(參照專利文獻l)。
專利文獻1:日本特開2002 - 189053號公報

發(fā)明內容
(發(fā)明要解決的問題)
7在現有的半導體集成電路的檢查方法中，在輸入了 IDDQ用的測 試矢量后到半導體集成電路的電源電流值收斂而成為靜止狀態(tài)為止 的靜止穩(wěn)定等待狀態(tài)成為必要，存在IDDQ測試的檢查時間增大這樣 的問題。
在本發(fā)明中，是為了解決上述那樣的現有的問題而進行的，其目 的在于提供可防止IDDQ測試的檢查時間的增大的半導體器件和半導 體檢查方法。
(用于解決問題的方法)
為了解決上述問題，本發(fā)明第l方面(權利要求l)的半導體器 件具有多個觸發(fā)器，該多個觸發(fā)器在掃描測試模式時被輸入靜止電源 電流測試用測試矢量，在通常使用時被輸入通常使用數據，其特征在 于具備
組合電路，從掃描鏈內的多個觸發(fā)器向該組合電路輸入測試矢量 或通常使用數據；
觸發(fā)器用電源，利用電源電壓供給布線連接到上述觸發(fā)器上，對 上述觸發(fā)器供給電源電壓；以及
組合電路用電源，利用電源電壓供給布線連接到上述組合電路 上，對該組合電路供給電源電壓，且
上述觸發(fā)器具有
裝載維持端子，被輸入裝栽維持信號，該裝栽維持信號對在靜止 電源電流測試模式時從掃描鏈輸入的測試矢量是作為用于對上述組 合電路輸出的數據保持在該觸發(fā)器中還是輸出給上述組合電路進行 控制；
通常數據輸出端子，從上述觸發(fā)器對上述組合電路輸出通常使用 數據；以及
掃描鏈數據輸出端子，從掃描鏈內的第n級觸發(fā)器對第n + l級 觸發(fā)器輸出測試矢量，n是整數。
本發(fā)明第2方面(權利要求2)的半導體器件，具有多個第l方 面(權利要求1)所述的半導體器件，其特征在于在具有多個半導
體器件的該半導體器件的內部具備根據從控制端子輸入的裝載維持 控制信號分別控制針對各半導體器件進行的裝載維持信號的輸入的 裝載維持控制電路。
本發(fā)明第3方面(權利要求3)的半導體檢查方法，對具有多個 觸發(fā)器和將該多個觸發(fā)器的輸出作為輸入的組合電路的半導體器件 進行檢查，其特征在于具有下列步驟
保持上述觸發(fā)器內的測試矢量的值，直到針對掃描鏈內的全部的 觸發(fā)器進行的靜止電源電流測試用測試矢量的輸入結束為止的步驟；
在針對上述全部的觸發(fā)器進行的下一個測試矢量的輸入結束時， 將上述觸發(fā)器內的測試矢量的值改寫為下一個測試矢量的值，在改寫 上述觸發(fā)器內的測試矢量的值后，保持上述觸發(fā)器內的改寫后的測試 矢量的值的步驟；以及
把上述觸發(fā)器內的測試矢量的值改寫為下一個測試矢量的值，在 被改寫成下一個測試矢量之前將在該觸發(fā)器內保持的測試矢量的值 輸入到組合電路中，在該組合電路的靜止電源電流為靜止狀態(tài)時測定 組合電路用外部電源端子的靜止電源電流值，將該靜止電源電流值與 作為基準的電流值進行比較判定的步驟。
本發(fā)明第4方面(權利要求4)的半導體檢查方法，對具有多個 觸發(fā)器和將該多個觸發(fā)器的輸出作為輸入的組合電路的半導體器件 進行檢查，其特征在于具有下列步驟
保持上述觸發(fā)器內的測試矢量的值，直到針對掃描鏈內的全部的 觸發(fā)器進行的靜止電源電流測試用測試矢量的輸入結束為止的步驟；
在針對上述全部的觸發(fā)器進行的下一個測試矢量的輸入結束時， 將上述觸發(fā)器內的測試矢量的值改寫為下一個測試矢量的值，在改寫 上述觸發(fā)器內的值后，保持上述觸發(fā)器內的改寫后的測試矢量的值的 步驟；以及
把上述觸發(fā)器內的測試矢量的值改寫為下一個測試矢量的值，在 被改寫成下一個測試矢量之前將在該觸發(fā)器內保持的測試矢量的值 輸入到組合電路中，在到組合電路用外部電源端子的靜止電源電流成
為靜止穩(wěn)定狀態(tài)為止的期間內，測定從對組合電路輸入測試矢量開始 的一定期間后的時刻和從該時刻起再經過一定期間后的時刻的大于
等于2個部位的電源電流值并計算斜率，將該斜率與作為基準的斜率 進行比較判定的步驟。
按照本發(fā)明第5方面(權利要求5)的半導體檢查方法，在第3 或4方面(權利要求3或4)中所述的半導體檢查方法中，其特征在 于在對上述觸發(fā)器輸入靜止電源電流測試用的測試矢量之前，預先
的狀態(tài)轉移數，按狀態(tài)轉移數從低到^的順^輸入測試矢量'。' ' 按照本發(fā)明第6方面(權利要求6)的半導體檢查方法，在第3
方面(權利要求3)中所述的半導體檢查方法中，其特征在于對上 述半導體集成電路的內部的各半導體器件進行上述半導體器件的檢查。
按照本發(fā)明第7方面(權利要求7)的半導體檢查方法，在第4 方面(權利要求4)中所述的半導體檢查方法中，其特征在于對上 述半導體集成電路的內部的各半導體器件進行上述半導體器件的檢查。
(發(fā)明的效果)
在本發(fā)明中，在半導體器件的IDDQ測試時，可得到能縮短測試 時間這樣的有利的效果。
即，按照本發(fā)明第l方面(權利要求l)的半導體器件，具有多 個觸發(fā)器，該多個觸發(fā)器在掃描測試模式時被輸入靜止電源電流測試 用測試矢量，在通常使用時被輸入通常使用數據，由于具備組合電 路，從掃描鏈內的多個觸發(fā)器向該組合電路輸入測試矢量或通常使用 數據；觸發(fā)器用電源，利用電源電壓供給布線連接到上述觸發(fā)器上， 對上述觸發(fā)器供給電源電壓；以及組合電路用電源，利用電源電壓供 給布線連接到上述組合電路上，對該組合電路供給電源電壓，且上述 觸發(fā)器具有裝栽維持端子，被輸入裝載維持信號，該裝栽維持信號 對在靜止電源電流測試模式時從掃描鏈輸入的測試矢量是作為用于
對上述組合電路輸出的數據保持在該觸發(fā)器中還是輸出給上述組合
電路進行控制；通常數據輸出端子，從上述觸發(fā)器對上述組合電路輸 出通常使用數據；以及掃描鏈數據輸出端子，從掃描鏈內的第n級觸 發(fā)器對第n + l級觸發(fā)器輸出測試矢量，n是整數，所以在使用掃描鏈 輸出IDDQ用的測試矢量的同時，可在對組合電路輸出了 IDDQ用的 測試矢量的原有狀態(tài)下在觸發(fā)器中保持IDDQ用的測試矢量，具有可 縮短IDDQ測試的測試時間這樣的效果。此外，由于可個別地測定 FF的電源電流值和組合電路的電源電流值，故具有能以更高的精度 進行檢查這樣的效果。
按照本發(fā)明第2方面(權利要求2)的半導體器件，在具有多個 第l方面(權利要求l)所述的半導體器件的半導體器件中，由于在 具有多個半導體器件的該半導體器件的內部根據從控制端子輸入的 裝栽維持控制信號分別控制針對各半導體器件進行的裝栽維持信號 的輸入的裝栽維持控制電路，故具有能對半導體集成電路內的每個半 導體器件實施IDDQ測試這樣的效果。
按照本發(fā)明第3方面(權利要求3)的半導體檢查方法，在檢查 具有多個觸發(fā)器和將該多個觸發(fā)器的輸出作為輸入的組合電路的半 導體器件的方法中，由于具有下列步驟保持上述觸發(fā)器內的測試矢 量的值，直到針對掃描鏈內的全部的觸發(fā)器進行的靜止電源電流測試 用測試矢量的輸入結束為止的步驟；在針對上述全部的觸發(fā)器進行的 下一個測試矢量的輸入結束時，將上述觸發(fā)器內的測試矢量的值改寫 為下一個測試矢量的值，在改寫上述觸發(fā)器內的測試矢量的值后，保 持上述觸發(fā)器內的改寫后的測試矢量的值的步驟；以及把上述觸發(fā)器 內的測試矢量的值改寫為下一個測試矢量的值，在被改寫成下一個測 試矢量之前將在該觸發(fā)器內保持的測試矢量的值輸入到組合電路中， 在該組合電路的靜止電源電流為靜止狀態(tài)時測定組合電路用外部電 源端子的靜止電源電流值，將該靜止電源電流值與作為基準的電流值 進行比較判定的步驟，故可同時進行靜止穩(wěn)定等待和下一個測試矢量 的模式形成，具有可縮短IDDQ測試的測試時間這樣的效果。
按照本發(fā)明第4方面(權利要求4)的半導體檢查方法，在檢查 具有多個觸發(fā)器和將該多個觸發(fā)器的輸出作為輸入的組合電路的半 導體器件的方法中，由于具有下列步驟保持上述觸發(fā)器內的測試矢 量的值，直到針對掃描鏈內的全部的觸發(fā)器進行的靜止電源電流測試 用測試矢量的輸入結束為止的步驟；在針對上述全部的觸發(fā)器進行的 下一個測試矢量的輸入結束時，將上述觸發(fā)器內的測試矢量的值改寫 為下一個測試矢量的值，在改寫上述觸發(fā)器內的值后，保持上述觸發(fā) 器內的改寫后的測試矢量的值的步驟；以及把上述觸發(fā)器內的測試矢 量的值改寫為下一個測試矢量的值，在被改寫成下一個測試矢量之前 將在該觸發(fā)器內保持的測試矢量的值輸入到組合電路中，在到組合電
測定從對組合電路輸入測試矢量開始的 一定期間后的時刻和從該時 刻起再經過 一 定期間后的時刻的大于等于2個部位的電源電流值并計 算斜率，將該斜率與作為基準的斜率進行比較判定的步驟，由于在進
行靜止穩(wěn)定等待測定IDDQ值之前能進行是否合格的判定，故具有可 縮短IDDQ測試的測試時間這樣的效果。
按照本發(fā)明第5方面(權利要求5)的半導體檢查方法，在第3 或4方面(權利要求3或4)中所述的半導體檢查方法中，由于在對 上述觸發(fā)器輸入靜止電源電流測試用的測試矢量之前預先計算在對 上述組合電路輸入了靜止電源電流測試用的各測試矢量時的狀態(tài)轉 移數并按狀態(tài)轉移數從低到高的順序輸入測試矢量，故可縮短各測試 矢量輸入時的大電源電流流過的時間，由此，可縮短靜止穩(wěn)定等待時 間，于是，具有可縮短IDDQ測試的測試時間這樣的效果。按照本發(fā)明第6方面(權利要求6)的半導體檢查方法，在第3 方面(權利要求3)中所述的半導體檢查方法中，由于對上述半導體 集成電路的內部的每個半導體器件進行上述半導體器件的檢查，故可 對半導體集成電路的內部的每個半導體器件實施IDDQ測試，具有可
縮短確定不良部位的分析時間的效果。
按照本發(fā)明第7方面(權利要求7)的半導體檢查方法，在第4
方面(權利要求4)中所述的半導體檢查方法中，由于對上述半導體 集成電路的內部的每個半導體器件進行上述半導體器件的檢查，故可 對半導體集成電路的內部的每個半導體器件實施IDDQ測試，具有可 縮短確定不良部位的分析時間的效果。


圖l是表示實施本發(fā)明的實施方式l中的半導體檢查方法的半導 體器件內的FF的結構的圖。
圖2是說明本發(fā)明的實施方式1中的半導體器件內的FF的功能 的工作波形圖。
圖3是表示本發(fā)明的實施方式1中的半導體器件的圖。
圖4是作為本發(fā)明的實施方式1中的半導體檢查方法的IDDQ測 試方法的概略的流程圖。
圖5是表示進行了作為本發(fā)明的實施方式1中的半導體檢查方法 的IDDQ測試方法時的電源電流波形的圖。
圖6是表示進行了作為本發(fā)明的實施方式2中的半導體檢查方法 的IDDQ測試方法時的組合電路的電源電流波形的圖。
圖7是表示作為本發(fā)明的實施方式3中的半導體檢查方法的 IDDQ測試方法的測試矢量的輸入的調換排列的方法的圖。
圖8是表示本發(fā)明的實施方式4中的半導體器件的結構的圖。
圖9是表示具有現有的掃描測試系統(tǒng)的半導體器件的結構的圖。
圖IO是具有現有的掃描測試系統(tǒng)的半導體器件的IDDQ測試的 概略的流程圖。
圖ll是表示現有的IDDQ測試的電源電流波形的圖。
(符號的說明)
101a 101f第1~第6觸發(fā)器 102組合電路 103電源布線 104電源電流值
105 D端子
106 DT端子
107 Q端子
108 CLK端子 109電源電壓 110電源
300觸發(fā)器
301時鐘輸入端子(CLK端子) 302通常數據輸入端子(D端子) 303掃描鏈數據輸入端子(DT端子) 304裝載維持端子(IDDQ—LH端子) 305數據輸出端子(Q端子) 306掃描鏈數據輸出端子(QT端子) 307組合電路
401 FF的電源布線
402 FF的電源電流值 403組合電路的電源布線 404組合電路的電源電流值 405 FF的電源電壓
406組合電路的電源電壓
407 FF用電源
408組合電路用電源
605合格品的電源電流值的斜率
606不合格品的電源電流值的斜率
607開關電流
801半導體器件
802 ~ 805第1~第4功能塊
806 IDDQ—LH控制電路
807控制端子
808 IDDQ_LH外部輸入端子
809 ~812第1 ~第4 IDDQ—LH端子
(具體實施方式
)
以下，結合附圖描述具體地展示用于實施本發(fā)明的最佳方式的實 施方式。
(實施方式1 )
圖1是表示實施本發(fā)明的實施方式1中的半導體檢查方法即 IDDQ測試方法的半導體器件中的觸發(fā)器的結構的圖。
在圖1中，本實施方式l中的觸發(fā)器(FF) 300具有時鐘輸入 端子(CLK端子)301;通常數據輸入端子(D端子)302;掃描鏈數 據輸入端子(DT端子)303; IDDQ—裝載維持端子(IDDQ—LH端子) 304;數據輸出端子(Q端子)305;以及掃描鏈數據輸出端子(QT 端子)306。
圖2是用于說明本實施方式1中的半導體器件內的FF的功能的 工作波形圖。
在圖2中，假定在在CLK端子301的上升處鎖存DT端子303 的數據。
從DT端子303輸入了的掃描鏈用的數據(IDDQ測試用測試矢 量)從QT端子306輸出。另一方面，在對組合電路輸入IDDQ用的 測試矢量時，從Q端子305輸出該測試矢量。此時，用IDDQ—LH端 子304控制Q端子305的數據輸出。在本實施方式1中，在IDDQ—LH 端子304為L (低電平)輸入的情況下，在時鐘的上升處鎖存DT端 子303的數據，在IDDQ—LH端子304為H(高電平)輸入的情況下， 假定與時鐘無關地保持已經鎖存了的DT端子303的數據。例如，如 圖2中所示，在IDDQ—LH端子304為H輸入時，保持了數據2，在 IDDQ—LH端子304為L輸入時，從Q端子305新輸出數據5。
這樣，在圖1的FF中，在使用QT端子306構成掃描鏈輸出IDDQ 測試用測試矢量的同時，使用IDDQ—LH端子304、 Q端子305可保 持對組合電路輸出了 IDDQ測試用測試矢量的狀態(tài)。
圖3是表示本發(fā)明的實施方式1中的半導體器件的結構的圖。 在圖3中，本實施方式l中的半導體器件具有圖1中所示的結構 的第1~第6 FF300a 300f和組合電路307。從觸發(fā)器用電源407對 連接到電源布線401上的第1~第6 FF300a 300f供給了電源電流 (IDD—FF) 402和電源電壓(VDD—FF) 405，從組合電路用電源408 對連接到電源布線403上的組合電路307供給了電源電流 (IDD—LGC) 402和電源電壓(VDD—LGC ) 406。
以下，說明對半導體器件進行作為本實施方式1中的半導體檢查 方法的IDDQ測試方法時的工作。
首先，在掃描鏈的模式形成中，從電源布線401對第1~第6 FF300a 300f供給了電源電流402和電源電壓405，例如，從第1 FF300a的DT端子303輸入了的數據使第1 FF300a成為移位寄存器 狀態(tài)，從QT端子306輸出，對掃描鏈內的第2 FF101b輸入掃描鏈 用的數據。
在此，從電源布線403對組合電路307供給了電源電流404和電 源電壓406，在掃描鏈的模式形成結束了時，將IDDQ—LH端子304 定為L輸入，從Q端子305對組合電路307輸出來自DT端子303 的IDDQ測試用測試矢量(裝載狀態(tài))。此外，在掃描鏈的模式形成 結束之前，將IDDQ—LH端子304定為H輸入，固定從Q端子305 對組合電路307的輸出(維持狀態(tài))。
這樣，在本實施方式1中，使用第1 ~第3 FF300a ~ 300c、第4 ~ 第6 FF300d~300f的QT端子306實現掃描鏈，使用第1~第3 FF300a ~ 300c的Q端子305對組合電路307輸入IDDQ測試用測試 矢量。此時，分別可監(jiān)視在第1~第6FF300a 300f中流過的電源電 流值402和在組合電路307中流過的電源電流值404。再有，在組合 電路307的IDDQ測試時，假定不測定在第1 ~第6 FF300a 300f中 流過的靜止時的電源電流值(IDDQ值)402。
此外，在輸入IDDQ測試用的測試矢量時，使用QT端子306
在掃描鏈上設置下一個測試矢量，同時由于可在第1~第3FF300a 300c中保持Q端子305的輸出，故可同時進行靜止穩(wěn)定等待和下一 個測試矢量的模式形成。
然后，使用圖4、圖5,說明作為本實施方式1中的半導體檢查 方法的IDDQ測試方法。
圖4是作為本實施方式1中的半導體檢查方法的IDDQ測試方法 的概略的流程圖。
在圖4中，在步驟501中，在掃描鏈內輸入IDDQ用的測試矢量， 進行模式形成。在此，將IDDQJ^H信號固定為H進行模式形成。然 后，在掃描鏈內設置了測試矢量時，在步驟502中將IDDQ—LH端子 304定為L輸入，在第1 ~第3 FF300a ~ 300c中鎖存從DT端子303 輸入的數據。然后，從第1~第3 FF300a 300c的Q端子305對組 合電路307輸入測試矢量。然后，在步驟504中將IDDQ—LH信號固 定為H,固定從Q端子305對組合電路307的輸出，保持上述測試矢 量輸入到組合電路307內的狀態(tài)。在此，在將IDDQ—LH信號固定為 H并保持測試矢量輸入到組合電路307內的狀態(tài)(步驟504 )的同時， 等待組合電路307內的電源電流404成為靜止穩(wěn)定狀態(tài)(步驟503 )。 在步驟503中若電源電流404成為靜止穩(wěn)定狀態(tài)，則在步驟505中測 定組合電路307的電源電流404。在組合電路307的IDDQ測試失敗 了的情況下(在步驟506中為失敗)，IDDQ測試結束。在組合電路 307的IDDQ測試通過了的情況下(在步驟506中為通過)，確認全 部的IDDQ測試用測試矢量的輸入是否結束了 (步驟507)。
在全部的IDDQ測試用測試矢量的輸入未結束的情況下(在步驟 507中為否)，返回到步驟501,在全部的IDDQ測試用測試矢量的 輸入結束了的情況下(在步驟507中為是)，結束IDDQ測試。
在此，在本實施方式1中，在對半導體器件開始IDDQ測試之前， 可預先測試構成掃描鏈的移位寄存器，通過進行關于是否正常地進行 掃描鏈的FF的輸入輸出的監(jiān)視測試或在掃描鏈的全部的寄存器中設 置了信號值后的FF的IDDQ測試的某一項或這兩者以進行FF的測
試。在FF的測試失敗了的情況下，由于是不合格品，故沒有必要對 不合格品的半導體器件進行本實施方式1的IDDQ測試。
圖5是表示進行了作為本發(fā)明的實施方式1中的半導體檢查方法 的IDDQ測試方法時的電源電流波形的圖。
如圖5中所示，因在1個時鐘的期間內將IDDQ一LH端子304 的輸入固定為L (步驟502a、 502b),在FF300中鎖存數據，從Q 端子305對組合電路307輸出IDDQ測試用測試矢量因將IDDQ—LH 端子304的輸入固定為H，故可固定從Q端子305對組合電路307的 輸出。在現有的IDDQ測試方法中，在模式形成后，進行靜止穩(wěn)定等 待，在測定電源電流值之后，開始了下一個測試矢量的模式形成，但 在本實施方式l中，可同時進行靜止穩(wěn)定等待和下一個測試矢量的模 式形成，可縮短IDDQ測試的整體的測試時間。
即，在本實施方式1中的半導體器件中，在利用第1~第3 FF300a~300c的Q端子305的輸出工作的組合電路307的靜止穩(wěn)定 等待的期間內，也進行下一個測試矢量的模式形成、即在時鐘301的 上升處鎖存從DT端子303輸入的數據并從QT端子306輸出的工作。
例如，在l個時鐘期間中，在將IDDQ—LH端子304的輸入固定 為L (步驟502a)時，在時鐘301的上升處在第1 FF300a中鎖存從 DT端子303對第1 FF300a輸入的裝載維持(數據2)。然后，在將 IDDQ—LH端子304的輸入定為H輸入(步驟504a )時，進行數據2 的^=莫式形成(步驟501a )。從Q端子305對組合電路307輸出數據2。 此外，從DT端子303對第lFF300a輸入數據3、 4、 5、…。
然后，在數據2的模式形成(步驟501a)結束、在1個時鐘期 間中將IDDQ—LH端子304的輸入固定為L (步驟502b )時，在組合 電路307中數據2的靜止穩(wěn)定等待(步驟503b )之間，在第1 FF300a 中鎖存數據5。然后，在將IDDQ—LH端子304的輸入定為H輸入(步 驟504b )時，關于數據5進行模式形成(步驟501b )，從Q端子305 對組合電路307輸出數據5。
在此，在與數據2的靜止穩(wěn)定等待(步驟503b)的同時，進行
數據5的模式形成(步驟501b)。在數據2成為靜止穩(wěn)定狀態(tài)時，進 行測定(步驟505b)。
這樣，按照本實施方式1，由于在對掃描鏈內的全部的觸發(fā)器300 結束輸入之前，根據裝栽維持信號，保持上述觸發(fā)器300內的該測試 矢量的值，在對上述全部的觸發(fā)器300結束了下一個測試矢量的輸入 時，將上述觸發(fā)器300內的測試矢量的值改寫為下一個測試矢量的值、 在掃描鏈內的觸發(fā)器300內的測試矢量的值被改寫后，保持上述觸發(fā) 器300內的被改寫后的測試矢量的值，故由此可同時進行靜止穩(wěn)定狀 態(tài)等待和下一個測試矢量的模式形成，具有可縮短IDDQ測試的測試
時間這樣的效果。
(實施方式2)
以下，使用圖6，說明作為本發(fā)明的實施方式2中的半導體檢查 方法的半導體器件的IDDQ測試方法。
圖6是表示進行作為本發(fā)明的實施方式2中的半導體檢查方法的 IDDQ測試方法時的組合電路的電源電流波形的圖。再有，半導體器 件的結構與圖3是同樣的，故省略其說明。
在圖6中，在對組合電路307輸入測試矢量之后的一定期間tl (601)后的時刻和從tl起的一定期間t2 ( 602 )后的時刻，測定合 格品的電源電流波形603和不合格品的電源電流波形604的經過tl (601 )時的IDDQ值和經過t2 ( 602 )時的IDDQ值，計算合格品時 的經過tl (601)時的IDDQ值與經過t2 (602)時的IDDQ值這兩點 間的斜率605、和不合格品時的經過tl (601)時的IDDQ值與經過 t2 (602 )時的IDDQ值這兩點間的斜率606。在此，將tl (601)的 期間定為對組合電路307輸入測試矢量之后到組合電路307的開關電 流607結束流動為止的期間。此外，假定將本實施方式2中的IDDQ 值稱為在組合電路307中流過的靜止時的電源電流值。
再有，在本實施方式2中，說明了從tl (601)時的IDDQ值和 t2 (602)時的IDDQ值這兩點計算其斜率的情況，但也可測定大于 等于2點的IDDQ值、從其IDDQ值對斜率進行近似計算，不限定其IDDQ測定個數。
在進行作為本實施方式2中的半導體檢查方法的IDDQ測試時， 首先，預先計算合格品的IDDQ值的兩點間的斜率605和不合格品的 IDDQ值的兩點間的斜率606。在此，如圖6中所示，由于不合格品 的電源電流604比合格品的電源電流603大、不合格品的IDDQ值比 合格品的IDDQ值大，故合格品時的斜率605比不合格品時的斜率606 大。
由此，在進行作為半導體檢查方法的IDDQ測試時，在^=莫式形成 之后的靜止穩(wěn)定狀態(tài)等待的期間內，測定電源電流值以求出2個電源 電流值之間的斜率，在與合格品時的斜率605相比斜率變得平緩的情 況下，判定為不合格品，在與合格品時的斜率605相比斜率大的情況 下，判定為合格品。
這樣，按照本實施方式2，在對全部的觸發(fā)器300結束下一個測 試矢量的輸入時，觸發(fā)器300內的測試矢量的值被改寫，在改寫為下 一個測試矢量之前將該觸發(fā)器300內保持的測試矢量的值輸入到組合 電路307中，在組合電路用電源電壓供給用外部端子的靜止電源電流 成為靜止穩(wěn)定狀態(tài)為止的期間中，測定在對組合電路輸入測試矢量起 的 一定期間后的時刻和從該時刻起再經過一定期間后的時刻中的大 于等于2個部位的電源電流值并計算斜率，與作為基準的斜率進行比 較判定，因此，在進行靜止穩(wěn)定等待成為靜止穩(wěn)定狀態(tài)之后到測定 IDDQ值之前可進行是否合格判定，具有可縮短IDDQ測試的測試時 間這樣的效果。
(實施方式3)
使用圖7，說明作為本發(fā)明的實施方式3中的半導體檢查方法的 IDDQ測試方法。在本發(fā)明的實施方式3中，在對FF輸入IDDQ測 試用測試矢量之前，預先對于各測試矢量計算組合電路307內的狀態(tài) 轉移數，按狀態(tài)轉移數的從低到高的順序輸入測試矢量。
圖7是表示作為本發(fā)明的實施方式3中的半導體檢查方法的 IDDQ測試方法的測試矢量的輸入的調換排列的方法的圖。再有，半
20
導體器件的結構與圖3是同樣的，故省略其"i兌明。
在圖7中，表示從FF101的QT端子306輸入IDDQ測試用測 試矢量時的測試矢量的第1、第2電路狀態(tài)轉移率701、 703和輸入 IDDQ測試用測試矢量時的測試矢量的第1、第2電源電流波形702、 704。再有，所謂電路狀態(tài)轉移率，指的是在對組合電路輸入了測試 矢量時組合電路內的狀態(tài)發(fā)生轉移的概率。
首先，事前預先使用模擬等計算輸入測試矢量時的組合電路307 的第1電路狀態(tài)轉移率701。在對組合電路307輸入測試矢量時，在 組合電路307中發(fā)生因測試矢量輸入引起的開關工作。此時，在組合 電路307中流過被稱為開關電流705的大電源電流。在此，組合電路 307的第1電路狀態(tài)轉移率701越大，開關電流705流過的期間就越 長。另一方面，如果縮短該開關電流705流過的期間，則能4艮快進入 靜止穩(wěn)定等待狀態(tài)，可縮短IDDQ測試的測試時間。
在本實施方式3中的半導體檢查方法中，在對FF輸入測試矢量 之前，預先計算對于各測試矢量的全部的組合電路307內的狀態(tài)轉移 數。在此，以起初的測試矢量的輸入順序的第1電路狀態(tài)轉移率701， 按測試矢量的輸入順序，對于測試矢量l、 2、 3、 4、 5、 6、 7來說分 別是51%、 41%、 89%、 32%、 67%、 25%、 72%。與此不同，按狀 態(tài)轉移數從低到高的測試矢量6、 4、 2、 1、 5、 7、 3的順序調換了排 列時的第2電路狀態(tài)轉移率702，按測試矢量的輸入的順序，為25%、 32%、 41%、 51%、 67%、 72%、 89%，通過調換測試矢量的輸入的 順序使得電路狀態(tài)轉移率成為從小到大的順序，可縮短開關電流705 在組合電路307中流過的時間，從測試矢量輸入后起可很快地進入靜 止穩(wěn)定等待狀態(tài)。因而，在起初的輸入的狀態(tài)轉移數的低的測試矢量 的檢查中將半導體器件判定為不合格品，通過在輸入狀態(tài)轉移數的高 的測試矢量之前結束IDDQ測試，可縮短IDDQ測試的整體的測試時 間。
這樣，按照本實施方式3，由于在對FF輸入靜止電源電流測試 用的測試矢量之前預先計算對于靜止電源電流測試用的全部的各測
試矢量的組合電路307內的狀態(tài)轉移數，按狀態(tài)轉移數從低到高的順 序輸入測試矢量，故具有下述的效果在起初輸入的狀態(tài)轉移數的低 的測試矢量的檢查中將半導體器件判定為不合格品，通過在輸入狀態(tài) 轉移數的高的測試矢量之前結束IDDQ測試，可縮短IDDQ測試的整 體的測試時間。
(實施方式4)
使用圖8，說明作為本發(fā)明的實施方式4中的半導體檢查方法的 IDDQ測試方法。
圖8是表示本發(fā)明的實施方式4中的半導體器件的結構的圖。在 此，假定本發(fā)明的實施方式4中的半導體器件包含多個半導體器件。
在圖8中，半導體器件801在其內部具有第1功能塊802、第2 功能塊803、第3功能塊804和第4功能塊805。再有，功能塊802 ~ 805的各自的結構與圖3中所示的半導體器件的結構是同樣的，故省 略其說明。
本實施方式4中的半導體器件801內具有控制各功能塊802 ~ 805的IDDQ—LH端子809 ~ 812的狀態(tài)的IDDQ—LH控制電路806。 將用于控制對各功能塊802 ~805的IDDQ—LH端子809 ~ 812的輸入 的控制端子807和用于輸入IDDQ—LH信號的IDDQ—LH外部輸入端 子808連接到IDDQ一LH控制電路806上。
IDDQ—LH控制電路806根據來自控制端子807的裝載維持控制 信號控制成只對第1 ~第4功能塊802 ~ 805中特定的功能塊輸入來自 IDDQ—LH外部輸入端子808的IDDQ—LH信號。
現有的具有多個功能塊的半導體器件沒有圖8那樣的IDDQ—LH 控制電路806，由于對半導體器件內的全部的多個功能塊同時輸入了 IDDQJH信號，故其輸出是哪個功能塊的工作結果有時是不明確的， 但在本實施方式4中的半導體器件中，可對每個功能塊輸入L輸入或 H輸入的某一個作為IDDQ—LH端子的輸入，可對每個功能塊進行 IDDQ測試。作為該IDDQ測試，可使用實施方式1~3中的任一種 IDDQ測試。
再有，在上述實施方式4中，關于功能塊，說明了存在第1 第 4功能塊802 805這4個塊的情況，但該功能塊的個數不作特別限定。 此外，用于控制對各功能塊802 ~ 805的IDDQ—LH端子809 ~ 812的 輸入的控制端子807的數目也可以定為大于等于1個，其個數也不作 限定。
這樣，按照本實施方式4，由于在具有第1~第4功能塊802 ~ 805的半導體集成電路801的內部具備根據從控制端子807輸入的裝 載維持控制信號在每個功能塊中分別控制對該各功能塊的裝載維持 信號的輸入的裝載維持控制電路806，故可分別對半導體集成電路內 的功能塊實施IDDQ測試，可按功能塊單位進行分析，具有可縮短花 費在確定不良原因部位的分析中的時間這樣的效果。
產業(yè)上利用的可能性
本發(fā)明作為安裝了掃描測試系統(tǒng)的系統(tǒng)LSI是有用的。
權利要求
1.一種半導體器件，具有多個觸發(fā)器，該多個觸發(fā)器在掃描測試模式時被輸入靜止電源電流測試用測試矢量，在通常使用時被輸入通常使用數據，其特征在于具備組合電路，被從掃描鏈內的多個觸發(fā)器輸入測試矢量或通常使用數據；觸發(fā)器用電源，利用電源電壓供給布線連接到上述觸發(fā)器上，對上述觸發(fā)器供給電源電壓；以及組合電路用電源，利用電源電壓供給布線連接到上述組合電路上，對該組合電路供給電源電壓，且上述觸發(fā)器具有裝載維持端子，被輸入裝載維持信號，該裝載維持信號對在靜止電源電流測試模式時從掃描鏈輸入的測試矢量是作為用于對上述組合電路輸出的數據而保持在該觸發(fā)器中還是輸出給上述組合電路進行控制；通常數據輸出端子，從上述觸發(fā)器對上述組合電路輸出通常使用數據；以及掃描鏈數據輸出端子，從掃描鏈內的第n級觸發(fā)器對第n+1級觸發(fā)器輸出測試矢量，n是整數。
2. —種半導體器件，具有多個如權利要求l所述的半導體器件， 其特征在于在具有多個半導體器件的該半導體器件的內部具備根據從控制 端子輸入的裝載維持控制信號分別控制針對各半導體器件進行的裝 載維持信號的輸入的裝栽維持控制電路。
3. —種半導體檢查方法，對具有多個觸發(fā)器和將該多個觸發(fā)器 的輸出作為輸入的組合電路的半導體器件進行檢查，其特征在于具有 下列步驟保持上述觸發(fā)器內的測試矢量的值，直到針對掃描鏈內的全部的 觸發(fā)器進行的靜止電源電流測試用測試矢量的輸入結束為止的步驟； 在針對上述全部的觸發(fā)器進行的下一個測試矢量的輸入結束時， 將上述觸發(fā)器內的測試矢量的值改寫為下一個測試矢量的值，在改寫 上述觸發(fā)器內的測試矢量的值后，保持上述觸發(fā)器內的改寫后的測試 矢量的值的步驟；以及把上述觸發(fā)器內的測試矢量的值改寫為下一個測試矢量的值，在 被改寫成下一個測試矢量之前將在該觸發(fā)器內保持的測試矢量的值 輸入到組合電路中，在該組合電路的靜止電源電流為靜止狀態(tài)時測定 組合電路用外部電源端子的靜止電源電流值，將該靜止電源電流值與 作為基準的電流值進行比較判定的步驟。
4. 一種半導體檢查方法，對具有多個觸發(fā)器和將該多個觸發(fā)器 的輸出作為輸入的組合電路的半導體器件進行檢查，其特征在于具有 下列步驟保持上述觸發(fā)器內的測試矢量的值，直到針對掃描鏈內的全部的 觸發(fā)器進行的靜止電源電流測試用測試矢量的輸入結束為止的步驟；在針對上述全部的觸發(fā)器進行的下一個測試矢量的輸入結束時， 將上述觸發(fā)器內的測試矢量的值改寫為下一個測試矢量的值，在改寫 上述觸發(fā)器內的測試矢量的值后，保持上述觸發(fā)器內的改寫后的測試 矢量的值的步驟；以及把上述觸發(fā)器內的測試矢量的值改寫為下一個測試矢量的值，在 被改寫成下一個測試矢量之前將在該觸發(fā)器內保持的測試矢量的值 輸入到組合電路中，在到組合電路用外部電源端子的靜止電源電流成 為靜止穩(wěn)定狀態(tài)為止的期間內，測定從對組合電路輸入測試矢量開始 的一定期間后的時刻和從該時刻起再經過一定期間后的時刻的大于 等于2個部位的電源電流值并計算斜率，將該斜率與作為基準的斜率 進行比較判定的步驟。
5. 如權利要求3或4所述的半導體檢查方法，其特征在于 在對上述觸發(fā)器輸入靜止電源電流測試用的測試矢量之前，預先計算在對上述組合電路輸入了靜止電源電流測試用的各測試矢量時 的狀態(tài)轉移數，按狀態(tài)轉移數從低到高的順序輸入測試矢量。
6. 如權利要求3所述的半導體檢查方法，其特征在于 針對上述半導體集成電路的內部的各半導體器件進行上述半導體器件的檢查。
7. 如權利要求4所述的半導體檢查方法，其特征在于 針對上述半導體集成電路的內部的各半導體器件進行上述半導體器件的檢查。
全文摘要
提供一種半導體器件和半導體檢查方法。使用掃描測試系統(tǒng)把觸發(fā)器(300)的電源布線(401)與組合電路(307)的電源布線(403)分離，而且，將觸發(fā)器(300)的輸出分離成掃描鏈的輸出端子(306)和對組合電路(307)的輸出端子(305)，通過在觸發(fā)器(300)中新附加裝載維持端子(304)作為對組合電路(307)的輸出來保持信號值，可同時進行靜止穩(wěn)定等待和下一個測試矢量的模式形成，可縮短IDDQ測試時間，可使系統(tǒng)LSI的IDDQ測試高速化。
文檔編號G01R31/28GK101361006SQ20068005118
公開日2009年2月4日 申請日期2006年11月14日 優(yōu)先權日2006年1月18日
發(fā)明者川野威, 星加浩志 申請人:松下電器產業(yè)株式會社