專利名稱：集成電路測試裝置的制作方法
技術領域：
本發(fā)明涉及針對輸出多段階電壓的被測試對象，例如液晶驅動裝置，進行測試的集成電路測試裝置；且還涉及可以縮短測試時間的集成電路測試裝置。
背景技術：
集成電路測試裝置，是利用將顯示數(shù)據(jù)輸出至液晶驅動裝置的、且由液晶驅動裝置所輸出的多段階電壓，進行液晶驅動裝置是否良好的判斷。這樣的裝置例如記載于日本特許公開公報第2001-13218號、日本特許公開公報第2001-99899號。
以下，利用圖3來加以說明。于圖3中，被測試對象(以下簡稱DUTDevice Under Test)1，用例如液晶驅動裝置，來輸入顯示數(shù)據(jù)(圖形數(shù)據(jù))，輸出梯級、輸出引腳信息(output pin information)等的顯示數(shù)據(jù)，并輸出多梯級電壓。比較器2、3會輸入DUT1的輸出，并分別對比較電壓VH、VL進行比較。在此，比較電壓VH為高電平；比較電壓VL低電平。判定電路4輸入比較器2、3的輸出，并與期待值進行比較，而判斷出合格、不合格。不合格存儲器5則儲存判定電路4的判定結果。
以下說明前述裝置的操作。DUT1從未圖標的驅動裝置輸入圖形數(shù)據(jù)，并將多梯級電壓輸出至比較器2、3。而且，比較器2、3分別對比較電壓VH、VL進行比較，并輸出至判定電路4。判定電路4依據(jù)比較器2、3的比較結果，進行是否良好的判定，并將比較結果儲存至不合格存儲器5。
接著，針對要求得DUT1的針間其輸出電壓不均勻度大小的情況，加以說明。DUT1從未圖標的驅動裝置輸入圖形數(shù)據(jù)，并將多梯級電壓輸出至比較器2、3。而比較器2、3分別對比較電壓VH、VL進行比較，并輸出至判定電路4。接著，重復依序降低比較電壓VH例如每次0.1V，直到變?yōu)椴缓细?。當判定電?變?yōu)椴缓细駮r，則設為較高電平的電壓值。然后，重復依序降低比較電壓VL例如每次0.1V，直到變?yōu)椴缓细瘛．斉卸娐?變?yōu)椴缓细駮r，則設為較低電平的電壓值。

發(fā)明內容
如前述，在檢查是否進入比較電壓VH、VL的電壓范圍后，因為要求得針間的不均勻度，所以會要花費測試時間。
因此，本發(fā)明的目的在于實現(xiàn)可以縮短測試時間的集成電路測試裝置。
為實現(xiàn)此目的，本發(fā)明第1實施例的一種集成電路測試裝置，其對輸出多段階電壓的被測試對象進行測試，并包含A/D(模擬(Analog)/數(shù)字(Digital))轉換器，其輸入該被測試對象的輸出；存儲器，儲存該A/D轉換器(模擬/數(shù)字轉換器)的輸出；數(shù)字比較器，對該A/D轉換器的輸出與比較電壓數(shù)據(jù)進行比較。
另外，本發(fā)明第2實施例為于第1實施例中還設有電壓差輸出單元，將被測試對象的輸出與期待值電壓的電壓差輸出至A/D轉換器；加法計算單元，將A/D轉換器的輸出與期待值電壓的數(shù)據(jù)相加并儲存至存儲器。
另外，本發(fā)明第3實施例為于第1或2實施例中還設有判定電路，其對數(shù)字比較器與期待值圖形進行比較，并判斷出合格、不合格；不合格存儲器，至少儲存該判定電路中的不合格。
本發(fā)明第4實施例為于第1實施例中還設有計算單元，利用存儲器的數(shù)據(jù)進行計算。
另外，本發(fā)明第5實施例為于第1實施例中該被測試對象為液晶驅動裝置。
依據(jù)本發(fā)明，用A/D轉換器將被測試對象的輸出轉換至數(shù)字數(shù)據(jù)，并以數(shù)字比較器進行比較，并將數(shù)字數(shù)據(jù)儲存至存儲器中，因此其具有可以同時進行測試并縮短測試時間的效果。
依據(jù)本發(fā)明第2實施例，電壓差輸出單元將被測試對象的輸出與期待值電壓相減，并用A/D轉換器轉換至數(shù)字數(shù)據(jù)，因此會進行高精密度的測試，而且因利用加法計算器將A/D轉換器的輸出與期待值電壓數(shù)據(jù)相加，所以具有可以簡單求得被測試對象的輸出的效果。


圖1為顯示本發(fā)明的一實施例的構造圖。
圖2為顯示本發(fā)明其它實施例的構造圖。
圖3顯示已知集成電路測試裝置的構造的圖。
附圖符號說明1DUT(被測試對象)2比較器3比較器4判定電路5不合格存儲器6A/D轉換器7存儲器8計算單元9數(shù)字比較器10數(shù)字比較器11D/A轉換器12減法計算器13放大器14加法計算器具體實施方式
以下，結合附詳細說明本發(fā)明。圖1為顯示本發(fā)明的一實施例的構造圖。于此，與圖3相同的構件皆賦予相同標號并省略對其的說明。
于圖1中，A/D轉換器6輸入DUT1的輸出。存儲器7儲存A/D轉換器6的輸出。計算單元8利用存儲器7的數(shù)據(jù)進行計算。設置數(shù)字比較器9、10，代替比較器2、3，對A/D轉換器6的輸出與比較電壓數(shù)據(jù)進行比較，并輸出至判定電路4。
以下，說明該裝置的操作。DUT1從未圖標的驅動裝置輸入圖形數(shù)據(jù)，并將多梯級電壓輸出至A/D轉換器6。于是，A/D轉換器6，將多梯級電壓轉換至數(shù)字數(shù)據(jù)，并儲存至存儲器7中，同時輸出至數(shù)字比較器9、10。數(shù)字比較器9、10分別對高電平、低電平的比較電壓數(shù)據(jù)進行，并輸出至判定電路4。判定電路4會依據(jù)數(shù)字比較器9、10的比較結果，進行是否良好的判定，并將比較結果儲存至不合格存儲器5。同時，計算單元8從存儲器7讀出數(shù)據(jù)，進行針間不均勻度等的計算。
如前所述，用A/D轉換器6將DUT1的輸出轉換至數(shù)字數(shù)據(jù)，并用數(shù)字比較器9、10進行比較，同時將數(shù)字數(shù)據(jù)儲存至存儲器7，因此，同時在進行是否進入比較電壓的范圍的檢查時，可以進行針間不均勻度的測試，而可以企圖縮短測試時間。
以下，將其它實施例顯示于圖2并加以說明。于此，與圖1相同的構件皆賦予相同標號并省略對其的說明。于圖2中，D/A轉換器11輸入期待值電壓數(shù)據(jù)。減法計算器12利用電壓差輸出單元，而將DUT1的輸出與D/A轉換器11的期待值電壓間的電壓差加以輸出。放大器13放大減法計算器12的輸出并將其輸出至A/D轉換器6。加法計算器14將A/D轉換器6的輸出與期待值電壓數(shù)據(jù)相加，并儲存至存儲器7。
前述裝置的操作，與圖1所示裝置相同，不同點在于利用減法計算器12，將DUT1的輸出減去期待值電壓，利用放大器13進行放大，利用A/D轉換器6來轉換至數(shù)字數(shù)據(jù)，而輸出至數(shù)字比較器9、10。于是，加法計算器14將A/D轉換器6的輸出與期待值電壓數(shù)據(jù)相加，并儲存至存儲器7。
如前所述，減法計算器12將DUT1的輸出減去期待值電壓，利用放大器13進行放大，利用A/D轉換器6轉換至數(shù)字數(shù)據(jù)，因此，高精密度地進行測試；同時利用加法計算器14，將A/D轉換器6的輸出與期待值電壓數(shù)據(jù)相加，因此，可以簡單地得到DUT1的輸出。
另外，本發(fā)明不限于所述實施例，除了計算針間不均勻度外，計算單元8亦可以構成進行DUT1每個針的平均值、與理想梯級電壓間的差分、標準偏差等的各種計算的構造。
另外，以上雖采取利用數(shù)字比較器9、10來檢查是否進入比較電壓的范圍的構造；但是也可以采取檢查是否在高電平的比較電壓以上或低電平的比較電壓以下的構造。
另外，以上就放大器13與A/D轉換器6雖采取分別的構造，但也可以為一體成型。
權利要求
1.一種集成電路測試裝置，其對輸出多段階電壓的被測試對象進行測試，并包含A/D轉換器，輸入該被測試對象的輸出；存儲器，儲存該A/D轉換器的輸出；數(shù)字比較器，對該A/D轉換器的輸出與比較電壓數(shù)據(jù)進行比較。
2.如權利要求1所述的集成電路測試裝置，還包含電壓差輸出單元，將被測試對象的輸出與期待值電壓的電壓差，輸出至該A/D轉換器；加法計算單元，將該A/D轉換器的輸出與期待值電壓的數(shù)據(jù)相加，并儲存至該存儲器。
3.如權利要求1或2所述的集成電路測試裝置，還包含判定電路，對數(shù)字比較器與期待值圖形進行比較，并判斷出合格、不合格；和不合格存儲器，至少儲存該判定電路中的不合格。
4.如權利要求1所述的集成電路測試裝置，還包含計算單元，利用存儲器的數(shù)據(jù)進行計算。
5.如權利要求1所述的集成電路測試裝置，其中，該被測試對象為液晶驅動裝置。
全文摘要
本發(fā)明的目的在于實現(xiàn)一種可以縮短測試時間的集成電路測試裝置，且改進了對輸出多梯級電壓的被測試對象進行測試的集成電路測試裝置。本裝置包含A/D轉換器(模擬/數(shù)字轉換器)，輸入被測試對象的輸出；存儲器，儲存該A/D轉換器。
文檔編號G01R31/28GK1760689SQ200510106799
公開日2006年4月19日 申請日期2005年10月12日 優(yōu)先權日2004年10月14日
發(fā)明者橫須賀拓也 申請人:橫河電機株式會社