專利名稱：配電網(wǎng)過電壓在線監(jiān)測裝置及方法
技術領域：
本發(fā)明涉及一種在線監(jiān)測電力系統(tǒng)過電壓的裝置及方法，尤其是監(jiān)測配電網(wǎng)過電壓的在線監(jiān)測裝置及方法。
背景技術：
電力系統(tǒng)過電壓是發(fā)展高壓和超高壓電網(wǎng)所必須研究的重要課題，它不僅關系到發(fā)電機、變壓器、輸電線路等電力設備絕緣強度的合理設計，而且直接影響到電力系統(tǒng)的安全運行。隨著電網(wǎng)的迅速建設與發(fā)展，電氣設備過電壓事故發(fā)生更為頻繁，給電網(wǎng)和工農(nóng)業(yè)生產(chǎn)帶來了巨大的損失。過電壓在線監(jiān)測就是實現(xiàn)實時記錄電力系統(tǒng)中發(fā)生的各種過電壓事故的數(shù)據(jù)，實現(xiàn)在過電壓發(fā)生時能完整準確地記錄下過電壓的實際變化過程，記錄保存過電壓的波形和各種參數(shù)，存儲事故發(fā)生前后過電壓的情況和發(fā)生過程中對電網(wǎng)電壓的影響，作為運行人員分析事故原因的依據(jù)。
根據(jù)系統(tǒng)電壓等級不同，過電壓在線監(jiān)測系統(tǒng)使用相應電壓等級的高壓分壓器。高壓分壓器采集到過電壓信號后，信號傳送至數(shù)據(jù)采集單元，輸入的模擬電壓信號經(jīng)過A/D轉換，變成計算機所能識別的數(shù)字信號，數(shù)據(jù)處理單元自動對過電壓數(shù)據(jù)進行處理，并以圖形形式直觀的顯示出來，為生產(chǎn)技術人員分析過電壓故障提供依據(jù)。
國內(nèi)對過電壓在線監(jiān)測裝置的研究和開發(fā)是20世紀90年代初才開始的。目前國內(nèi)過電壓自動記錄裝置主要是采用兩種采集方式(1)分散式采集方式，但是這種方式結構復雜，技術難度大，實現(xiàn)起來比較困難。(2)集中式采集方式，但是采樣的頻率不高，數(shù)據(jù)量小，響應時間慢、不能對電力系統(tǒng)外部過電壓進行監(jiān)測。
國外過電壓自動記錄裝置目前一般采用分散式結構，即前置智能化過電壓在線采集器，采用完全模塊化設計，由各種智能數(shù)據(jù)采集板構成，主要完成故障記錄，事件記錄、電氣量的計算等功能，主要由單片機或(DSP)芯片來完成。采集完成后通過標準的數(shù)據(jù)格式由串口傳輸?shù)街鳈C上，最后由主機完成數(shù)據(jù)的分析顯示等功能。
經(jīng)聯(lián)機檢索查詢國內(nèi)外專利文獻，中國發(fā)明專利申請?zhí)枮?9106209.2，申請日為1989.07.22、發(fā)明名稱《電力系統(tǒng)過電壓在線監(jiān)測裝置》。該裝置由高壓分壓器、數(shù)據(jù)采集器、微機系統(tǒng)、光纖高壓隔離傳輸系統(tǒng)、電源隔離抗干擾系統(tǒng)、UPS電源組成。雖然裝置實現(xiàn)了對電力系統(tǒng)內(nèi)部過電壓瞬變過程的監(jiān)測、錄波和分析工作，但該裝置也存在不足，不能對電力系統(tǒng)外部過電壓進行監(jiān)測，并且不能指出過電壓類型。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述現(xiàn)有技術的不足，提供一種長期運行于電力系統(tǒng)的配電網(wǎng)過電壓在線監(jiān)測裝置及方法，該裝置及方法不僅能監(jiān)測電力系統(tǒng)內(nèi)部過電壓，而且能對電力系統(tǒng)外部過電壓進行監(jiān)測。
本發(fā)明目的通過以下技術方案實現(xiàn)配電網(wǎng)過電壓在線監(jiān)測裝置的技術方案該裝置包括高壓分壓器，信號預處理電路、觸發(fā)電路、數(shù)據(jù)采集卡、工作電源、工業(yè)控制計算機以及連接高壓分壓器與信號預處理電路、觸發(fā)電路的同軸電纜、連接信號預處理電路、觸發(fā)電路與數(shù)據(jù)采集卡的信號電纜。高壓分壓器的高壓端與高壓母線固定連接；高壓分壓器的低壓端通過同軸電纜分別插入信號預處理電路和觸發(fā)電路的輸入接口端；信號預處理電路、觸發(fā)電路的輸出端分別通過信號電纜與插入工業(yè)控制計算的ISA插槽內(nèi)的數(shù)據(jù)采集卡連接。信號預處理電路、觸發(fā)電路、工作電源和工業(yè)控制計算機裝入箱體內(nèi)。當電壓信號經(jīng)過信號預處理電路處理后，傳送到數(shù)據(jù)采集卡，該數(shù)據(jù)采集卡將電壓信號轉換為計算機能夠識別的數(shù)字信號，通過工業(yè)控制計算機對其進行處理。
所述的信號預處理電路包括三個結構相同的、功能獨立的電路，每個信號預處理電路電路包括兩個運算放大器U1、U2、電阻、電容、穩(wěn)壓管；運算放大器U1的引腳7、4分別接正負電源VCC、VEE，信號輸入端Vin接運算放大器U1的同相輸入端引腳3，運算放大器U1的反相輸入端引腳2與該運算放大器引腳6和電阻R1的一端連接，電阻R1的另一端與電阻R2、R3的一端連接；電阻R2另一端接地，電阻R3的另一端與電阻R4、電容C1的一端連接；電阻R4的另一端接至電容C2的一端和運算放大器U2的同相輸入端引腳3，運算放大器U2的反相輸入端引腳2與電阻R5、R6的一端連接；電阻R5的另一端接地，電阻R6的另一端與運算放大器U2的引腳6、電容C1的另一端、該電路輸出端Vout連接；運算放大器U2的引腳7、4分別接正負電源VCC、VEE；電容C2的另一端接地；穩(wěn)壓管D1的負極接信號預處理電路的輸出端Vout，穩(wěn)壓管D1的正極接穩(wěn)壓管D2的正極，穩(wěn)壓管D2的負極接地；前一級運算放大器U1、電阻R1、R2實現(xiàn)隔離分壓，后級運算放大器U2、電阻R3、R4、R5、R6、電容C1、C2實現(xiàn)二階有源低通濾波；輸出端Vout通過信號電纜與數(shù)據(jù)采集卡的信號輸入通道的輸入端口AIN連接。
所述觸發(fā)電路包括三個結構相同的、功能獨立的電路，每一個觸發(fā)電路包括運算放大器U3、電壓比較器U4、或門U5、電阻、電位器；運算放大器U3的引腳7、4分別接正負電源VCC、VEE，觸發(fā)電路信號輸入端Vin接運算放大器U3的同相輸入端引腳3，運算放大器U3的反相輸入端引腳2與該運算放大器引腳6、電阻R7的一端連接；電阻R7的另一端與電阻R8的一端、電壓比較器U4的引腳5、9連接；電阻R8的另一端接地；電壓比較器U4的引腳10與電位器R9的中間抽頭連接，該電壓比較器的引腳4與電位器R10的中間抽頭聯(lián)接，該電壓比較器的引腳12與或門U5的引腳9、電阻R11的一端連接，電阻R11的另一端與電阻R12的一端連接后接參考電壓VDDA；電壓比較器U4的引腳7與或門U5的引腳10及電阻R12的另一端連接；或門U5的引腳8接電路輸出端Tout；電位器R9的一端接地，另一端接參考電壓VDDA；電位器R10的一端接地，另一端接參考電壓-VDDA；首先運算放大器U3、R7、R8實現(xiàn)隔離分壓，電壓比較器U4、電位器R9、R10、電阻R11、R12、或門U5實現(xiàn)比較觸發(fā)；輸出端Tout通過信號電纜與數(shù)據(jù)采集卡的信號輸入通道的輸入端口OTRIG連接。
所述數(shù)據(jù)采集卡包括信號輸入通道電路、外觸發(fā)信號輸入電路、A/D轉換電路、存儲單元電路、FPGA配置邏輯電路；每一個信號輸入通道電路的輸入端口AIN的芯線與電阻R14的一端、跳線JP1的2端連接，輸入端口AIN的外端接信號地；電阻R14的另一端與運算放大器U6的同相輸入端引腳3、跳線JP2的2端連接；電阻R13的一端與跳線JP1的1端連接，電阻R13、R15的另一端接信號地；電阻R15的一端與跳線JP2的1端連接；運算放大器U6的反相輸入端引腳2與電阻R16的一端連接，電阻R16的另一端與運算放大器U6的引腳6、電阻R17的一端連接；電阻R17的另一端與運算放大器U7的同相輸入端引腳8、電阻R19的一端連接；電阻R19的另一端與運算放大器U7的引腳5、電阻R21的一端連接；電阻R21的另一端接ADAN、電容C4的一端；電容C4的另一端接信號地；運算放大器U7的引腳2與電容C3的一端連接；電容C3的另一端接信號地；電阻R18的一端與運算放大器U7的反相輸入端引腳1、電阻R20連接；電阻R18的另一端接信號地；電阻R20的另一端與電阻R22的一端、運算放大器U7的引腳4連接；電阻R22的另一端接ADAP、電容C5的一端；電容C5的另一端接信號地；外觸發(fā)信號輸入電路包括輸入端口和電阻；輸入端口OTRIG的芯線與電阻R23、R24的一端連接，電阻R23另一端接地，電阻R24另一端接ORTIGin端；A/D轉換電路包括三個結構相同的、功能獨立的電路；每一個A/D轉換電路包括A/D轉換器U8、電阻、電容、排阻；A/D轉換器U8的引腳24、25分別與信號輸入通道電路的輸出端ADAN、ADAP對應連接，引腳18接信號地，引腳15、16、27接+5V電源，引腳21、22、23分別與電容C9、C7、C8的一端對應連接，電容C9、C7、C8的另一端接地，引腳28接電阻R25、電容C6的一端，電阻R25另一端接電源VCC33，電容C6另一端接地；A/D轉換器U8的引腳5、4、3、2分別與排阻RN3的引腳5-8對應連接，排阻RN3的引腳1-4分別與數(shù)據(jù)總線AD0-AD3對應連接；A/D轉換器U8的引腳9、8、7、6分別與排阻RN2的引腳5-8對應連接，排阻RN2的引腳1-4分別與數(shù)據(jù)總線AD4-AD7對應連接；A/D轉換器U8的引腳13、12、11、10分別與排阻RN1的引腳1-4對應連接，排阻RN1的引腳5-8分別與數(shù)據(jù)總線AD8-AD11對應連接；A/D轉換器U8的引腳14、19分別與FPGA配置邏輯電路的ADCLKA、ADOE端對應連接；存儲單元電路包括三個結構相同的、功能獨立的電路；每一個存儲單元電路包括一個靜態(tài)隨機存儲器U9；靜態(tài)隨機存儲器U9的引腳11、10、9、8、7、48、47、46、45、44、38、37、36、35、34、21、20、19、18、17分別與地址總線A0-A19對應連接，該靜態(tài)隨機存儲器的引腳22、24、25、27、28、30、31、33、49、51、52、54分別與數(shù)據(jù)總線AD0-AD11對應連接，該靜態(tài)隨機存儲器的引腳2、14、23、29、50均接電源VCC33，該靜態(tài)隨機存儲器的引腳15、16、42分別與FPGA配置邏輯電路的RWE、RCE、ROE端對應連接，靜態(tài)隨機存儲器U9的引腳12、39接地；FPGA配置邏輯電路包括一個芯片U10；芯片U10的引腳142、143、1、2、141、140、139、138、137、136、134、133分別與第一組數(shù)據(jù)總線AD0-AD11對應連接，該芯片的引腳103、106、107、108、109、110、111、112、113、116、117、118、119、120、121、122、131、132、36、35分別與地址總線A0-A19對應連接，該芯片的引腳24、50、51、58、73、76、95、115、123、130、144均接電源VCC33，該芯片的引腳102、101、100分別與存儲單元電路的ROE端、A/D轉換電路的ADOE、ADCLKA端對應連接，芯片U10的引腳92、93、96、97、91、90、88、87、86、84、83、82分別與第二組數(shù)據(jù)總線AD0-AD11對應連接，該芯片的引腳78、79、80、81、67、68、69、70、71、72、74、75分別與第三組數(shù)據(jù)總線AD0-AD11對應連接，該芯片的引腳38、65、66分別與存儲單元電路的RCE端、外觸發(fā)信號輸入電路的OTRIGin端、存儲單元電路的RWE端對應連接，芯片U10的引腳5、6分別與該芯片的引腳128、125對應連接，該芯片的引腳126接地。
上述裝置使用配電網(wǎng)過電壓在線監(jiān)測方法的技術方案配電網(wǎng)過電壓在線監(jiān)測的每一循環(huán)過程按以下順序進行(1)使配電網(wǎng)過電壓在線監(jiān)測裝置開機進入初始化，并設定過電壓定值為1.5±0.1倍系統(tǒng)額定電壓；(2)配電網(wǎng)過電壓在線監(jiān)測裝置中的數(shù)據(jù)采集卡等待觸發(fā)電路發(fā)出的觸發(fā)信號；(3)判斷電網(wǎng)是否出現(xiàn)過電壓，當配電網(wǎng)過電壓在線監(jiān)測裝置測得的電壓小于過電壓定值時，判斷為電網(wǎng)沒有出現(xiàn)過電壓，并重復執(zhí)行第(2)步；當配電網(wǎng)過電壓在線監(jiān)測裝置測得的電壓大于或等于過電壓定值時，判斷為電網(wǎng)出現(xiàn)過電壓，裝置發(fā)出報警信號；(4)將采集到的過電壓數(shù)據(jù)存入數(shù)據(jù)采集卡緩存；(5)查詢內(nèi)存數(shù)據(jù)標志位Bufferfull；(6)判斷采集卡緩存是否存滿，當標志位Bufferfull＝1時，表示采集卡緩存已存滿，執(zhí)行第(7)步；當標志位Bufferfull＝0時，表示采集卡緩存未存滿，則重復執(zhí)行第(4)步；(7)將數(shù)據(jù)采集卡緩存中的數(shù)據(jù)讀入計算機緩存1；(8)查詢內(nèi)存數(shù)據(jù)標志位Newdata；(9)判斷是否有新的過電壓數(shù)據(jù)，當標志位Newdata＝1時，表示有新的過電壓數(shù)據(jù)，則執(zhí)行第(10)步；當標志位Newdata＝0時，表示無新的過電壓數(shù)據(jù)，則重復執(zhí)行第(7)步；(10)將數(shù)據(jù)采集卡緩存中的數(shù)據(jù)讀入計算機緩存2；(11)將數(shù)據(jù)以文件形式保存在計算機硬盤；(12)查詢內(nèi)存數(shù)據(jù)標志位Endfile；判斷存盤是否結束，當標志位Endfile＝1時，表示存盤結束，則跳轉重新執(zhí)行第(2)步；當標志位Endfile＝0時，表示存盤未結束，重復執(zhí)行第(11)步。


圖1為本發(fā)明實施例的硬件構成框2為信號預處理電路原理3為觸發(fā)電路原理4為數(shù)據(jù)采集卡信號輸入通道電路原理5為數(shù)據(jù)采集卡外觸發(fā)信號輸入電路原理6為數(shù)據(jù)采集卡A/D轉換電路原理7為數(shù)據(jù)采集卡存儲單元電路原理8為數(shù)據(jù)采集卡FPGA配置邏輯電路原理9為配電網(wǎng)過電壓監(jiān)測方法流程10為10kV配電網(wǎng)雷電過電壓三相波形11為10kV配電網(wǎng)雷電過電壓C相波形放大12為配電網(wǎng)短時間內(nèi)出現(xiàn)兩次過電壓波形13為配電網(wǎng)短時間內(nèi)出現(xiàn)兩次過電壓B相波形14為操作過電壓波形圖15為諧振過電壓三相波形圖在圖1中1為高壓母線，2為高壓分壓器；3為同軸電纜，4為信號預處理電路，5為觸發(fā)電路，6為信號電纜，7為數(shù)據(jù)采集卡，8為工業(yè)控制計算機，9為工作電源本發(fā)明與現(xiàn)有技術相比具有如下技術效果本發(fā)明可同時在線監(jiān)測電力系統(tǒng)外部過電壓和內(nèi)部過電壓，可捕捉到最短0.05微秒過電壓脈沖信號，監(jiān)測精度±1％，采用雙屏蔽同軸電纜傳輸信號，抗干擾能力強。
本發(fā)明技術效果與現(xiàn)有技術的比較

具體實施方式
高壓母線(1)與高壓分壓器(2)高壓端固定連接，低壓端與信號預處理電路(4)、觸發(fā)電路(5)通過同軸電纜(3)連接，同軸電纜的波阻抗為50歐姆。數(shù)據(jù)采集卡插在工業(yè)控制計算機的ISA插槽內(nèi)。信號預處理電路、觸發(fā)電路與數(shù)據(jù)采集卡之間通過信號電纜(6)連接，工業(yè)電源(9)為信號預處理電路、觸發(fā)電路與數(shù)據(jù)采集卡和工業(yè)控制計算機提供電源。
當電網(wǎng)出現(xiàn)過電壓時，過電壓信號經(jīng)過高壓分壓器分壓后，在低壓端得到一個較小的電壓信號。此電壓信號經(jīng)同軸電纜傳輸?shù)叫盘栴A處理電路和觸發(fā)電路。當電壓信號幅值達到裝置預先設定的過電壓定值時，觸發(fā)電路向數(shù)據(jù)采集卡發(fā)出觸發(fā)信號啟動數(shù)據(jù)采集卡采集，電網(wǎng)過電壓信號經(jīng)過信號預處理電路處理后，傳送到數(shù)據(jù)采集卡。數(shù)據(jù)采集卡將電壓信號轉換為計算機能夠識別的數(shù)字信號，提供給工業(yè)控制計算機進行處理。
根據(jù)上述原理、方法研制的配電網(wǎng)過電壓在線監(jiān)測裝置，經(jīng)過在重慶綦南供電局水井灣變電站現(xiàn)場工作試驗，獲得了大量的過電壓數(shù)據(jù)。圖10為10kV配電網(wǎng)雷電過電壓三相波形圖。根據(jù)當日運行記錄，表明全線并無操作；而天氣記錄顯示從該日下午5時左右開始下大雨并伴有閃電，直至晚8時許。雷雨期間，計算機報警提示采集到過電壓波形。圖11為10kV配電網(wǎng)雷電過電壓C相波形放大圖。此雷電過電壓是單極性(正極性)的脈沖波，上升時間在為250μs左右，在上升過程中有高頻振蕩和明顯的雙峰。三相電壓在短時間內(nèi)同時急劇抬升，但相序保持不變。并有回落到正常電壓的趨勢。其中C相電壓幅值最高達到37kV。圖12為配電網(wǎng)短時間內(nèi)出現(xiàn)兩次過電壓波形圖。圖13為配電網(wǎng)短時間內(nèi)出現(xiàn)兩次過電壓B相波形圖。
圖14為操作過電壓波形。變電站值班記錄表明當時是根據(jù)實際運行情況，需要對其中的一個電容器合閘，以滿足無功的需求。幾乎在操作人員進行電容器合閘操作的同時，計算機報警提示有過電壓出現(xiàn)?？梢园l(fā)現(xiàn)過電壓實際是一個較長的過程，至少有32ms，而在其中一時刻三相電壓同時發(fā)生了急劇的振蕩。
圖15為諧振過電壓三相波形圖。在C相發(fā)生高頻振蕩過電壓之前，電網(wǎng)中三相電壓的相序已經(jīng)破壞，A、C兩相的相位差接近于零。并在3～4ms的時間內(nèi)保持了基本相同的電位。本圖中C相的過電壓波形與理論上中性點不接地系統(tǒng)的弧光接地過電壓波形極為相似，如果是C相發(fā)生弧光接地的情形，另外兩相相對地電壓應該上升為線電壓，而圖形表明，另外A、B兩相電壓仍保持在相電壓附近，從而證明不是弧光接地引起的過電壓。
由以上分析結果可看出，本裝置不僅能監(jiān)測過電壓瞬間的暫態(tài)過程，也能觀察過電壓發(fā)生時的相位，根據(jù)實際需要對波形進行拉伸壓縮，對出現(xiàn)的過電壓進行準確定量的分析。
權利要求
1.一種配電網(wǎng)過電壓在線監(jiān)測裝置，包括箱體、高壓分壓器、同軸電纜、信號預處理電路、觸發(fā)電路、信號電纜、數(shù)據(jù)采集卡、工作電源和工業(yè)控制計算機；其特征在于所述的信號預處理電路為三個相同的信號預處理電路，所述的觸發(fā)電路為三個相同的觸發(fā)電路，所述的數(shù)據(jù)采集卡包括三個相同的信號輸入通道電路，三個相同的A/D轉換電路，三個相同的存儲單元電路，一個外觸發(fā)信號輸入電路，一個FPGA配置邏輯電路；三個相同的信號預處理電路和三個相同的觸發(fā)電路的輸入接口端分別通過同軸電纜與對應的三個高壓分壓器的低壓端連接；三個相同的信號預處理電路的輸出端分別通過信號電纜與三個對應的信號輸入通道電路的輸入端口連接；三個相同的觸發(fā)電路的輸出端通過信號電纜與外觸發(fā)信號輸入電路的輸入端連接；外觸發(fā)信號輸入電路的輸出端與FPGA配置邏輯電路的OTRIGin引腳連接，三個相同的信號輸入通道電路的輸出端ADAP、ADAN分別與三個相同A/D轉換電路的ADAP、ADAN端對應連接，三個相同的A/D轉換電路的數(shù)據(jù)總線分別與三個相同的存儲單元電路的數(shù)據(jù)總線對應連接，三個相同的A/D轉換電路的地址總線分別與FPGA配置邏輯電路地址總線對應連接，三個相同的數(shù)據(jù)總線分別與FPGA配置邏輯電路數(shù)據(jù)總線對應連接；每個信號預處理電路電路包括兩個運算放大器U1、U2、電阻、電容、穩(wěn)壓管；運算放大器U1的引腳7、4分別接正負電源VCC、VEE，信號輸入端Vin接運算放大器U1的同相輸入端引腳3，運算放大器U1的反相輸入端引腳2與該運算放大器引腳6和電阻R1的一端連接，電阻R1的另一端與電阻R2、R3的一端連接；電阻R2另一端接地，電阻R3的另一端與電阻R4、電容C1的一端連接；電阻R4的另一端接至電容C2的一端和運算放大器U2的同相輸入端引腳3，運算放大器U2的反相輸入端引腳2與電阻R5、R6的一端連接；電阻R5的另一端接地，電阻R6的另一端與運算放大器U2的引腳6、電容C1的另一端、該電路輸出端Vout連接；運算放大器U2的引腳7、4分別接正負電源VCC、VEE；電容C2的另一端接地；穩(wěn)壓管D1的負極接信號預處理電路的輸出端Vout，穩(wěn)壓管D1的正極接穩(wěn)壓管D2的正極，穩(wěn)壓管D2的負極接地；每一個觸發(fā)電路包括運算放大器U3、電壓比較器U4、或門U5、電阻、電位器；運算放大器U3的引腳7、4分別接正負電源VCC、VEE，觸發(fā)電路信號輸入端Vin接運算放大器U3的同相輸入端引腳3，運算放大器U3的反相輸入端引腳2與該運算放大器引腳6、電阻R7的一端連接；電阻R7的另一端與電阻R8的一端、電壓比較器U4的引腳5、9連接；電阻R8的另一端接地；電壓比較器U4的引腳10與電位器R9的中間抽頭連接，該電壓比較器的引腳4與電位器R10的中間抽頭聯(lián)接，該電壓比較器的引腳12與或門U5的引腳9、電阻R11的一端連接，電阻R11的另一端與電阻R12的一端連接后接參考電壓VDDA；電壓比較器U4的引腳7與或門U5的引腳10及電阻R12的另一端連接；或門U5的引腳8接電路輸出端Tout；電位器R9的一端接地，另一端接參考電壓VDDA；電位器R10的一端接地，另一端接參考電壓-VDDA；所述數(shù)據(jù)采集卡中的每一個信號輸入通道電路的輸入端口AIN的芯線與電阻R14的一端、跳線JP1的2端連接，輸入端口AIN的外端接信號地；電阻R14的另一端與運算放大器U6的同相輸入端引腳3、跳線JP2的2端連接；電阻R13的一端與跳線JP1的1端連接，電阻R13、R15的另一端接信號地；電阻R15的一端與跳線JP2的1端連接；運算放大器U6的反相輸入端引腳2與電阻R16的一端連接，電阻R16的另一端與運算放大器U6的引腳6、電阻R17的一端連接；電阻R17的另一端與運算放大器U7的同相輸入端引腳8、電阻R19的一端連接；電阻R19的另一端與運算放大器U7的引腳5、電阻R21的一端連接；電阻R21的另一端接ADAN、電容C4的一端；電容C4的另一端接信號地；運算放大器U7的引腳2與電容C3的一端連接；電容C3的另一端接信號地；電阻R18的一端與運算放大器U7的反相輸入端引腳1、電阻R20連接；電阻R18的另一端接信號地；電阻R20的另一端與電阻R22的一端、運算放大器U7的引腳4連接；電阻R22的另一端接ADAP、電容C5的一端；電容C5的另一端接信號地；外觸發(fā)信號輸入電路包括輸入端口和電阻；輸入端口OTRIG的芯線與電阻R23、R24的一端連接，電阻R23另一端接地，電阻R24另一端接ORTIGin端；每一個A/D轉換電路包括A/D轉換器U8、電阻、電容、排阻；A/D轉換器U8的引腳24、25分別與信號輸入通道電路的輸出端ADAN、ADAP對應連接，引腳18接信號地，引腳15、16、27接+5V電源，引腳21、22、23分別與電容C9、C7、C8的一端對應連接，電容C9、C7、C8的另一端接地，引腳28接電阻R25、電容C6的一端，電阻R25另一端接電源VCC33，電容C6另一端接地；A/D轉換器U8的引腳5、4、3、2分別與排阻RN3的引腳5-8對應連接，排阻RN3的引腳1-4分別與數(shù)據(jù)總線AD0-AD3對應連接；A/D轉換器U8的引腳9、8、7、6分別與排阻RN2的引腳5-8對應連接，排阻RN2的引腳1-4分別與數(shù)據(jù)總線AD4-AD7對應連接；A/D轉換器U8的引腳13、12、11、10分別與排阻RN1的引腳1-4對應連接，排阻RN1的引腳5-8分別與數(shù)據(jù)總線AD8-AD11對應連接；A/D轉換器U8的引腳14、19分別與FPGA配置邏輯電路的ADCLKA、ADOE端對應連接；每一個存儲單元電路包括一個靜態(tài)隨機存儲器U9；靜態(tài)隨機存儲器U9的引腳11、10、9、8、7、48、47、46、45、44、38、37、36、35、34、21、20、19、18、17分別與地址總線A0-A19對應連接，該靜態(tài)隨機存儲器的引腳22、24、25、27、28、30、31、33、49、51、52、54分別與數(shù)據(jù)總線AD0-AD11對應連接，該靜態(tài)隨機存儲器的引腳2、14、23、29、50均接電源VCC33，該靜態(tài)隨機存儲器的引腳15、16、42分別與FPGA配置邏輯電路的RWE、RCE、ROE端對應連接，靜態(tài)隨機存儲器U9的引腳12、39接地；FPGA配置邏輯電路包括一個芯片U10；芯片U10的引腳142、143、1、2、141、140、139、138、137、136、134、133分別與第一組數(shù)據(jù)總線AD0-AD11對應連接，該芯片的引腳103、106、107、108、109、110、111、112、113、116、117、118、119、120、121、122、131、132、36、35分別與地址總線A0-A19對應連接，該芯片的引腳24、50、51、58、73、76、95、115、123、130、144均接電源VCC33，該芯片的引腳102、101、100分別與存儲單元電路的ROE端、A/D轉換電路的ADOE、ADCLKA端對應連接，芯片U10的引腳92、93、96、97、91、90、88、87、86、84、83、82分別與第二組數(shù)據(jù)總線AD0-AD11對應連接，該芯片的引腳78、79、80、81、67、68、69、70、71、72、74、75分別與第三組數(shù)據(jù)總線AD0-AD11對應連接，該芯片的引腳38、65、66分別與存儲單元電路的RCE端、外觸發(fā)信號輸入電路的OTRIGin端、存儲單元電路的RWE端對應連接，芯片U10的引腳5、6分別與該芯片的引腳128、125對應連接，該芯片的引腳126接地。
2.使用權利要求1中的裝置進行配電網(wǎng)過電壓在線監(jiān)測方法，其特征在于配電網(wǎng)過電壓在線監(jiān)測的每一循環(huán)過程按以下順序進行(1)使配電網(wǎng)過電壓在線監(jiān)測裝置開機進入初始化，并設定過電壓定值為1.5±0.1倍系統(tǒng)額定電壓；(2)配電網(wǎng)過電壓在線監(jiān)測裝置中的數(shù)據(jù)采集卡等待觸發(fā)電路發(fā)出的觸發(fā)信號；(3)判斷電網(wǎng)是否出現(xiàn)過電壓，當配電網(wǎng)過電壓在線監(jiān)測裝置測得的電壓小于過電壓定值時，判斷為電網(wǎng)沒有出現(xiàn)過電壓，并重復執(zhí)行第(2)步；當配電網(wǎng)過電壓在線監(jiān)測裝置測得的電壓大于或等于過電壓定值時，判斷為電網(wǎng)出現(xiàn)過電壓，裝置發(fā)出報警信號；(4)將采集到的過電壓數(shù)據(jù)存入數(shù)據(jù)采集卡緩存；(5)查詢內(nèi)存數(shù)據(jù)標志位Bufferfull；(6)判斷采集卡緩存是否存滿，當標志位Bufferfull＝1時，表示采集卡緩存已存滿，執(zhí)行第(7)步；當標志位Bufferfull＝0時，表示采集卡緩存未存滿，則重復執(zhí)行第(4)步；(7)將數(shù)據(jù)采集卡緩存中的數(shù)據(jù)讀入計算機緩存1；(8)查詢內(nèi)存數(shù)據(jù)標志位Newdata；(9)判斷是否有新的過電壓數(shù)據(jù)，當標志位Newdata＝1時，表示有新的過電壓數(shù)據(jù)，則執(zhí)行第(10)步；當標志位Newdata＝0時，表示無新的過電壓數(shù)據(jù)，則重復執(zhí)行第(7)步；(10)將數(shù)據(jù)采集卡緩存中的數(shù)據(jù)讀入計算機緩存2；(11)將數(shù)據(jù)以文件形式保存在計算機硬盤；(12)查詢內(nèi)存數(shù)據(jù)標志位Endfile；(13)判斷存盤是否結束，當標志位Endfile＝1時，表示存盤結束，則跳轉重新執(zhí)行第(2)步；當標志位Endfile＝0時，表示存盤未結束，重復執(zhí)行第(11)步。
全文摘要
一種配電網(wǎng)過電壓在線監(jiān)測裝置及方法，涉及在線監(jiān)測電力系統(tǒng)過電壓的裝置和方法，尤其是監(jiān)測配電網(wǎng)過電壓的在線監(jiān)測裝置和方法。該裝置包括高壓分壓器、信號預處理電路、觸發(fā)電路、數(shù)據(jù)采集卡、工作電源、工業(yè)控制計算機以及連接高壓分壓器與信號預處理電路、觸發(fā)電路的同軸電纜、連接信號預處理電路、觸發(fā)電路與數(shù)據(jù)采集卡的信號電纜。該方法包括開機進入初始化，設定過電壓值，數(shù)據(jù)采集卡等待觸發(fā)電路發(fā)出的觸發(fā)信號，判斷電網(wǎng)是否出現(xiàn)過電壓，將過電壓數(shù)據(jù)存入采集卡緩存，判斷采集卡緩存是否存滿，將采集卡緩存中的數(shù)據(jù)讀入計算機緩存，查詢是否有新的過電壓數(shù)據(jù)；將過電壓數(shù)據(jù)以文件形式存盤，判斷存盤是否結束。實現(xiàn)對電力系統(tǒng)外部過電壓和內(nèi)部過電壓的在線監(jiān)測，監(jiān)測精度高，抗干擾能力強。
文檔編號G01R19/165GK1737597SQ20051005704
公開日2006年2月22日 申請日期2005年4月30日 優(yōu)先權日2005年4月30日
發(fā)明者司馬文霞, 姚陳果, 米彥, 杜林 , 廖瑞金, 李劍, 陳偉根, 藍海濤, 孫才新 申請人:重慶大學