(一)
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體(mems)制造領(lǐng)域，涉及陽極鍵合方法，尤其涉及一種硅-玻璃鍵合面區(qū)域存在有高壓敏感結(jié)構(gòu)(如pn結(jié))時，能使這些結(jié)構(gòu)避開強(qiáng)電場破壞的陽極鍵合方法，以實現(xiàn)鍵合面區(qū)域帶有高壓敏感結(jié)構(gòu)的mems器件在鍵合時的電學(xué)性能保護(hù)。(二)
背景技術(shù)：
：陽極鍵合在mems
技術(shù)領(lǐng)域：
中，主要應(yīng)用于玻璃與硅的表面鍵合，硅-玻璃陽極鍵合的基本原理是：將300～1500v直流電源正極接硅片，負(fù)極接玻璃片，由于玻璃在一定高溫下的性能類似于電解質(zhì)，而硅片在溫度升高到300～400℃時，電阻率將因本征激發(fā)而降至0.1ω·m，此時玻璃中的導(dǎo)電粒子(如na+)在外電場作用下漂移到負(fù)電極的玻璃表面，而在緊鄰硅片的玻璃表面留下負(fù)電荷，由于na+的漂移使電路中產(chǎn)生電流流動，緊鄰硅片的玻璃表面會形成一層極薄的寬度約為幾微米的空間電荷區(qū)(或稱耗盡層)。由于耗盡層帶負(fù)電荷，硅片帶正電荷，所以硅片與玻璃之間存在著較大的靜電吸引力，使兩者緊密接觸，并在鍵合面發(fā)生物理化學(xué)反應(yīng)，形成牢固結(jié)合的si-o共價鍵，將硅與玻璃界面牢固地連接在一起。根據(jù)這一基本原理，一般的陽極鍵合中，鍵合面區(qū)域n型硅上不適合存在p摻雜的電阻條，原因在于：p摻雜的電阻條與n型硅襯底構(gòu)成一個pn結(jié)，在陽極鍵合過程中鍵合電流通過硅-玻璃鍵合面時，高達(dá)300～1500v的鍵合電壓容易將鍵合面區(qū)域的pn結(jié)反向擊穿，導(dǎo)致其漏電，破壞了mems器件上的電路，影響器件 的性能。因此，針對上述現(xiàn)有技術(shù)中存在的問題，有必要提供一種在硅-玻璃鍵合面區(qū)域存在有高壓敏感結(jié)構(gòu)(如pn結(jié))時，能使這些結(jié)構(gòu)避開強(qiáng)電場破壞的陽極鍵合方法，以實現(xiàn)鍵合面區(qū)域帶有高壓敏感結(jié)構(gòu)的mems器件在鍵合時的電學(xué)性能保護(hù)。(三)技術(shù)實現(xiàn)要素：本發(fā)明的目的在于：提供一種硅基上多晶硅與玻璃的陽極鍵合方法，這種方法特別適用于當(dāng)硅-玻璃鍵合面區(qū)域存在有高壓敏感結(jié)構(gòu)(如pn結(jié))時，使鍵合電流在陽極鍵合過程中不通過這些結(jié)構(gòu)，以實現(xiàn)mems器件的電學(xué)性能保護(hù)。為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：一種硅基上多晶硅與玻璃的陽極鍵合方法，所述方法按如下步驟進(jìn)行：(1)在硅襯底面上沉積一層絕緣層，所述絕緣層的材料選自sio2、si3n4或sic；(2)以光刻膠作掩膜，對絕緣層進(jìn)行刻蝕，將硅襯底面與多晶硅將要連通的區(qū)域暴露出來形成開槽區(qū)；(3)在開設(shè)有開槽區(qū)的硅襯底面的絕緣層上沉積一層多晶硅，多晶硅在所述的開槽區(qū)與硅基導(dǎo)通；(4)所述的多晶硅與玻璃進(jìn)行陽極鍵合。本發(fā)明硅基上多晶硅與玻璃的陽極鍵合方法，步驟(1)中絕緣層的沉積可采用下列方法之一：①采用等離子體增強(qiáng)型化學(xué)氣相沉積法(pecvd)在硅襯底面 上沉積絕緣層；②采用低壓化學(xué)氣相沉積(lpcvd)工藝沉積薄膜的方法；所述絕緣層的厚度為0.5～1μm；所述絕緣層覆蓋硅襯底以保證高壓敏感區(qū)(如pn結(jié)區(qū)域)與鍵合區(qū)域之間的絕緣性。本發(fā)明步驟(2)中所述對絕緣層進(jìn)行刻蝕可采用rie刻蝕(reactionionetching，反應(yīng)離子刻蝕)或濕法腐蝕；所述絕緣層的開槽區(qū)域要盡量均勻分布，且面積要盡量大，還有需要注意的是，開槽的位置要盡量遠(yuǎn)離高壓敏感區(qū)域，對于不同的器件可以按不同的結(jié)構(gòu)和性能要求選擇不同的開槽位置，本發(fā)明并沒有對開槽的位置進(jìn)行限制，只要利用沉積絕緣層并光刻腐蝕開槽，并沉積多晶硅將其與硅襯底導(dǎo)通來實現(xiàn)多晶硅與玻璃的陽極鍵合，則其就位于本發(fā)明的保護(hù)范圍內(nèi)。本發(fā)明步驟(3)中多晶硅的沉積過程可采用等離子體增強(qiáng)型化學(xué)氣相沉積法進(jìn)行；硅襯底面的絕緣層上沉積的多晶硅的非開槽區(qū)厚度為2～4μm，優(yōu)選為3μm。本發(fā)明所述硅基上多晶硅與玻璃的陽極鍵合方法，當(dāng)硅基上與玻璃鍵合面區(qū)域存在高壓敏感結(jié)構(gòu)，如pn結(jié)時，優(yōu)選使用本發(fā)明方法，用本方法進(jìn)行硅基上多晶硅與玻璃的陽極鍵合，使鍵合電流在陽極鍵合過程中不通過這些結(jié)構(gòu)，以實現(xiàn)mems器件的電學(xué)性能保護(hù)。本發(fā)明所述的硅基可以是n或p型硅襯底。本發(fā)明步驟(4)中，陽極鍵合的工藝參數(shù)為：電壓300～1000v，電流15～25ma，溫度300～400℃，壓力2000～3000n，時間5～20min；優(yōu)選陽極鍵合的工藝參數(shù)為：電壓450～1000v，電流20～25ma，溫度350～380℃，壓力2500～3000n，時間10～20min。本發(fā)明硅基絕緣層上多晶硅與玻璃的陽極鍵合方法可應(yīng)用于圓片級封裝、芯片級封裝或系統(tǒng)級封裝；需要注意的是，絕緣層腐蝕的區(qū)域需要盡量滿足下述條件：(a)盡量遠(yuǎn)離電路的高壓敏感區(qū)域，避免大電壓(電流)破壞器件的電學(xué)性能；(b)盡量均勻分布以保證鍵合電壓均勻分布；(c)面積要盡量大，以保證電流能順利從硅基通向多晶硅；(d)在保證滿足器件結(jié)構(gòu)與性能要求的前提下，盡量不增大器件的體積，盡量減少版圖的數(shù)量。在應(yīng)用于圓片級封裝中時，優(yōu)選絕緣層的開槽區(qū)域在分片槽位置，這樣做很好地滿足了以上四個條件，任何其它能滿足上述四點要求的硅基-多晶硅的連通區(qū)域分布都可采用，本領(lǐng)域的技術(shù)人員也可按實際情況對上述條件進(jìn)行取舍。與現(xiàn)有技術(shù)相比，本發(fā)明陽極鍵合方法具備以下優(yōu)勢：一般的硅-玻璃鍵合過程中的高鍵合電壓容易將鍵合面區(qū)域的高壓敏感結(jié)構(gòu)(如pn結(jié))擊穿，導(dǎo)致鍵合以后器件的電學(xué)性能遭到破壞。本方法巧妙地利用絕緣層將高壓敏感區(qū)域與鍵合面隔離，通過腐蝕開槽并沉積多晶硅與硅基導(dǎo)通，使鍵合時電流直接從硅基通到多晶硅，避開了硅基上的高壓敏感結(jié)構(gòu)(如pn結(jié))，最終實現(xiàn)多晶硅與玻璃的陽極鍵合。并且，通過鍵合電流圖以及顯微鏡下觀察可知這種多晶硅-玻璃陽極鍵合仍然能保證接近硅-玻璃的鍵合強(qiáng)度。另一方面，利用絕緣層將鍵合玻璃與電路隔開可以保證電路在工藝過程中不受玻璃中na+等金屬離子污染。(四)附圖說明圖1是本發(fā)明硅基上多晶硅與玻璃陽極鍵合的剖面示意圖；圖2是實施例1、實施例2或?qū)Ρ壤械钠骷Y(jié)構(gòu)俯視圖；圖3(a)～3(f)是實施例1或?qū)嵤├?中陽極鍵合的工藝流程剖面示意圖；圖3(a)是沉積絕緣層的示意圖；圖3(b)是刻蝕絕緣層的示意圖；圖3(c)是沉積多晶硅的示意圖；圖3(d)是刻蝕管腳區(qū)域的示意圖；圖3(e)是多晶硅與玻璃陽極鍵合的示意圖；圖3(f)是劃片的示意圖；圖4是實施例1鍵合電流圖；圖5是實施例1鍵合面顯微照片；圖6是實施例2鍵合面顯微照片；圖7是對比例硅-玻璃陽極鍵合的剖面示意圖；附圖中各數(shù)字標(biāo)記的含義為：1-鍵合玻璃，2-多晶硅，3-絕緣層，4-高壓敏感結(jié)構(gòu)，5-硅襯底，6-電流方向，7-分片槽，8-鍵合區(qū)，9-工作區(qū)，10-濃硼區(qū)(實施例1或?qū)Ρ壤?/濃磷區(qū)(實施例2)，11-管腳，12-pn結(jié)。(五)具體實施方式下面通過具體實施例對本發(fā)明作進(jìn)一步說明，但本發(fā)明的保護(hù)范圍并不僅限于此。實施例1一種基于n型硅襯底，用濃硼作導(dǎo)線連接管腳并且陽極鍵合區(qū)域覆蓋了 濃硼區(qū)域情況下的器件，如圖2所示。由于鍵合區(qū)域存在著多個pn結(jié)，若直接采用硅-玻璃的陽極鍵合，很可能導(dǎo)致pn結(jié)被擊穿，影響器件的電學(xué)性能。采用本發(fā)明方法則能保護(hù)鍵合區(qū)域的pn結(jié)，保護(hù)器件的電學(xué)性能。圖3(a)～3(f)示出了上述情況下為了避免pn結(jié)區(qū)域存在大電壓(電流)所使用的陽極鍵合方法，具體過程如下：(1)如圖3(a)所示，在硅襯底5上pecvd生長一層絕緣層3；所述硅襯底為n型硅襯底；所述絕緣層為si3n4絕緣層，厚度為1μm；pecvd工藝參數(shù)：溫度365℃，氣體流量sih4∶n2∶nh3＝10/100/500，壓力2torr，高頻300w，速率時間36min。(2)如圖3(b)所示，旋轉(zhuǎn)涂抹8μm厚4620光刻膠作掩膜光刻分片槽區(qū)域，rie刻蝕si3n4絕緣層至硅襯底；rie工藝參數(shù)：氣體流量cf4/rf＝40/200，壓力3pa，速率時間14min。本實施例中，選擇分片槽區(qū)域來作為絕緣層的腐蝕區(qū)域(硅基-多晶硅的連通區(qū)域)，有以下幾個優(yōu)點：(a)分片槽位置與器件pn結(jié)距離較遠(yuǎn)，能避免鍵合時的大電壓(電流)破壞這些pn結(jié)，影響器件電學(xué)性能；(b)分片槽位置在圓片中均勻分布，保證鍵合電壓均勻分布；(c)分片槽位置面積足夠大，以保證電流能順利從硅基通向多晶硅；(d)選用分片槽位置作為硅基-多晶硅的連通區(qū)域，能在保證滿足器件結(jié)構(gòu)與性能要求的前提下，盡量不增大器件的體積，盡量減少版圖的數(shù)量。(3)如圖3(c)所示，pecvd生長一層多晶硅2，所述多晶硅的厚度為3μm；pecvd工藝參數(shù)：溫度365℃，氣體流量sih4∶n2＝30/1000，壓力 2.4torr，高頻350w，速率時間30min。(4)如圖3(d)所示，旋轉(zhuǎn)涂抹8μm的az4620光刻膠作掩膜光刻管腳11區(qū)域，依次刻蝕多晶硅和si3n4絕緣層；所述的刻蝕工藝采用rie；rie工藝參數(shù)：氣體流量cf4/rf＝60/200，壓力3pa，時間28min。(5)如圖3(e)所示，多晶硅與玻璃陽極鍵合。陽極鍵合工藝采用如下工藝參數(shù)：電壓(v)電流(ma)溫度(℃)壓力(n)時間(min)45020360240020從圖4，圖5可以觀察到：一方面，多晶硅與玻璃陽極鍵合已經(jīng)完全成功，且具有較好的鍵合強(qiáng)度，另一方面，從圖4中電流曲線可以看出，電流是通過硅-多晶硅-玻璃導(dǎo)通，而并非通過硅-中間層(絕緣層)-玻璃導(dǎo)通。(6)如圖3(f)所示，劃片以實現(xiàn)單個芯片的封裝。劃片分兩次完成，第一次劃片，去除管腳上方玻璃；第二次劃片，劃去分片槽中結(jié)構(gòu)，分離單個芯片并完成封裝。實施例2一種基于p型硅襯底，用濃磷作導(dǎo)線連接管腳并且陽極鍵合區(qū)域覆蓋了濃磷區(qū)域情況下的器件，如圖2所示。與實施例1相同，鍵合區(qū)域同樣存在著多個pn結(jié)，若直接采用硅-玻璃的陽極鍵合，很可能導(dǎo)致pn結(jié)被擊穿，影響器件的電學(xué)性能。采用本發(fā)明方法則能保護(hù)鍵合區(qū)域的pn結(jié)，保護(hù)器件的電學(xué)性能。圖3(a)～3(f)示出了上述情況下為了避免pn結(jié)區(qū)域存在大電壓(電 流)所使用的陽極鍵合方法，具體過程如下：(1)如圖3(a)所示，在硅襯底上pecvd生長一層絕緣層；所述硅襯底為p型硅襯底；所述絕緣層為sio2絕緣層，厚度為1μm；pecvd工藝參數(shù)：溫度365℃，氣體流量sih4∶n2∶no2＝9/900/900，壓力2torr，高頻300w，速率時間29min。(2)如圖3(b)所示，旋轉(zhuǎn)涂抹8μm厚4620光刻膠作掩膜光刻分片槽區(qū)域，rie刻蝕sio2至硅襯底；rie工藝參數(shù)：氣體流量cf4/rf＝40/300，壓力3pa，速率時間18min。本實施例中，選擇分片槽區(qū)域來作為絕緣層的腐蝕區(qū)域(硅基-多晶硅的連通區(qū)域)，有以下幾個優(yōu)點：(a)分片槽位置與器件pn結(jié)距離較遠(yuǎn)，能避免鍵合時的大電壓(電流)破壞這些pn結(jié)，影響器件電學(xué)性能；(b)分片槽位置在圓片中均勻分布，保證鍵合電壓均勻分布；(c)分片槽位置面積足夠大，以保證電流能順利從硅基通向多晶硅；(d)選用分片槽位置作為硅基-多晶硅的連通區(qū)域，能在保證滿足器件結(jié)構(gòu)與性能要求的前提下，盡量不增大器件的體積，盡量減少版圖的數(shù)量。(3)如圖3(c)所示，pecvd生長一層多晶硅；所述多晶硅的厚度為2μm；pecvd工藝參數(shù)：溫度365℃，氣體流量sih4∶n2＝30/1000，壓力2.4torr，高頻350w，速率時間20min。(4)如圖3(d)所示，旋轉(zhuǎn)涂抹8μm的az4620光刻膠作掩膜光刻管腳區(qū)域，依次刻蝕多晶硅和sio2絕緣層；所述的刻蝕工藝采用rie；rie工藝參數(shù)：氣體流量cf4/rf＝60/200，壓力3pa，時間25nin。(5)如圖3(e)所示，多晶硅與玻璃陽極鍵合。陽極鍵合工藝采用如下工藝參數(shù)：電壓(v)電流(ma)溫度(℃)壓力(n)時間(min)45020360240020從圖6可以觀察到：多晶硅與玻璃陽極鍵合已經(jīng)完全成功，且具有較好的鍵合強(qiáng)度。(6)如圖3(f)所示，劃片以實現(xiàn)單個芯片的封裝。劃片分兩次完成，第一次劃片，去除管腳上方玻璃；第二次劃片，劃去分片槽中結(jié)構(gòu)，分離單個芯片并完成封裝。對比例：一種基于n型硅襯底，用濃硼作導(dǎo)線連接管腳并且陽極鍵合區(qū)域覆蓋了濃硼區(qū)域情況下的器件，如圖2所示。鍵合區(qū)域存在著多個pn結(jié)，這里直接采用硅-玻璃的陽極鍵合。圖7中示出了直接采用硅-玻璃陽極鍵合方案在鍵合時的電流方向，電流方向沿n型硅(n)-濃硼(p)-玻璃，鍵合過程中硅和玻璃的電阻很小，可以看成一個等勢體，陽極鍵合過程中的大電壓直接加在鍵合面上，將圖中pn結(jié)方向擊穿，導(dǎo)致封裝以后加載到管腳上的電流直接通過濃硼流向硅襯底，使器件產(chǎn)生漏電現(xiàn)象?，F(xiàn)有的陽極鍵合技術(shù)比較成熟，是相關(guān)領(lǐng)域技術(shù)人員熟知的一門技術(shù)，但它的一個缺點是鍵合時需要很大的電壓，而且主要集中在鍵合區(qū)域表面，因此設(shè)計時鍵合區(qū)域一般不宜存在高電壓敏感結(jié)構(gòu)(比方說pn結(jié))，即使不得不存在高電壓敏感結(jié)構(gòu)的話一般會采取其他封裝方式。然而本專利通過多晶硅作為中間導(dǎo)通層，直接將加在硅襯底上的電流 “引”到多晶硅上，通過利用硅-多晶硅-玻璃的電流方向來避免鍵合區(qū)域的高電壓敏感結(jié)構(gòu)遭到破壞，保護(hù)了整個電路的電學(xué)性能，這種陽極鍵合封裝方法可以用于圓片級封裝，也可以用于芯片級封裝。當(dāng)前第1頁12