一種硅基光互連器件的制作方法
【專利摘要】本實(shí)用新型公開了一種硅基光互連器件，其通過第一和第二RDL把光子器件和TSV溝通；通過第一、第二凸點(diǎn)將第一電子器件和第二電子器件和光子器件連接；通過TSV和背面第三RDL、第三凸點(diǎn)和基板連接，實(shí)現(xiàn)基板和正面CMOS/光子器件的溝通；本實(shí)用新型將先進(jìn)的CMOS芯片和單片多種硅光器件的混合集成；本實(shí)用新型同時保證了高性能硅光器件在SOI襯底的單片集成和CMOS芯片的先進(jìn)制造，允許二者都是用各種最先進(jìn)和方便的工藝進(jìn)行制造，充分借用CMOS工藝進(jìn)而能大幅降低成本；本實(shí)用新型將單片集成的硅光子器件和先進(jìn)COMS芯片通過TSV技術(shù)完成超短距離高速電學(xué)互連，實(shí)現(xiàn)高速寬帶硅光互連。
【專利說明】一種硅基光互連器件

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及微電子【技術(shù)領(lǐng)域】，尤其涉及一種高速寬帶硅光轉(zhuǎn)接板的制造方法及硅基光互連器件。

【背景技術(shù)】
[0002]在光電模塊中，主要包括兩個部分:光學(xué)部分芯片和匹配及控制電路。其中，光子芯片主要包括有源和無源的兩種。有源的主要包括光電調(diào)制器(modulator)、光電探測器(photodetector),無源器件則主要是一些復(fù)用/解復(fù)用(mux、demux)和光學(xué)波導(dǎo)等。電芯片則主要涉及到光電調(diào)制器的驅(qū)動(Driver)、光電探測器的放大器(跨阻放大器TIA或者限制放大器LA或者其他類型的放大器)、還有其他一些匹配和控制電路，例如時鐘恢復(fù)(Q)R)、串并轉(zhuǎn)換(Serdes)、開關(guān)電路(Switches)等。
[0003]目前這類光電模塊多是集成在PCB板上，將分立的光芯片和與之對應(yīng)的電芯片通過wirebonding和f Iipchip的方式分別進(jìn)行裝配。其中wirebonding方式雖然裝配方便，但是因?yàn)閾p耗等問題，在高頻高速系統(tǒng)中RC延遲和電感效應(yīng)明顯這些缺陷使其應(yīng)用受限，需要盡可能縮短wirebonding金線的長度來減小損耗,在未來100G甚至Tbit傳輸?shù)南到y(tǒng)中，幾乎難以應(yīng)用。flipchip的方式因?yàn)椴捎弥苯踊ミB的方式，可以很大程度的避免金線的損耗，但是隨著COMS芯片工藝節(jié)點(diǎn)的不斷縮小，而繼續(xù)降低PCB版的電路線寬和線距難度較大，目前工藝水平仍然停留在微米量級，如果要把已經(jīng)是封裝體的電芯片裝配到PCB基板上，顯然會增加成本和功耗，也不利于緊湊型、小型化集成。
[0004]另一方面，硅基光傳輸模塊的領(lǐng)域內(nèi)，其發(fā)展趨勢是把硅基光子器件和電學(xué)芯片兩者都通過傳統(tǒng)CMOS工藝直接印制在硅wafer上，例如Cisco的CPAK100G光模塊，還有IBM采用90nm COMS工藝將電學(xué)和光學(xué)部分(除激光器之外的硅基光子器件)實(shí)現(xiàn)片上集成。對于這種采用成熟的COMS工藝來同時完成電學(xué)和光學(xué)部分的新技術(shù)，很多公司和研究團(tuán)隊(duì)認(rèn)為在設(shè)計和量產(chǎn)中會有各種問題出現(xiàn)，例如Intel就認(rèn)為，按照摩爾定律的發(fā)展，COMS的工藝節(jié)點(diǎn)勢必會越來越小，Intel的14nm Broadwell已經(jīng)宣布會在2014年第一季度開始投產(chǎn)。而對于光子器件而言，其工藝量級還停留在幾十微米或者是幾百納米，這個節(jié)點(diǎn)的工藝足以保證現(xiàn)有光學(xué)器件的性能實(shí)現(xiàn)。二者在工藝節(jié)點(diǎn)不匹配的發(fā)展趨勢決定了把光學(xué)和電學(xué)部分利用同種COMS工藝來完成，顯然不合適，從成本控制來考慮，也不是最佳的選擇。
實(shí)用新型內(nèi)容
[0005]本部分的目的在于概述本實(shí)用新型的實(shí)施例的一些方面以及簡要介紹一些較佳實(shí)施例。在本部分以及本申請的說明書摘要和實(shí)用新型名稱中可能會做些簡化或省略以避免使本部分、說明書摘要和實(shí)用新型名稱的目的模糊，而這種簡化或省略不能用于限制本實(shí)用新型的范圍。
[0006]鑒于上述和/或現(xiàn)有高速寬帶硅光轉(zhuǎn)接板中存在的問題，提出了本實(shí)用新型。
[0007]因此,本實(shí)用新型的一個目的是通過TSV(Through-Silicon Via)技術(shù)提供一種娃基光互連器件，以形成功能硅光轉(zhuǎn)接板，解決光子器件和先進(jìn)COMS電子芯片的高速高密度短距離互連這一關(guān)鍵技術(shù)問題。
[0008]為解決上述技術(shù)問題，本實(shí)用新型提供了如下技術(shù)方案:
[0009]為解決上述技術(shù)問題，本實(shí)用新型提供了如下技術(shù)方案:一種硅基光互連器件，包括，集成了光子器件的半導(dǎo)體襯底，所述半導(dǎo)體襯底具有正面和背面，所述半導(dǎo)體襯底上設(shè)置有光子器件，所述光子器件具有接觸區(qū)，所述接觸區(qū)上形成有金屬接觸；光子器件接觸孔，所述光子器件接觸孔與所述半導(dǎo)體襯底上的金屬接觸互連，且由光子器件接觸孔內(nèi)壁向光子器件接觸孔中心依次設(shè)置有阻擋層、種子層以及導(dǎo)電金屬，其與所述第一 RDL和第一凸點(diǎn)相連接；TSV深孔，所述TSV深孔由TSV深孔內(nèi)壁向TSV深孔中心依次設(shè)置有絕緣層、阻擋層、種子層以及導(dǎo)電金屬，其一端與所述正面的第二 RDL和第二凸點(diǎn)相連接，另一端與所述背面的第三RDL和第三凸點(diǎn)相連接；第一電子器件與所述第一凸點(diǎn)形成電性連接；第二電子器件與所述第二凸點(diǎn)形成電性連接。
[0010]作為本實(shí)用新型所述硅基光互連器件的一種優(yōu)選方案，其中:所述半導(dǎo)體襯底為絕緣體上硅晶片，所述絕緣體上硅晶片包括頂部硅層，硅襯底，以及設(shè)置于所述頂部硅層和所述硅襯底之間的氧化物絕緣層，所述絕緣體上硅晶片具有第一主面和第二主面。
[0011]作為本實(shí)用新型所述硅基光互連器件的一種優(yōu)選方案，其中:所述頂部硅層上還設(shè)置有，絕緣材料層，用以完成光子器件的制造；表面鈍化層，所述表面鈍化層的折射率小于娃材料的折射率。
[0012]作為本實(shí)用新型所述硅基光互連器件的一種優(yōu)選方案，其中:所述硅基光互連器件還包括，基板，所述基板與所述第三凸點(diǎn)相連接。
[0013]本實(shí)用新型提供了一種高速寬帶硅光轉(zhuǎn)接板的制造方法及硅基光互連器件，與現(xiàn)有技術(shù)相比，其有益效果為:
[0014](I)省去光電模塊中光子芯片的單獨(dú)制造、分別對準(zhǔn)、逐個裝配步驟；進(jìn)而實(shí)現(xiàn)在SOI wafer上硅基光子器件單片集成工藝；
[0015](2)充分借用CMOS工藝完成電子芯片的制造，進(jìn)而大幅降低光電混合集成的成本；
[0016](3)能夠減小模塊尺寸，增加光網(wǎng)絡(luò)設(shè)備的端口密度，降低功耗；
[0017](4)利用TSV(Through-Silicon Via)技術(shù),在已經(jīng)完成單片集成有源無源光子器件的Silicon photonics wafer上進(jìn)行通孔和再布線，為光芯片及其控制芯片提供超短距離電氣互連，能夠提高集成密度，降低互連線對高頻高速的影響；
[0018](5) SOI wafer上的RDL更適合裝配性能更高、技術(shù)節(jié)點(diǎn)不斷縮小的先進(jìn)COMS電
-H-* I I
心片；
[0019](6)適合片上光電三維集成；實(shí)現(xiàn)高速計算、高速寬帶信號傳輸。

【專利附圖】

【附圖說明】
[0020]為了更清楚地說明本實(shí)用新型實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0021]圖1?圖11為本實(shí)用新型所述一種高速寬帶硅光轉(zhuǎn)接板的制造方法的各步驟得到的產(chǎn)品的示意圖；
[0022]圖12?圖19為本實(shí)用新型所述集成了光子器件的半導(dǎo)體襯底的制造方法的各步驟得到的產(chǎn)品的示意圖；
[0023]圖20為本實(shí)用新型中通過光刻定義所述金屬接觸的結(jié)構(gòu)示意圖；
[0024]圖21為CMP工藝平坦化得到產(chǎn)品的示意圖；
[0025]圖22為臨時鍵合晶圓載板得到廣品的結(jié)構(gòu)不意圖；
[0026]圖23為將第三凸點(diǎn)與基板相連接得到產(chǎn)品的結(jié)構(gòu)示意圖；
[0027]圖24為本實(shí)用新型所述高速寬帶硅光轉(zhuǎn)接板的制造方法的流程示意圖；
[0028]同時，其中，
[0029]圖11為本實(shí)用新型所述硅基光互連器件的一個實(shí)施例的剖面示意圖；
[0030]圖23為本實(shí)用新型所述硅基光互連器件的另一個實(shí)施例的剖面示意圖。

【具體實(shí)施方式】
[0031]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本實(shí)用新型的【具體實(shí)施方式】做詳細(xì)的說明。
[0032]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本實(shí)用新型，但是本實(shí)用新型還可以采用其他不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本實(shí)用新型內(nèi)涵的情況下做類似推廣，因此本實(shí)用新型不受下面公開的具體實(shí)施例的限制。
[0033]其次，本實(shí)用新型結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本實(shí)用新型實(shí)施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本實(shí)用新型保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
[0034]本實(shí)用新型提出了一種高速寬帶硅光轉(zhuǎn)接板的制造方法700，請參考圖24所示，該制造方法包括如下步驟。
[0035]步驟710，首先提供一實(shí)現(xiàn)了光子器件單片集成的半導(dǎo)體襯底，所述半導(dǎo)體襯底具有正面和背面，其上設(shè)置有光子器件，所述光子器件具有接觸區(qū)，所述接觸區(qū)上形成有金屬接觸。
[0036]具體的，如圖1所示，所述提供一實(shí)現(xiàn)了光子器件單片集成的半導(dǎo)體襯底，其實(shí)是提供一實(shí)現(xiàn)了光子器件單片集成的半導(dǎo)體襯底，在光子器件100上或者周圍設(shè)置接觸區(qū)101，即為離子摻雜區(qū)，所述離子摻雜區(qū)會和金屬薄層形成金屬硅化物，在接觸區(qū)101上形成金屬接觸102。所述的光子器件100可以為硅光電調(diào)制器和/或硅/鍺光電探測器和/或陣列波導(dǎo)光柵；或者是除此之外的其他工藝兼容的光子器件，例如taper端面波導(dǎo)等硅基光子器件。
[0037]而在另一個實(shí)施方式中，所述集成了光子器件的半導(dǎo)體襯底，可以通過如下工藝制作，參見圖12?圖19以及圖1:
[0038]Dl:如圖12所示，所述半導(dǎo)體襯底采用絕緣體上硅晶片，其包括了頂部硅層10，硅襯底30，以及設(shè)置于所述頂部硅層10和所述硅襯底30之間的氧化物絕緣層20，所述絕緣體上硅晶片具有第一主面和第二主面。
[0039]D2:參見圖13，通過光刻、刻蝕、氣相沉積、循環(huán)退火、離子注入、金屬化等一系列標(biāo)準(zhǔn)半導(dǎo)體工藝，在所述頂部硅層10上絕緣材料層40完成光子器件100的制造，且所述光子器件100具有接觸區(qū)101。絕緣材料層40的折射率小于硅的折射率，形成陣列波導(dǎo)光柵、鍺光電探測器、鍺/硅光電調(diào)制器的上包層，參與到光子鏈路中光學(xué)模場設(shè)計。
[0040]在此實(shí)施方式中，將鍺光電探測器集成在所述的絕緣材料層40上，所述鍺光電探測器的有源區(qū)由鍺材料充當(dāng)，所述硅襯底上的鍺材料可以通過超高真空化學(xué)氣相沉積(UHV-CVD)、分子束外延(MBE)等方法選擇性外延，或者是通過鍵合體鍺材料到硅襯底，特別地，為了獲得更好的器件性能，可以對鍺材料進(jìn)行循環(huán)退火，同時或者是按照一定順序，將陣列波導(dǎo)光柵(AWG)以及硅光電調(diào)制器集成在所述的頂部硅層10上。
[0041]D3:在所述接觸區(qū)上形成有金屬接觸，如圖14?圖17所示，先將D2工藝中初步集成了光子器件100的絕緣體上硅晶片涂上光刻膠，然后進(jìn)行光刻，刻蝕出初步接觸孔60，而后再涂光刻膠，以定義金屬接觸層；接著，光刻、沉積金屬薄層、帶膠剝離沉積金屬薄層，快速退火形成金屬接觸102，在此實(shí)施方式中，所述金屬接觸102為金屬硅/鍺化物。
[0042]D4:在所述金屬接觸上沉積刻蝕停止層(Etch stop layer),所述金屬接觸之上形成有刻蝕停止層，作為一個可實(shí)施示例，刻蝕停止層可以是硅氮化物；如圖18所示，再次光刻刻蝕，在金屬接觸102表面形成薄的刻蝕停止層103，為了不影響該半導(dǎo)體襯底光學(xué)傳輸性能，刻蝕停止層103的折射率要小于硅材料的折射率，例如，可以是硅的氮化物。
[0043]D5:在所述第一主面以及刻蝕停止層上形成不會影響所述半導(dǎo)體襯底光學(xué)傳輸性能的表面鈍化層，參見圖19，緊接著，在所述第一主面以及刻蝕停止層103上形成不會影響所述半導(dǎo)體襯底光學(xué)傳輸性能的表面鈍化層70，且表面鈍化層70的折射率小于硅材料的折射率，在此實(shí)施方式中，表面鈍化層70為二氧化硅。
[0044]D6:參見圖19以及圖1，最后，對所形成的表面鈍化層70進(jìn)行平坦化處理，得到實(shí)現(xiàn)了光子器件100單片集成的半導(dǎo)體襯底。
[0045]在所有光子器件制造完成之后，為保證器件穩(wěn)定性，后續(xù)工藝需要在溫度不超過400°C的條件下進(jìn)行。
[0046]步驟720，自所述半導(dǎo)體襯底的正面向背面形成TSV深孔。
[0047]如圖2所示，并結(jié)合圖19，經(jīng)過光刻依次刻蝕表層的表面鈍化層70、絕緣材料層40、頂部硅層10以及氧化物絕緣層20直至硅襯底30的一部分，形成所述的TSV(Through-SiIicon Via)深孔 200。
[0048]步驟730，在所述正面以及所述TSV深孔內(nèi)沉積絕緣層。
[0049]如圖3 所示，通過 TEOS (tetra-ethy 1-ortho-siIicate)工藝沉積絕緣層 201,以絕緣好半導(dǎo)體襯底的正面以及TSV深孔200的內(nèi)壁表面。
[0050]步驟740，形成與所述半導(dǎo)體襯底上的金屬接觸互連的光子器件接觸孔。
[0051 ] 如圖4所示并參見圖20，在形成光子器件接觸孔300時，通過光刻定義所述金屬接觸102的位置，依次刻蝕絕緣層201、表面鈍化層70，然后調(diào)整刻蝕工藝刻蝕掉很薄的刻蝕停止層103，形成與所述半導(dǎo)體襯底上的金屬接觸102互連的光子器件接觸孔300。
[0052]步驟750，在絕緣層上以及與金屬接觸互連的光子器件接觸孔內(nèi)沉積擴(kuò)散阻擋層和種子層，并在正面以及所述光子器件接觸孔和TSV深孔中填充導(dǎo)電金屬。
[0053]如圖5?圖7所示，先在絕緣層201上以及光子器件接觸孔300內(nèi)沉積擴(kuò)散阻擋層301，而后在所述阻擋層301表面上沉積擴(kuò)散種子層302，最后在正面以及光子器件接觸孔300和TSV深孔200中填充導(dǎo)電金屬，在此實(shí)施方式中，所填充的導(dǎo)電金屬可以為銅或者鎢等，方式可以是電鍍金屬銅或者是化學(xué)氣相沉積(CVD )金屬鎢。
[0054]步驟760，在所述正面形成與所述光子器件接觸孔內(nèi)的導(dǎo)電金屬相電性連接的第一 RDL和第一凸點(diǎn)，以及與所述TSV深孔內(nèi)的導(dǎo)電金屬相電性連接的第二 RDL和第二凸點(diǎn)。
[0055]如圖8 所不，參見圖 21,通過 CMP (Chemical Mechanical Planarizat1n,化學(xué)機(jī)械平坦化)工藝，去除步驟750中正面的阻擋層301、種子層302以及導(dǎo)電金屬并平坦化，絕緣材料平坦化工藝，可以改善完成光子器件制造之后的半導(dǎo)體襯底第一主面上光子器件之間的高度差；然后，依次在所述正面形成與所述光子器件接觸孔300內(nèi)以及與所述TSV深孔200內(nèi)的導(dǎo)電金屬相電性連接的第一 RDL411和第一凸點(diǎn)421，以及與所述TSV深孔200內(nèi)的導(dǎo)電金屬相電性連接的第二 RDL412和第二凸點(diǎn)422，而無論第一 RDL411還是第二 RDL412，其層數(shù)根據(jù)具體的I/O數(shù)目來決定，可以是但不限于一層或者是兩層。
[0056]步驟770，自所述背面開始減薄所述半導(dǎo)體襯底直至露出所述TSV深孔的導(dǎo)電金屬。
[0057]如圖22所示，在進(jìn)行背面減薄工藝時，也可以先在正面臨時鍵合晶圓載板，以保證整體的厚度，而后減薄所述半導(dǎo)體襯底直至露出所述TSV深孔200的導(dǎo)電金屬，便于形成背面的電性連接，如圖9所示。
[0058]步驟780，在所述背面形成與所述TSV深孔內(nèi)的導(dǎo)電金屬相電性連接的第三RDL和第三凸點(diǎn)。
[0059]如圖10所示，在背面形成與所述TSV深孔200內(nèi)的導(dǎo)電金屬相電性連接的第三RDL413和第三凸點(diǎn)423。當(dāng)然，若步驟770中，先在正面臨時鍵合晶圓載板，在此步驟780形成導(dǎo)電金屬相電性連接的第三RDL413和第三凸點(diǎn)423后，經(jīng)過解除臨時鍵合、去除掉所述的晶圓載板、清洗，在此不累述。
[0060]步驟790，將所述第一凸點(diǎn)、第二凸點(diǎn)分別與第一電子器件、第二電子器件相連接。
[0061]如圖11所示，參見圖10，通過切片、正面倒貼電芯片，使得第一凸點(diǎn)421、第二凸點(diǎn)422分別與第一電子器件500以及第二電子器件600相連接，完成硅基光互連器件。在此工藝中，第一 RDL411和第二 RDL412將光子器件和TSV深孔200溝通，第一電子器件500以及第二電子器件600通過第一凸點(diǎn)421、第二凸點(diǎn)422和光子器件連接。
[0062]當(dāng)然，在將第一凸點(diǎn)421、第二凸點(diǎn)422分別與第一電子器件500以及第二電子器件600相連接后，再將第三凸點(diǎn)423與基板相連接，完成到基板的裝配。如圖23所示，并參見圖10、圖11，在此工藝中，通過TSV深孔200、第三RDL413以及第三凸點(diǎn)423和基板連接，實(shí)現(xiàn)基板和正面的第一電子器件500、第二電子器件600以及光子器件的溝通。
[0063]本實(shí)用新型還提供了一種硅基光互連器件，在一個實(shí)施例中，參見圖1?圖11，其包括了，實(shí)現(xiàn)了光子器件100單片集成的半導(dǎo)體襯底，所述半導(dǎo)體襯底具有正面和背面，所述半導(dǎo)體襯底上設(shè)置有光子器件100，所述光子器件100具有接觸區(qū)101，所述接觸區(qū)101上形成有金屬接觸102，所述光子器件可以包括有源器件和/或無源器件；光子器件接觸孔300，其半導(dǎo)體襯底上的金屬接觸102互連，且由其內(nèi)壁向其中心依次設(shè)置有阻擋層301、種子層302以及導(dǎo)電金屬，并與所述第一 RDL411和第一凸點(diǎn)421相連接；特別地，所述光子器件100，所涵蓋的硅陣列波導(dǎo)光柵(AWG)等無源器件，也可以包含上述金屬接觸、阻擋層、種子層等及其導(dǎo)電金屬(圖中未示出)，并可通過RDL和凸點(diǎn)完成電學(xué)布線，以實(shí)現(xiàn)外部電學(xué)控制，比如加熱電極。TSV深孔200，由其內(nèi)壁向其中心依次設(shè)置有絕緣層201、阻擋層301、種子層302以及導(dǎo)電金屬，其一端與所述正面的第二 RDL412和第二凸點(diǎn)422相連接，另一端與所述背面的第三RDL413和第三凸點(diǎn)423相連接；該硅基光互連器件還包括，第一電子器件500和第二電子器件600，第一電子器件500與所述第一凸點(diǎn)411形成電性連接，而第二電子器件600與所述第二凸點(diǎn)412形成電性連接。
[0064]在另一個實(shí)施例中，參見圖1?圖11以及圖23，通過第三凸點(diǎn)423與基板相連接，完成到基板的裝配，故硅基光互連器件還包括了基板。
[0065]半導(dǎo)體襯底可以米用包括了頂部娃層10,娃襯底30,以及設(shè)置于所述頂部娃層10和所述硅襯底30之間的氧化物絕緣層20的絕緣體上硅。
[0066]應(yīng)說明的是，以上實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案而非限制，盡管參照較佳實(shí)施例對本實(shí)用新型進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本實(shí)用新型的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本實(shí)用新型技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本實(shí)用新型的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種硅基光互連器件，其特征在于:包括， 集成了光子器件的半導(dǎo)體襯底，所述半導(dǎo)體襯底具有正面和背面，所述半導(dǎo)體襯底上設(shè)置有光子器件，所述光子器件具有接觸區(qū)，所述接觸區(qū)上形成有金屬接觸； 光子器件接觸孔，所述光子器件接觸孔與所述半導(dǎo)體襯底上的金屬接觸互連，且由光子器件接觸孔內(nèi)壁向光子器件接觸孔中心依次設(shè)置有阻擋層、種子層以及導(dǎo)電金屬，其與所述第一 RDL和第一凸點(diǎn)相連接； TSV深孔，所述TSV深孔由TSV深孔內(nèi)壁向TSV深孔中心依次設(shè)置有絕緣層、阻擋層、種子層以及導(dǎo)電金屬，其一端與所述正面的第二 RDL和第二凸點(diǎn)相連接，另一端與所述背面的第三RDL和第三凸點(diǎn)相連接； 第一電子器件與所述第一凸點(diǎn)形成電性連接； 第二電子器件與所述第二凸點(diǎn)形成電性連接。
2.根據(jù)權(quán)利要求1所述的硅基光互連器件，其特征在于: 所述半導(dǎo)體襯底為絕緣體上硅晶片，所述絕緣體上硅晶片包括頂部硅層，硅襯底，以及設(shè)置于所述頂部硅層和所述硅襯底之間的氧化物絕緣層，所述絕緣體上硅晶片具有第一主面和第二主面。
3.根據(jù)權(quán)利要求2所述的硅基光互連器件，其特征在于:所述頂部硅層上還設(shè)置有， 絕緣材料層，用以完成光子器件的制造； 表面鈍化層，所述表面鈍化層的折射率小于硅材料的折射率。
4.根據(jù)權(quán)利要求1所述的硅基光互連器件，其特征在于:所述硅基光互連器件還包括， 基板，所述基板與所述第三凸點(diǎn)相連接。
【文檔編號】B81B7/00GK203855403SQ201420037240
【公開日】2014年10月1日 申請日期:2014年1月21日 優(yōu)先權(quán)日:2014年1月21日
【發(fā)明者】張文奇, 薛海韻 申請人:華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司