一種傳感器非敏感區(qū)域保護(hù)薄膜的制備方法
【專利摘要】本發(fā)明公開(kāi)了一種傳感器非敏感區(qū)域保護(hù)薄膜的制備方法，包括以下步驟，提供一設(shè)有硅納米線的硅片；在所述硅片上依次生長(zhǎng)具有第一厚度的第一Si3N4薄膜、SiO2薄膜以及具有第二厚度的第二Si3N4薄膜；所述第二厚度大于第一厚度；進(jìn)行光刻工藝，將所述第二Si3N4薄膜圖形化，形成窗口，沿所述窗口刻蝕暴露的所述硅納米線上方的第二Si3N4薄膜區(qū)域至暴露出該第二Si3N4薄膜區(qū)域下方的SiO2薄膜；繼續(xù)刻蝕；去除所述其余第二Si3N4薄膜區(qū)域覆蓋的光刻膠；接著置于濃磷酸中，腐蝕掉硅納米線上方的第一Si3N4薄膜，暴露出所述硅納米線。該方法確保了傳感器可以在液體環(huán)境中進(jìn)行檢測(cè)；硅納米線不會(huì)受到損傷，而在后續(xù)敏感膜修飾時(shí)，生物基團(tuán)也可以有選擇性地吸附在敏感區(qū)域。
【專利說(shuō)明】一種傳感器非敏感區(qū)域保護(hù)薄膜的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種制備硅納米線生物傳感器非敏感區(qū)域保護(hù)薄膜的方法，屬于半導(dǎo)體【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]納米材料由于其尺寸小、具有大量的表面/界面，對(duì)環(huán)境變化極為敏感，在傳感器方面有廣泛的應(yīng)用前景。硅納米線由于具有穩(wěn)定、可重復(fù)的電學(xué)特性，其電導(dǎo)率易被調(diào)制，且表面容易進(jìn)行生物修飾，因此硅納米線傳感器成為新一代生物傳感器的重要代表。
[0003]利用硅的各向異性腐蝕原理，結(jié)合MEMS制造工藝，采用自上而下的加工方法，低成本、大批量、精確定位地實(shí)現(xiàn)了高純度、高均一性、高精度的硅納米線制造。在此基礎(chǔ)上，以制造的硅納米線為導(dǎo)電溝道，設(shè)計(jì)并制造了硅納米線場(chǎng)效應(yīng)管(SiNW-FET)。該場(chǎng)效應(yīng)管具有良好的電學(xué)性能，在此基礎(chǔ)上制造而成的硅納米線生物傳感器具有超高的檢測(cè)靈敏度。然而，該傳感器在液體環(huán)境中進(jìn)行修飾和檢測(cè)時(shí)，容易出現(xiàn)FET器件漏電、短路等故障，因此，需要設(shè)計(jì)并制備一種基于這一結(jié)構(gòu)的絕緣層保護(hù)薄膜，對(duì)器件非敏感區(qū)域的電極、弓丨線進(jìn)行覆蓋保護(hù)，確保器件在液體環(huán)境中能夠正常工作。

【發(fā)明內(nèi)容】

[0004]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種傳感器非敏感區(qū)域保護(hù)薄膜的制備方法，用于解決現(xiàn)有的傳感器在液體環(huán)境中進(jìn)行修飾和檢測(cè)時(shí)，出現(xiàn)FET器件漏電、短路等故障的問(wèn)題。
[0005]為了解決上述技術(shù)問(wèn)題，本發(fā)明采用如下技術(shù)方案，一種傳感器非敏感區(qū)域保護(hù)薄膜的制備方法，該制備方法包括以下步驟，
[0006]I)提供一設(shè)有硅納米線的硅片；
[0007]2)在所述娃片上生長(zhǎng)具有第一厚度的第一 Si3N4薄膜；
[0008]3)在所述第一 Si3N4薄膜上生長(zhǎng)SiO2薄膜；
[0009]4)在所述SiO2薄膜上生長(zhǎng)具有第二厚度的第二 Si3N4薄膜；所述第二厚度大于第
一厚度；
[0010]5)進(jìn)行光刻工藝，將所述第二 Si3N4薄膜圖形化，形成窗口，使得所述硅納米線上方的第二 Si3N4薄膜區(qū)域暴露出來(lái)；其余第二 Si3N4薄膜區(qū)域覆蓋光刻膠；
[0011]6)沿所述窗口刻蝕暴露的所述硅納米線上方的第二 Si3N4薄膜區(qū)域至暴露出該第二 Si3N4薄膜區(qū)域下方的SiO2薄膜；
[0012]7)繼續(xù)刻蝕所述娃納米線上方的SiO2薄膜；
[0013]8)去除所述其余第二 Si3N4薄膜區(qū)域覆蓋的光刻膠；
[0014]9)將步驟8)獲得的結(jié)構(gòu)置于濃磷酸中，腐蝕掉硅納米線上方的第一 Si3N4薄膜，暴露出所述娃納米線。
[0015]優(yōu)選地，所述步驟6)中的刻蝕為干法刻蝕，所述步驟7)中的刻蝕為濕法刻蝕。[0016]優(yōu)選地，所述第一厚度為90-110nm。
[0017]優(yōu)選地，所述第二厚度為630_770nm。
[0018]優(yōu)選地，所述步驟3)中生長(zhǎng)的SiO2薄膜厚度為180_220nm。
[0019]優(yōu)選地，所述步驟7)中繼續(xù)刻蝕所述硅納米線上方的SiO2薄膜的具體步驟為:將硅片置于35°C BOE溶液中腐蝕60秒，去除所述硅納米線上方的SiO2薄膜。
[0020]本發(fā)明提出一種利用MEMS工藝制備硅納米線生物傳感器非敏感區(qū)域保護(hù)薄膜的方法。本方法設(shè)計(jì)精巧，工藝簡(jiǎn)單，為硅納米線生物傳感器的應(yīng)用奠定了基礎(chǔ)。
【專利附圖】

【附圖說(shuō)明】 [0021]圖1至圖8顯示為本發(fā)明工藝流程示意圖。
[0022]其中，圖1顯示是設(shè)有硅納米線FET的硅片結(jié)構(gòu)示意圖。
[0023]圖2顯示為在硅片上生長(zhǎng)具有第一厚度的第一 Si3N4薄膜的結(jié)構(gòu)示意圖。
[0024]圖3顯示為在所述第一 Si3N4薄膜上生長(zhǎng)SiO2薄膜的結(jié)構(gòu)示意圖。
[0025]圖4顯示為在所述SiO2薄膜上生長(zhǎng)具有第二厚度的第二 Si3N4薄膜的結(jié)構(gòu)示意圖。
[0026]圖5顯示為在所述第二 Si3N4薄膜上旋涂光刻膠并圖形化，形成窗口的結(jié)構(gòu)示意圖。
[0027]圖6顯示為沿所述窗口刻蝕第二 Si3N4薄膜直至SiO2薄膜內(nèi)的結(jié)構(gòu)示意圖。
[0028]圖7顯示為繼續(xù)刻蝕直至刻蝕完SiO2薄膜的結(jié)構(gòu)示意圖。
[0029]圖8顯示為繼續(xù)刻蝕直至暴露出所述硅納米線的結(jié)構(gòu)示意圖。
[0030]圖9顯示為本發(fā)明器件在制備保護(hù)薄膜后的顯微鏡圖片。
[0031]元件標(biāo)號(hào)說(shuō)明
[0032]襯底10
[0033]埋層氧化層 11
[0034]硅納米線12
[0035]第一Si3N4 薄膜 13
[0036]SiO2 薄膜14
[0037]第二Si3N4 薄膜 15
[0038]第一窗口16
[0039]第二窗口17
[0040]圖形化光刻膠 18
【具體實(shí)施方式】
[0041]以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說(shuō)明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0042]請(qǐng)參閱附圖所示。需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0043]具體的，請(qǐng)參閱附圖1至8所示，提供一種傳感器非敏感區(qū)域保護(hù)薄膜的制備方法,該制備方法主要是在布滿娃納米線FET (場(chǎng)效應(yīng)晶體管,Field Effect Transistor)的4寸硅片上制備硅納米線生物傳感器非敏感區(qū)域保護(hù)薄膜。按照本領(lǐng)域的常規(guī)定義，將設(shè)有硅納米線的區(qū)域定義為敏感區(qū)域，無(wú)硅納米線的區(qū)域定義為非敏感區(qū)域。
[0044]本發(fā)明一種傳感器非敏感區(qū)域保護(hù)薄膜的制備方法包括以下步驟:[0045]請(qǐng)參閱圖1所示的設(shè)有娃納米線FET的娃片結(jié)構(gòu)示意圖。提供一設(shè)有娃納米線12的硅片；該硅片為布滿硅納米線FET的4寸硅片。其包括襯底10以及位于該襯底10上的埋氧層11。目前常用的硅納米線的制備方法主要有兩種，一種是化學(xué)氣相沉積、物理氣相沉積，激光燒蝕法以及固液等生長(zhǎng)方法，在催化劑的輔助下，在大面積的襯底上隨機(jī)地生長(zhǎng)納米線；按此方法制備的納米線再利用各種方法將其搭在電極上，制作各種納米器件。另一種方法是使用電子束或者聚焦離子束直寫。本實(shí)施例中，優(yōu)選為利用硅的各向異性腐蝕在介質(zhì)層上硅材料上加工硅納米線，所得的硅納米線截面為等腰三角形，三角形底上的高等于介質(zhì)層上硅材料厚度，控制硅材料厚度，就可以得到截面尺度為10-50nm的硅納米線；還可以通過(guò)氧化進(jìn)一步減細(xì)以及還可以對(duì)材料進(jìn)行摻雜，以制作不同導(dǎo)電類型的硅納米線。由于硅納米線的制備為本領(lǐng)域的公知常識(shí)，在此不再贅述。
[0046]將上述設(shè)有娃納米線的娃片放入PECVD ( (Plasma Enhanced Chemical VaporDeposition，等離子體增強(qiáng)化學(xué)氣相沉積)設(shè)備中，生長(zhǎng)一層具有第一厚度的第一 Si3N4薄膜13，所述第一 Si3N4薄膜13覆蓋所述硅納米線12。本實(shí)施例中，該第一厚度大概為90-1 IOnm0請(qǐng)參閱圖2所示的在硅片上生長(zhǎng)具有第一厚度的第一 Si3N4薄膜的結(jié)構(gòu)示意圖。
[0047]繼續(xù)參閱圖3所示的在所述第一 Si3N4薄膜上生長(zhǎng)SiO2薄膜的結(jié)構(gòu)示意圖，在所述第一 Si3N4薄膜13上繼續(xù)生長(zhǎng)一層SiO2薄膜14，所述SiO2薄膜14的厚度約為180_220nm之間。
[0048]繼續(xù)參閱圖4所示的在所述SiO2薄膜上生長(zhǎng)具有第二厚度的第二 Si3N4薄膜的結(jié)構(gòu)示意圖，在所述SiO2薄膜14上繼續(xù)生長(zhǎng)具有第二厚度的第二 Si3N4薄膜15，所述第二Si3N4薄膜15的厚度比第一 Si3N4薄膜13的厚度要厚，該第二厚度大致為630-770nm之間。
[0049]請(qǐng)參閱附圖5所示的在所述第二 Si3N4薄膜上旋涂光刻膠并圖形化，形成窗口的結(jié)構(gòu)示意圖。具體的，進(jìn)行光刻工藝，在所述第二 Si3N4薄膜上旋涂光刻膠并圖形化，形成窗口 16，使得所述硅納米線上方區(qū)域(即將傳感器的敏感區(qū)域圖形化，使非敏感區(qū)域被光刻膠覆蓋而敏感區(qū)域暴露出來(lái))的第二 Si3N4薄膜區(qū)域暴露出來(lái)；其余第二 Si3N4薄膜區(qū)域覆蓋光刻膠。
[0050]請(qǐng)參閱圖6所示的沿所述窗口刻蝕第二 Si3N4薄膜直至SiO2薄膜內(nèi)的結(jié)構(gòu)示意圖。繼續(xù)沿所述窗口刻蝕暴露的、位于所述硅納米線上方的第二 Si3N4薄膜區(qū)域(即敏感區(qū)域)至暴露出該第二 Si3N4薄膜區(qū)域下方的SiO2薄膜；也可以過(guò)刻蝕,刻蝕掉部分SiO2薄膜。本實(shí)施例中，具體做法是將圖形化的硅片置于RIE設(shè)備中，用刻蝕工藝沿窗口 16去除第二 Si3N4薄膜，厚度為大于或者等于700nm (允許4寸硅片上誤差范圍700nm~900nm)。
[0051]繼續(xù)參照?qǐng)D7所述的繼續(xù)刻蝕直至刻蝕完SiO2薄膜的結(jié)構(gòu)示意圖。具體的，將上述步驟后獲得的娃片置于35? BOE溶液(buffered oxide etching,氧化娃緩沖腐蝕液)中腐蝕Imin左右，去除窗口中間一層厚度大致為180-220nm的SiO2薄膜；或者也可以選擇常溫下的BOE腐蝕槽，那么腐蝕速率會(huì)降低1/3，也就是說(shuō)要達(dá)到相同或相近的效果的話，腐蝕時(shí)間要延長(zhǎng)到3倍左右，大概需要3min左右。
[0052]請(qǐng)參照?qǐng)D8所示的繼續(xù)刻蝕直至暴露出所述硅納米線的結(jié)構(gòu)示意圖。首先將硅片上的光刻膠去除(即非敏感區(qū)域，部分第二 Si3N4薄膜區(qū)域的光刻膠)；然后將該硅片置于濃磷酸(濃度為98%)溶液中，以非敏感區(qū)域頂層700nm Si3N4薄膜(即第二厚度的第二 Si3N4薄膜)為掩膜，腐蝕掉敏感區(qū)域剩余的厚度大概為IOOnm的第一 Si3N4薄膜，將敏感區(qū)域的硅納米線完全暴露出來(lái)。
[0053]本發(fā)明一種硅納米線生物傳感器非敏感區(qū)域保護(hù)薄膜的制備方法是采用化學(xué)氣相沉淀、干法刻蝕、濕法腐蝕等MEMS工藝制備的。具體包括如下步驟:將硅納米線場(chǎng)效應(yīng)管(SiNW-FET)器件放入等離子體增強(qiáng)化學(xué)氣相沉淀(PECVD)設(shè)備中，依次生長(zhǎng)一層氮化娃(Si3N4)薄膜、一層氧化娃(SiO2)薄膜和一層氮化娃(Si3N4)薄膜；進(jìn)行光刻工藝,將傳感器的敏感區(qū)域圖形化，使非敏感區(qū)域被光刻膠覆蓋而敏感區(qū)域裸露；進(jìn)行敏感區(qū)域的開(kāi)孔工藝，依次使用反應(yīng)離子刻蝕工藝(RIE)刻蝕掉敏感區(qū)域最上層的氮化硅薄膜，使用BOE(buffered oxide etching)工藝腐蝕掉中間一層的氧化娃薄膜,使用濃磷酸溶液腐蝕掉剩下的氮化硅薄膜；最終使FET的非敏感區(qū)域結(jié)構(gòu)被薄膜覆蓋，而敏感區(qū)域的硅納米線完全裸露，用于后續(xù)的生物檢測(cè)。這一制備硅納米線傳感器非敏感區(qū)域保護(hù)薄膜的方法，確保了傳感器可以在液體環(huán)境中進(jìn)行檢測(cè)；在這一薄膜制備方法中，硅納米線不會(huì)受到損傷，而在后續(xù)敏感膜修飾時(shí)，生物基團(tuán)也可以有選擇性地吸附在敏感區(qū)域。
[0054]本發(fā)明的有益效果如下:
[0055]1、本發(fā)明可以簡(jiǎn)單高效的制備硅納米線傳感器非敏感區(qū)域的保護(hù)薄膜，薄膜可以有效地保護(hù)傳感器的電極、引線區(qū)域，防止在液體環(huán)境檢測(cè)時(shí)，器件出現(xiàn)漏電、短路等故障。
[0056]2、本發(fā)明采用濃磷酸(濃度為98%)濕法腐蝕工藝去除硅納米線上方的Si3N4薄膜，該工藝對(duì)Si和SiO2腐蝕極少，可以有效地保護(hù)硅納米線以及硅納米線下方的氧化硅支撐結(jié)構(gòu)在工藝過(guò)程中不受損傷。
[0057]3、本發(fā)明采用SiO2薄膜作為兩層Si3N4薄膜中間的緩沖層，通過(guò)BOE溶液對(duì)Si3N4和SiO2的選擇性腐蝕，有效地消除了 RIE工藝對(duì)4寸硅片刻蝕不均勻所帶來(lái)的影響，使得器件在進(jìn)行最后一步濃磷酸腐蝕時(shí)，各腐蝕窗口所剩的Si3N4薄膜厚度一致，從而可以更好地控制腐蝕時(shí)間，減少器件損傷。
[0058]4、本發(fā)明采用Si3N4薄膜作為非敏感區(qū)域的表面材料，與包裹硅納米線的SiO2材料區(qū)分，以確保器件在修飾時(shí)，生物基團(tuán)可以有選擇性地吸附在敏感區(qū)域；進(jìn)而避免傳感器在檢測(cè)時(shí)，待檢測(cè)分子被占器件主要面積的非敏感區(qū)域吸附，使傳感器失效。
[0059]綜上所述，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0060]上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種傳感器非敏感區(qū)域保護(hù)薄膜的制備方法，其特征在于:該制備方法包括以下步驟， 1)提供一設(shè)有娃納米線的娃片； 2)在所述硅片上生長(zhǎng)具有第一厚度的第一Si3N4薄膜； 3)在所述第一Si3N4薄膜上生長(zhǎng)SiO2薄膜； 4)在所述SiO2薄膜上生長(zhǎng)具有第二厚度的第二Si3N4薄膜；所述第二厚度大于第一厚度； 5)進(jìn)行光刻工藝，將所述第二Si3N4薄膜圖形化，形成窗口，使得所述硅納米線上方的第二 Si3N4薄膜區(qū)域暴露出來(lái)；其余第二 Si3N4薄膜區(qū)域覆蓋光刻膠； 6)沿所述窗口刻蝕暴露的所述硅納米線上方的第二Si3N4薄膜區(qū)域至暴露出該第二Si3N4薄膜區(qū)域下方的SiO2薄膜； 7)繼續(xù)刻蝕所述娃納米線上方的SiO2薄膜； 8)去除所述其余第二Si3N4薄膜區(qū)域覆蓋的光刻膠； 9)將步驟8)獲得的結(jié)構(gòu)置于濃磷酸中，腐蝕掉硅納米線上方的第一Si3N4薄膜，暴露出所述娃納米線。
2.根據(jù)權(quán)利要求1所述的傳感器非敏感區(qū)域保護(hù)薄膜的制備方法，其特征在于，所述步驟6)中的刻蝕為干法刻蝕，所述步驟7)中的刻蝕為濕法刻蝕。
3.根據(jù)權(quán)利要求1所述的傳感器非敏感區(qū)域保護(hù)薄膜的制備方法，其特征在于，所述第一厚度為90_110nm。
4.根據(jù)權(quán)利要求1所述的傳感器非敏感區(qū)域保護(hù)薄膜的制備方法，其特征在于，所述第二厚度為630-770nm。
5.根據(jù)權(quán)利要求1所述的傳感器非敏感區(qū)域保護(hù)薄膜的制備方法，其特征在于，所述步驟3)中生長(zhǎng)的SiO2薄膜厚度為180-220nm。
6.根據(jù)權(quán)利要求1所述的傳感器非敏感區(qū)域保護(hù)薄膜的制備方法，其特征在于，所述步驟7)中繼續(xù)刻蝕所述硅納米線上方的SiO2薄膜的具體步驟為:將硅片置于35°C BOE溶液中腐蝕60秒，去除所述硅納米線上方的SiO2薄膜。
7.根據(jù)權(quán)利要求3所述的傳感器非敏感區(qū)域保護(hù)薄膜的制備方法，其特征在于，所述步驟3)中生長(zhǎng)的SiO2薄膜厚度為具有第二厚度的第二 Si3N4薄膜20%?40%。
【文檔編號(hào)】B81C1/00GK103626120SQ201310705757
【公開(kāi)日】2014年3月12日 申請(qǐng)日期:2013年12月19日 優(yōu)先權(quán)日:2013年12月19日
【發(fā)明者】戴鵬飛, 李鐵, 高安然, 魯娜, 王躍林 申請(qǐng)人:中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所