用于集成MEMS-CMOS裝置的方法和結(jié)構(gòu)相關(guān)申請(qǐng)的交叉引用本發(fā)明要求以下專(zhuān)利申請(qǐng)的優(yōu)先權(quán)，并通過(guò)引用將這些專(zhuān)利申請(qǐng)全部?jī)?nèi)容并入本文：2012年3月9日提交的第61/609,248號(hào)美國(guó)臨時(shí)申請(qǐng)、2012年12月21日提交的第61/745,496號(hào)美國(guó)臨時(shí)申請(qǐng)、以及2013年3月7日提交的第13/788,503號(hào)美國(guó)專(zhuān)利申請(qǐng)。技術(shù)領(lǐng)域本發(fā)明涉及MEMS(微電子機(jī)械系統(tǒng))。更具體地，本發(fā)明的實(shí)施方式提供了一種用于改善包括內(nèi)部傳感器等的集成MEMS裝置的方法和結(jié)構(gòu)。僅通過(guò)舉例的方式，MEMS裝置可包括至少一個(gè)加速計(jì)、陀螺儀、磁傳感器、壓力傳感器、麥克風(fēng)、濕度傳感器、溫度傳感器、化學(xué)傳感器、生物傳感器、慣性傳感器等。但是可認(rèn)識(shí)到，本發(fā)明具有更寬的應(yīng)用范圍。

背景技術(shù)：
集成微電子學(xué)的研究和開(kāi)發(fā)已經(jīng)在CMOS和MEMS方面產(chǎn)生了令人驚訝的進(jìn)步。CMOS技術(shù)已經(jīng)成為了用于集成電路(IC)的主要制造技術(shù)。然而，MEMS繼續(xù)依靠傳統(tǒng)制造技術(shù)。對(duì)于非專(zhuān)業(yè)人員來(lái)說(shuō)，微電子IC是集成裝置的提供決策能力的“大腦”，而MEMS是提供感測(cè)和控制環(huán)境的能力的“眼”和“臂”。這些技術(shù)的廣泛應(yīng)用的某些示例是射頻(RF)天線(xiàn)系統(tǒng)中的開(kāi)關(guān)，諸如位于加尼佛尼亞庫(kù)比蒂諾的蘋(píng)果公司的iphone裝置中的開(kāi)關(guān)和位于加拿大安大略省滑鐵盧的RIM公司的黑莓手機(jī)中的開(kāi)關(guān)，以及配備傳感器的游戲裝置中的加速計(jì)，諸如由日本任天堂公司制造的Wii控制器。雖然這些技術(shù)不總是可輕易辨認(rèn)的，但這些技術(shù)在現(xiàn)實(shí)生活中將越來(lái)越流行。除了消費(fèi)者電子產(chǎn)品之外，IC和MEMS的使用在模塊化測(cè)量裝置(諸如加速計(jì)、陀螺儀、致動(dòng)器和傳感器方面)具有無(wú)限應(yīng)用。在傳統(tǒng)車(chē)輛中，加速計(jì)和陀螺儀被分別用于配置安全氣囊和觸發(fā)動(dòng)態(tài)穩(wěn)定性控制功能。MEMS陀螺儀還能夠用于視頻和靜態(tài)相機(jī)中的圖像穩(wěn)定系統(tǒng)，和飛機(jī)和魚(yú)雷中的自動(dòng)轉(zhuǎn)向系統(tǒng)。生物MEMS(Bio-MEMS)實(shí)施用于芯片實(shí)驗(yàn)室(Lab-On-Chip)應(yīng)用的生物傳感器和化學(xué)傳感器，芯片實(shí)驗(yàn)室(Lab-On-Chip)應(yīng)用在僅單個(gè)毫米尺寸的芯片上集成了一個(gè)或多個(gè)實(shí)驗(yàn)室功能。其他應(yīng)用包括互聯(lián)網(wǎng)和電話(huà)網(wǎng)絡(luò)、安全和金融應(yīng)用、以及衛(wèi)生保健和醫(yī)療系統(tǒng)。如上所述，IC和MEMS可用于事實(shí)上從事各種類(lèi)型的環(huán)境互動(dòng)。雖然獲得高度成功，但I(xiàn)C，尤其是MEMS依然具有局限性。與IC開(kāi)發(fā)相似，MEMS開(kāi)發(fā)關(guān)注于增加性能、減小尺寸、以及降低成本，因此具有挑戰(zhàn)性。此外，MEMS常常需要越來(lái)越復(fù)雜的微系統(tǒng)，這些微系統(tǒng)需要更大計(jì)算能力。不幸地，這些應(yīng)用通常不存在。傳統(tǒng)MEMS和IC的這些限制和其他限制在本說(shuō)明書(shū)中進(jìn)一步描述并將在下文更加具體地描述。如上所述，十分需要用于改善集成電路裝置和MEMS的操作的技術(shù)。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明涉及MEMS(微電子機(jī)械系統(tǒng))。更具體地，本發(fā)明的實(shí)施方式提供了一種用于改善包括內(nèi)部傳感器等的集成MEMS裝置的方法和結(jié)構(gòu)。僅通過(guò)舉例的方式，MEMS裝置可包括至少一個(gè)加速計(jì)、陀螺儀、磁傳感器、壓力傳感器、麥克風(fēng)、濕度傳感器、溫度傳感器、化學(xué)傳感器、生物傳感器、慣性傳感器等。但是可認(rèn)識(shí)到，本發(fā)明具有更寬的應(yīng)用范圍。本發(fā)明包括用于集成MEMS-COMS裝置的方法和結(jié)構(gòu)。該結(jié)構(gòu)可包括3軸慣性傳感裝置。在各種實(shí)施方式中，3軸慣性傳感裝置包括單質(zhì)量塊和雙質(zhì)量塊配置。虛設(shè)區(qū)域和對(duì)稱(chēng)電極可用于由非對(duì)稱(chēng)基板應(yīng)力導(dǎo)致的減小差別化偏差。金屬結(jié)構(gòu)、通道結(jié)構(gòu)(viastructure)和接地結(jié)構(gòu)可用于減小蝕刻處理期間的等離子體破壞的風(fēng)險(xiǎn)。停止結(jié)構(gòu)和交錯(cuò)蛇形彈簧可用于減小MEMS部件的靜摩擦力。接合的彈簧結(jié)構(gòu)可包括U形構(gòu)件以減小彈簧旋轉(zhuǎn)。形成所述特征的這種制造方法可減小變形、以及裝置在諸如MEMS蝕刻、蓋子焊接等處理期間失敗的風(fēng)險(xiǎn)。在實(shí)施方式中，本方法使用微制造處理，該微制造處理通過(guò)在CMOS的頂部焊接機(jī)械結(jié)構(gòu)晶片且使用諸如深反應(yīng)離子蝕刻(DRIE)的等離子體蝕刻處理來(lái)蝕刻機(jī)械層，在傳統(tǒng)CMOS結(jié)構(gòu)的頂部實(shí)現(xiàn)移動(dòng)機(jī)械結(jié)構(gòu)(MEMS)。在蝕刻機(jī)械層的過(guò)程中，直接連接到機(jī)械層的CMOS裝置暴露于等離子體。這有時(shí)導(dǎo)致對(duì)CMOS電路的永久損壞，且稱(chēng)為等離子體誘發(fā)損壞(PID)。本發(fā)明的目的是防止或降低該P(yáng)ID且通過(guò)接地并為CMOS電路提供替代路徑來(lái)保護(hù)底層CMOS電路，直到MEMS層完全被蝕刻。在實(shí)施方式中，本發(fā)明提供了制造集成MEMS-COMS裝置的方法。該方法可包括提供具有表面區(qū)域的基板、覆蓋表面區(qū)域而形成具有至少一個(gè)的CMOS電極的CMOSIC層、覆蓋CMOSIC層而形成機(jī)械結(jié)構(gòu)層、從機(jī)械結(jié)構(gòu)層的第一部分覆蓋CMOSIC層而形成一個(gè)或多個(gè)MEMS裝置、形成耦合到至少一個(gè)CMOS電極的保護(hù)結(jié)構(gòu)，以及從機(jī)械結(jié)構(gòu)層的第二部分覆蓋CMOSIC層而形成耦合到保護(hù)結(jié)構(gòu)的一個(gè)或多個(gè)MEMS裝置。保護(hù)結(jié)構(gòu)可包括一個(gè)或多個(gè)接地柱、跳線(xiàn)以及ESD二極管。所得的集成MEMS-CMOS裝置包括具有覆蓋(覆蓋基板的)CMOSIC層的MEMS層的集成裝置，其中保護(hù)結(jié)構(gòu)集成在MEMS層中，且耦合到MEMS層和CMOSIC層二者。通過(guò)本發(fā)明的實(shí)施方式獲得超過(guò)傳統(tǒng)技術(shù)的許多好處。例如，本技術(shù)的實(shí)施方式提供對(duì)單個(gè)晶片上的集成MEMS和CMOS電路的處理的易用性。在某些實(shí)施方式中，該方法提供保護(hù)暴露的CMOSIC免受PID的制造處理。此外，該方法還提供處理和系統(tǒng)與傳統(tǒng)半導(dǎo)體相配的處理和系統(tǒng)以及不對(duì)傳統(tǒng)設(shè)備和處理進(jìn)行本質(zhì)修改的MEMS處理技術(shù)。根據(jù)該實(shí)施方式，可實(shí)現(xiàn)這些好處中的一個(gè)或多個(gè)。這些好處和其他好處將在本說(shuō)明書(shū)中尤其在下文中更加詳細(xì)地描述。參照詳細(xì)描述和下面的附圖，可完全理解本發(fā)明的各種附加特征和優(yōu)點(diǎn)。附圖說(shuō)明圖1A是集成電路芯片的俯視圖的簡(jiǎn)化示圖，該集成電路芯片包括非對(duì)稱(chēng)平面中的非對(duì)稱(chēng)裝置；圖1B是根據(jù)本發(fā)明的實(shí)施方式的集成電路芯片的俯視圖的簡(jiǎn)化示圖，該集成電路芯片包括包含虛設(shè)設(shè)計(jì)的對(duì)稱(chēng)平面中的非對(duì)稱(chēng)裝置；圖2A是示出根據(jù)本發(fā)明的實(shí)施方式的平行傳感電極的布置的俯視圖的簡(jiǎn)化示圖；圖2B是示出根據(jù)本發(fā)明的實(shí)施方式的分離平行傳感電極的俯視圖的簡(jiǎn)化示圖；圖3A是示出根據(jù)本發(fā)明的實(shí)施方式的具有浮動(dòng)虛設(shè)填充物的平行傳感電極的俯視圖的簡(jiǎn)化示圖；圖3B是示出根據(jù)本發(fā)明的實(shí)施方式的具有非浮動(dòng)虛設(shè)填充物(floatingdummyfill)的平行傳感電極的俯視圖的簡(jiǎn)化示圖；圖4A是示出根據(jù)本發(fā)明的實(shí)施方式的晶片級(jí)封裝(WLP)的截面圖的簡(jiǎn)化示圖；圖4B是示出根據(jù)本發(fā)明的實(shí)施方式的包括金屬應(yīng)力緩沖器的WLP的截面圖的簡(jiǎn)化示圖；圖5A是根據(jù)本發(fā)明的實(shí)施方式的WLP單屏蔽方案的截面圖的簡(jiǎn)化示圖；圖5B是根據(jù)本發(fā)明的實(shí)施方式的WLP雙屏蔽方案示圖的簡(jiǎn)化示圖；圖6A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖；圖6B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖；圖7A是示出現(xiàn)有集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖；圖7B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖；圖8A是示出用于根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的路由方案的截面圖的簡(jiǎn)化示圖；圖8B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的金屬間路由方案的截面圖的簡(jiǎn)化示圖；圖9A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖；圖9B是示出根據(jù)本發(fā)明的實(shí)施方式的包括ESD結(jié)構(gòu)的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖；圖10A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖10B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖10C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖11A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖和側(cè)視圖的簡(jiǎn)化示圖；圖11B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖；圖11C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖和側(cè)視圖的簡(jiǎn)化示圖；圖11D是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖；圖12A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖；圖12B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖；圖13A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖；圖13B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖；圖14A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖14B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖；圖14C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖14D是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖；圖15A是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖；圖15B是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖；圖16A是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖；圖16B是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖。圖17A是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖；圖17B是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖；圖18A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖18B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖；圖18C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖18D是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖；圖19A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖19B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖；圖19C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖19D是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖；圖20A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖20B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖21A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖21B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖；圖21C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖21D是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖；圖22A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖22B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖23A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖23B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖；圖24示出了根據(jù)本發(fā)明的實(shí)施方式的受保護(hù)集成MEMS-CMOS裝置的簡(jiǎn)化框圖；圖25示出了用于形成根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-COMS裝置中的保護(hù)結(jié)構(gòu)的方法步驟的簡(jiǎn)化框圖；圖26示出了用于形成根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-COMS裝置中的保護(hù)結(jié)構(gòu)的方法步驟的簡(jiǎn)化框圖；圖27示出了用于制造根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-COMS裝置的方法的簡(jiǎn)化流程圖。具體實(shí)施方式本發(fā)明涉及MEMS(微電子機(jī)械系統(tǒng))。更具體地，本發(fā)明的實(shí)施方式提供了一種用于改善包括內(nèi)部傳感器等的集成MEMS裝置的方法和結(jié)構(gòu)。僅通過(guò)舉例的方式，MEMS裝置可包括至少一個(gè)加速計(jì)、陀螺儀、磁傳感器、壓力傳感器、麥克風(fēng)、濕度傳感器、溫度傳感器、化學(xué)傳感器、生物傳感器、慣性傳感器等。但是可認(rèn)識(shí)到，本發(fā)明具有更寬的應(yīng)用范圍。圖1A是示出包括非對(duì)稱(chēng)平面中的非對(duì)稱(chēng)裝置的集成電路芯片的俯視圖的簡(jiǎn)化示圖。這里，兩種配置100、110被示出為具有非對(duì)稱(chēng)裝置102、112，非對(duì)稱(chēng)裝置102、112具有上覆蓋基板構(gòu)件101、111的兩個(gè)錨點(diǎn)103、113。頂部配置100具有被配置在基板101的左上部的錨103，底部配置110具有被配置在基板111的中部左側(cè)的錨113。在這兩種配置中，錨在基板的左半部接觸基板，這能夠?qū)е聭?yīng)力、重量等的不均勻分布。這種不均勻分布能夠?qū)е滦阅茏兓?，從而?dǎo)致錯(cuò)誤、劣化等。所產(chǎn)生的問(wèn)題的一個(gè)示例涉及作為差別化傳感器裝置的非對(duì)稱(chēng)裝置，諸如差別化集成MEMS-COMS慣性裝置。在操作期間，內(nèi)部裝置可相對(duì)于基板跨越具有一個(gè)或多個(gè)錨的錨點(diǎn)振蕩。慣性裝置的性能能夠取決于裝置在基板芯片上的耦合和芯片的總載荷分布。例如，當(dāng)基板的一側(cè)耦合至錨而另一側(cè)未耦合至錨時(shí)，裝置的振蕩運(yùn)動(dòng)可能由于應(yīng)力的不平均分布而變得不平衡。這種不平衡的操作可能導(dǎo)致慣性傳感器的可靠性和精度的降低。其他類(lèi)型的MEMS-COMS裝置也可能遇到類(lèi)似問(wèn)題。圖1B是示出根據(jù)本發(fā)明的實(shí)施方式的包括了包含有虛設(shè)設(shè)計(jì)的對(duì)稱(chēng)平面中的非對(duì)稱(chēng)裝置的集成電路芯片的俯視圖的簡(jiǎn)化示圖。這里，兩種實(shí)施方式120、130被示出為具有非對(duì)稱(chēng)裝置122、123，非對(duì)稱(chēng)裝置122、123沿著基板121、131的中心具有錨123、133。為了使整個(gè)芯片平衡，虛設(shè)區(qū)域124、134被設(shè)置為與非對(duì)稱(chēng)裝置122、123相鄰?？梢孕Ｕ亓糠植家宰兊闷胶?，并使錨區(qū)域位于中心。這能夠改善整個(gè)芯片的平衡性，并且能夠增加傳感器的性能和可靠性。圖2A是示出根據(jù)本發(fā)明的實(shí)施方式的平行傳感電極201的布置200的俯視圖的簡(jiǎn)化示圖。該傳統(tǒng)布置200的限制是大串音電容Cct。注意這里并且在接下來(lái)的附圖中，Cct表示串音電容。Cdm表示虛設(shè)電容。Cs+表示+感測(cè)電極的電容，且Cs-表示-感測(cè)電極的電容。圖2B是示出根據(jù)本發(fā)明的實(shí)施方式的分離平行傳感電極211的俯視圖的簡(jiǎn)化示圖。該布置210具有小串音電容Cct的優(yōu)點(diǎn)，但是會(huì)受到差別化蝕刻偏差的影響。形成分離平行傳感電極211可導(dǎo)致不規(guī)則性，不規(guī)則性由按照變化的距離執(zhí)行受控蝕刻處理的困難導(dǎo)致。圖3A是示出具根據(jù)本發(fā)明的實(shí)施方式的具有浮動(dòng)虛設(shè)填充物302的平行傳感電極301的俯視圖的簡(jiǎn)化示圖。該布置300的優(yōu)點(diǎn)包括對(duì)于兩個(gè)電極來(lái)說(shuō)，小串音電容以及相同的蝕刻偏差。圖3B是示出具根據(jù)本發(fā)明的實(shí)施方式的具有非浮動(dòng)虛設(shè)填充物312的平行傳感電極311的俯視圖的簡(jiǎn)化示圖。該布置的優(yōu)點(diǎn)包括降低關(guān)鍵串音電容且提高非關(guān)鍵虛設(shè)電容Cdm，保持了相同的蝕刻偏差。圖4A是示出具根據(jù)本發(fā)明的實(shí)施方式的晶片級(jí)封裝(WLP)400的截面圖的簡(jiǎn)化示圖。WLP包括蓋子，該蓋子耦合到金屬觸點(diǎn)401并且包裹住上覆蓋通過(guò)氧化物層分離的IC基板的MEMS裝置。該布置的缺點(diǎn)是應(yīng)力誘發(fā)的氧化物破裂或IMD破裂的勢(shì)能(potential)，可能導(dǎo)致電路損壞。來(lái)自耦合蓋子的能量和力可導(dǎo)致足夠的壓力，以使氧化物層破裂，且導(dǎo)致下面的電路損壞。圖4B是示出具根據(jù)本發(fā)明的實(shí)施方式的包括金屬應(yīng)力緩沖器411的WLP410(類(lèi)似圖4A的WLP)的截面圖的簡(jiǎn)化示圖。這里，金屬應(yīng)力緩沖器411設(shè)置在蓋子的接觸區(qū)下方。這種布置具有減小應(yīng)力誘發(fā)的氧化物破裂和電路損壞的風(fēng)險(xiǎn)。圖5A是根據(jù)本發(fā)明的實(shí)施方式的具有單屏蔽方案501的WLP500的截面圖的簡(jiǎn)化示圖。該布置在MEMSPM上具有不期望的Vpm-Vcm靜電力。圖5B是根據(jù)本發(fā)明的實(shí)施方式的具有雙屏蔽方案511的WLP510的截面圖的簡(jiǎn)化示圖。該方案降低了在MEMSPM上的Vpm-Vcm靜電力。圖6A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖。該布置600的缺點(diǎn)是CMOS電路的等離子體損壞或PID的風(fēng)險(xiǎn)。圖6B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖。該布置610包括使用MEMS跳線(xiàn)的布置，MEMS跳線(xiàn)用以耦合通孔結(jié)構(gòu)611，通孔結(jié)構(gòu)611可降低CMOS電路的等離子體破壞或PID的風(fēng)險(xiǎn)。在MEMS裝置被蝕刻的同時(shí)，CMOS電路可保持解耦合，且然后通過(guò)MEMS跳線(xiàn)穿過(guò)通孔結(jié)構(gòu)611而被耦合。圖7A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖。該布置的缺點(diǎn)是MEMSPM-CMOS電路串音(由虛線(xiàn)示出)。圖7B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖。該實(shí)施方式包括使用集成頂部金屬屏蔽711的布置，集成頂部金屬屏蔽711可降低MEMSPM-CMOS電路串音。圖8A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的路由方案的截面圖的簡(jiǎn)化示圖。該布置的缺點(diǎn)是MEMS路由-CMOS電路串音(由虛線(xiàn)示出)。圖8B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的金屬間路由方案的截面圖的簡(jiǎn)化示圖。該實(shí)施方式包括使用能夠降低MEMS路由-CMOS電路串音的集成金屬間屏蔽811的布置。圖9A是示出具根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖。該布置的缺點(diǎn)是CMOS電路的等離子體破壞或PID的風(fēng)險(xiǎn)。圖9B是示出根據(jù)本發(fā)明的實(shí)施方式的包括ESD結(jié)構(gòu)911的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖。該實(shí)施方式包括使用ESD結(jié)構(gòu)911以降低CMOS電路的等離子體破壞或PID的風(fēng)險(xiǎn)的布置。圖10A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該實(shí)施方式1000包括使用與圖1B所需的配置類(lèi)似的虛設(shè)區(qū)域具有3軸集成MEMS-CMOS裝置的布置。此處，錨點(diǎn)集中在基板上，且虛設(shè)區(qū)域鄰近3軸裝置，3軸裝置是非對(duì)稱(chēng)雙質(zhì)量塊3軸慣性感測(cè)裝置。在該實(shí)施方式中，交叉軸敏感度良好，但是質(zhì)量塊是小的，由于對(duì)X-Y軸裝置和Z軸裝置使用分離質(zhì)量塊。該配置可降低由于封裝應(yīng)力導(dǎo)致的差別化偏差。圖10B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該布置1010包括具有使用虛設(shè)區(qū)域的3軸MEMS-CMOS裝置的布置。此處，裝置是非對(duì)稱(chēng)單質(zhì)量塊3軸集成慣性感測(cè)裝置。相比于雙質(zhì)量塊實(shí)施方式，較少的錨點(diǎn)可用于該實(shí)施方式。在該實(shí)施方式中，質(zhì)量塊比圖10A所示的實(shí)施方式的更大，但是交叉軸敏感度比圖10的實(shí)施方式的差。該配置還可降低由于封裝應(yīng)力導(dǎo)致的差別化偏差。圖10C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該實(shí)施方式1020包括具有3軸集成MEMS-CMOS裝置而不具有虛設(shè)區(qū)域的布置。此處，該裝置是對(duì)稱(chēng)的單質(zhì)量塊3軸集成慣性感測(cè)裝置。類(lèi)似于圖10B的實(shí)施方式，需要較少的錨點(diǎn)。以平衡的形狀、利用增大的質(zhì)量塊尺寸對(duì)稱(chēng)地形成該裝置。Z軸裝置通過(guò)彈簧耦合到X-Y軸裝置，且X-Y軸裝置錨固于基板上。在該實(shí)施方式中，質(zhì)量塊與圖10A和10B的相比是最大的，且交叉軸敏感度保持良好。該另一配置可降低由于封裝應(yīng)力導(dǎo)致的差別化偏差。圖11A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖1100示出了類(lèi)似于圖10A所示的布置，圖10A是使用虛設(shè)區(qū)域的非對(duì)稱(chēng)雙質(zhì)量塊慣性感測(cè)裝置。該實(shí)施方式的基板硬度是非對(duì)稱(chēng)的，這可提供由于封裝應(yīng)力導(dǎo)致的差別化偏差的來(lái)源。圖11B是示出具根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖。該附圖1100示出了類(lèi)似于圖11A所示的布置，如圖所示，虛設(shè)區(qū)域耦合到基板。圖11C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖和側(cè)視圖的簡(jiǎn)化示圖。該示圖1120示出了使用浮動(dòng)虛設(shè)區(qū)域的非對(duì)稱(chēng)雙質(zhì)量塊感測(cè)裝置。此處，通過(guò)使虛設(shè)區(qū)域與基板接觸可降低基板的非對(duì)稱(chēng)硬度。這可通過(guò)經(jīng)由諸如(類(lèi)似于圖10C的實(shí)施方式)裝置的其他結(jié)構(gòu)或經(jīng)由錨點(diǎn)等耦合虛設(shè)區(qū)域來(lái)實(shí)現(xiàn)。在該方式中，可降低由于封裝應(yīng)力導(dǎo)致的差別化偏差。圖11D是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖。該示圖1130示出了圖11C所示的實(shí)施方式的側(cè)視圖。如圖所示，虛設(shè)區(qū)域是浮動(dòng)的，且直接合到基板，比如利用錨點(diǎn)。圖12A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖。該示圖1200示出了集成MEMS-CMOS裝置，其示出了MEMS和CMOS金屬層之間的集成。該布置的缺點(diǎn)包括等對(duì)CMOS電路的等離子體破壞或PID的風(fēng)險(xiǎn)。圖12B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖。該實(shí)施方式1210包括使用集成在MEMS下方的電極接地環(huán)或等離子體保護(hù)環(huán)111的集成MEMS-CMOS裝置。電極接地環(huán)1211包括接地，以類(lèi)似于避雷針使用的金屬層環(huán)，從而降低對(duì)CMOS電路的等離子體破壞或PID的風(fēng)險(xiǎn)。圖13A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖。該實(shí)施方式1300包括使用MES跳線(xiàn)集成的集成MEMS-CMOS裝置。MEMS和CMOS被置于斷開(kāi)，以稍后通過(guò)MEMS跳線(xiàn)連接。該實(shí)施方式可降低對(duì)CMOS電路的等離子體破壞或PID的風(fēng)險(xiǎn)，但是在MEMS結(jié)構(gòu)處理的過(guò)程中依然可存在等離子體破壞的風(fēng)險(xiǎn)。圖13B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的截面圖的簡(jiǎn)化示圖。該實(shí)施方式1310包括使用MEMS跳線(xiàn)的集成的集成MEMS-CMOS裝置。該接地結(jié)構(gòu)，可以是通孔結(jié)構(gòu)1311，類(lèi)似于避雷針運(yùn)作，以提供去往接地的較低的電阻路徑，而不是經(jīng)由CMOS電路。這可降低對(duì)電路的等離子體破壞的風(fēng)險(xiǎn)。圖14A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該實(shí)施方式1400包括使用停止結(jié)構(gòu)的3軸集成MEMS-COMS慣性傳感器。具有比如振蕩器的移動(dòng)部的MEMS裝置，可能冒著從與另一基板的接觸中受到靜摩擦力的風(fēng)險(xiǎn)。通過(guò)降低在運(yùn)動(dòng)過(guò)程中接觸的表面積，停止結(jié)構(gòu)可用于降低靜摩擦力的風(fēng)險(xiǎn)。如圖所示，裝置包括用于X-Y軸結(jié)構(gòu)的停止結(jié)構(gòu)以及用于Z軸結(jié)構(gòu)的停止結(jié)構(gòu)。圖14B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖。該示圖1410示出了圖14A所示的實(shí)施方式的側(cè)視圖。如圖所示，停止結(jié)構(gòu)在X-Y軸和Z軸結(jié)構(gòu)下方形成。這些停止機(jī)構(gòu)降低了X-Y軸和Z軸結(jié)構(gòu)的靜摩擦力的風(fēng)險(xiǎn)。圖14C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該實(shí)施方式1420包括使用可變停止結(jié)構(gòu)的集成MEMS-CMOS裝置。如圖所示，裝置包括與圖14A的實(shí)施方式中的那些類(lèi)似的用于X-Y軸結(jié)構(gòu)的停止結(jié)構(gòu)，以及用于Z軸結(jié)構(gòu)而使停止結(jié)構(gòu)凹陷。相比于圖14A和14B所示的實(shí)施方式，這些凹陷的停止結(jié)構(gòu)對(duì)于Z軸機(jī)構(gòu)來(lái)說(shuō)可進(jìn)一步降低靜摩擦力的風(fēng)險(xiǎn)。圖14D是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖。該示圖1430示出了圖14C所示的實(shí)施方式的側(cè)視圖。如圖所示，停止結(jié)構(gòu)在X-Y軸結(jié)構(gòu)的下方形成，且凹陷的停止結(jié)構(gòu)在Z軸結(jié)構(gòu)的下方形成。圖15A是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖。該實(shí)施方式1500包括耦合到裝置的錨點(diǎn)的蛇形彈簧結(jié)構(gòu)。該實(shí)施方式的缺點(diǎn)是在蛇形結(jié)構(gòu)的接合點(diǎn)處的靜摩擦力的風(fēng)險(xiǎn)。圖15B是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖。該實(shí)施方式1510包括耦合到裝置的錨點(diǎn)的交錯(cuò)或步進(jìn)式蛇形結(jié)構(gòu)。彈簧接合點(diǎn)的步進(jìn)式布置降低了蛇形結(jié)構(gòu)的靜摩擦力的風(fēng)險(xiǎn)。圖16A是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖。該實(shí)施方式1600包括具有水平段和垂直段的蟹腿(crab-leg)彈簧結(jié)構(gòu)。蟹腿彈簧結(jié)構(gòu)可以是用于X-Y慣性感測(cè)裝置的彈簧結(jié)構(gòu)。該布置的缺點(diǎn)是彈簧在操作過(guò)程中轉(zhuǎn)動(dòng)的勢(shì)能。X-Y軸裝置的無(wú)用轉(zhuǎn)動(dòng)可降低精確度和敏感度。圖16B是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖。該實(shí)施方式1610包括具有水平段、垂直段以及增強(qiáng)段的增強(qiáng)式蟹腿彈簧結(jié)構(gòu)。增強(qiáng)式蟹腿彈簧結(jié)構(gòu)可以是用于X-Y慣性感測(cè)裝置的彈簧結(jié)構(gòu)。在具體實(shí)施方式中，增強(qiáng)段可以是U形結(jié)構(gòu)增強(qiáng)段可降低彈簧旋轉(zhuǎn)的風(fēng)險(xiǎn)，這可通過(guò)增大的交叉軸敏。感度來(lái)提高性能和可靠性。圖17A是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖。該實(shí)施方式1700包括與圖15A類(lèi)似的蛇形彈簧結(jié)構(gòu)。該配置的缺點(diǎn)是由蝕刻處理變化帶來(lái)的較寬的敏感度分布。圖17B是示出根據(jù)本發(fā)明的實(shí)施方式的彈簧結(jié)構(gòu)的俯視圖的簡(jiǎn)化示圖。該實(shí)施方式1710包括增大厚度和長(zhǎng)度的蛇形彈簧結(jié)構(gòu)。該配置的優(yōu)點(diǎn)包括由蝕刻處理變化帶來(lái)的更緊密的敏感度分布。圖18A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖1800示出了用于Z軸慣性感測(cè)結(jié)構(gòu)的電極設(shè)計(jì)。此處，電極形成為方形。該配置的缺點(diǎn)是由基板變形帶來(lái)的較大的偏移。圖18B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖。該示圖1810是圖18A所示的實(shí)施方式的側(cè)視圖。此處，虛設(shè)區(qū)域被示出為鄰近于Z軸裝置。圖18C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖1820示出了用于Z軸慣性感測(cè)結(jié)構(gòu)的電極設(shè)計(jì)。此處，電極形成為方形。該實(shí)施方式的優(yōu)點(diǎn)是由基板變形帶來(lái)的較小偏移。具有更集中的逆行(retrograde)金屬電極可降低由基板應(yīng)力帶來(lái)的差別化偏移且改善性能。圖18D是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖。該示圖1830是圖18C所示的實(shí)施方式的側(cè)視圖。此處，虛設(shè)區(qū)域被示出為鄰近于Z軸裝置。圖19A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖1900示出了蓋子以及蓋子到基板的焊接區(qū)域(bondingregion)。該配置的缺點(diǎn)是對(duì)于薄基板/蓋子處理來(lái)說(shuō)研磨斷裂的風(fēng)險(xiǎn)。跨過(guò)未受支撐的中心區(qū)域在蓋子上延伸的應(yīng)力可導(dǎo)致蓋子在研磨處理中斷裂。圖19B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖。該示圖1910是圖19A所示的實(shí)施方式的側(cè)視圖。圖19C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖1920示出了具有焊接區(qū)域的蓋子結(jié)構(gòu)以及覆蓋基板的中心支撐。該實(shí)施方式的優(yōu)點(diǎn)包括降低對(duì)于薄基板/蓋子處理來(lái)說(shuō)研磨斷裂的風(fēng)險(xiǎn)。中心支撐可降低蓋子的中心區(qū)域上的應(yīng)力。這降低了由于對(duì)蓋子結(jié)構(gòu)進(jìn)行研磨處理造成蓋子斷裂的風(fēng)險(xiǎn)。圖19D是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖。該示圖1930是圖19C所示的實(shí)施方式的側(cè)視圖。如圖所示，焊接區(qū)域包括蓋子周邊以及蓋子的中心部分。圖20A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖2000示出了用于非對(duì)稱(chēng)單質(zhì)量塊3軸慣性傳感器設(shè)計(jì)的電極配置。此處，慣性傳感器包括虛設(shè)區(qū)域以及配置在基板中心附近的四組電極。水平P電極配置在基板上半部分上，而水平N電極配置在基板的下半部分上。類(lèi)似地，垂直P(pán)電極配置在基板的左半部分上，而垂直N電極配置在基板的右半部分上。該配置的缺點(diǎn)是較差的較差軸敏感度，這是由于鄰近于3軸慣性感測(cè)裝置的虛設(shè)區(qū)域?qū)е碌?。在具體實(shí)施方式中，虛設(shè)區(qū)域可導(dǎo)致由基板應(yīng)力帶來(lái)的差別化偏差，這導(dǎo)致慣性感測(cè)裝置在y方向上具有不平均的性能。圖20B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖2010示出了用于非對(duì)稱(chēng)單質(zhì)量塊3軸慣性傳感器設(shè)計(jì)的電極配置。此處，慣性傳感器包括虛設(shè)區(qū)域和布置在基板中心附近的四組電極。與圖20A類(lèi)似，垂直P(pán)電極配置在基板的左半部分上，而垂直N電極配置在基板的右半部分上。水平P電極和水平N電極配置為輪換圖案，其中一組在上半部分上具有P電極而在下半部分上具有N電極，另一組以相反方式配置。該差別化配置可降低由基板應(yīng)力帶來(lái)的差別化偏差的效應(yīng)，且可改善交叉軸敏感度。圖21A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖2100示出了封裝芯片的俯視圖。圖21B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖。該示圖2110是圖21A所示的實(shí)施方式的側(cè)視圖。此處，電路區(qū)域由于蓋子結(jié)構(gòu)被附接時(shí)帶來(lái)的破壞的風(fēng)險(xiǎn)而受到限制。蓋子焊接區(qū)域的高應(yīng)力導(dǎo)致電路故障的高風(fēng)險(xiǎn)，降低了電路的有效面積。圖21C是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖2120示出了封裝芯片的俯視圖。圖21D是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的側(cè)視圖的簡(jiǎn)化示圖。該示圖2130是圖21C所示的實(shí)施方式的側(cè)視圖。此處，電路區(qū)域由于使用了錨點(diǎn)結(jié)構(gòu)而擴(kuò)大，以降低由蓋子焊接處理帶來(lái)的破壞的風(fēng)險(xiǎn)。如圖所示，電路區(qū)域擴(kuò)到到焊接區(qū)域下方的區(qū)域。該配置還可用于在不降低電路面積的情況下降低芯片面積。圖22A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖2200示出了封裝后裝置的集成方案，其中焊接墊配置在芯片基板的一側(cè)。該方案的缺點(diǎn)包括由于裝置從芯片的中心偏移而造成的非對(duì)稱(chēng)設(shè)計(jì)。如前所述，非對(duì)稱(chēng)設(shè)計(jì)可導(dǎo)致由基板應(yīng)力帶來(lái)的差別化偏差。圖22B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖2210示出了封裝后裝置的集成方案，其中焊接墊配置在芯片基板的每個(gè)角部。該方案的優(yōu)點(diǎn)是對(duì)稱(chēng)設(shè)計(jì)而沒(méi)有由芯片基板的中心區(qū)域帶來(lái)的偏差，這可降低由基板應(yīng)力帶來(lái)的差別化偏差。圖23A是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖2300示出了與圖22B所示的類(lèi)似的集成方案。在該實(shí)施方式中，以平行方式封裝在蓋子下方的裝置。該方案的缺點(diǎn)是由于裝置的偏移帶來(lái)的差別化偏差，尤其對(duì)于未配置在芯片基板中心的裝置來(lái)說(shuō)。圖23B是示出根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-CMOS的俯視圖的簡(jiǎn)化示圖。該示圖2310示出了與圖22B所示的類(lèi)似的集成方案。在該實(shí)施方式中，以同中心方式封裝在蓋子下方的裝置。該方案可降低由于基板應(yīng)力帶來(lái)的差別化偏差，且因此改善裝置的性能。在實(shí)施方式中，本方法使用微制造處理，該微制造處理通過(guò)在CMOS的頂部焊接機(jī)械結(jié)構(gòu)晶片且使用諸如深反應(yīng)離子蝕刻(DRIE)的等離子體蝕刻處理來(lái)蝕刻機(jī)械層，在傳統(tǒng)CMOS結(jié)構(gòu)的頂部實(shí)現(xiàn)移動(dòng)機(jī)械結(jié)構(gòu)(MEMS)。在蝕刻機(jī)械層的過(guò)程中，直接連接到機(jī)械層的CMOS裝置暴露于等離子體。這有時(shí)導(dǎo)致對(duì)CMOS電路的永久損壞，且稱(chēng)為等離子體誘發(fā)損壞(PID)。本發(fā)明的目的是防止或降低該P(yáng)ID且通過(guò)接地并為CMOS電路提供替代路徑來(lái)保護(hù)底層CMOS電路，直到MEMS層完全被蝕刻。圖24示出了根據(jù)本發(fā)明的實(shí)施方式的受保護(hù)集成MEMS-CMOS裝置的簡(jiǎn)化框圖。如圖所示，裝置2400可包括接地柱2401、跳線(xiàn)2402、通孔2403、MEMS至地連接2404、接地2405、MEMS至跳線(xiàn)連接2406、CMOS至跳線(xiàn)連接2407、MEMS電極2408、CMOS電極2409，以及ESD(靜電放電)二極管2410。CMOS電極2409是必須受到保護(hù)以免受等離子體破壞的電極。在實(shí)施方式中，采用了兩級(jí)保護(hù)結(jié)構(gòu)。在實(shí)施方式中，本發(fā)明提供了制造集成MEMS-COMS裝置的方法。該方法可包括提供具有表面區(qū)域的基板、覆蓋表面區(qū)域而形成具有至少一個(gè)的CMOS電極的CMOSIC層、覆蓋CMOSIC層而形成機(jī)械結(jié)構(gòu)層、從機(jī)械結(jié)構(gòu)層的第一部分覆蓋CMOSIC層而形成一個(gè)或多個(gè)MEMS裝置、形成耦合到至少一個(gè)CMOS電極的保護(hù)結(jié)構(gòu)，以及從機(jī)械結(jié)構(gòu)層的第二部分覆蓋CMOSIC層而形成耦合到保護(hù)結(jié)構(gòu)的一個(gè)或多個(gè)MEMS裝置。保護(hù)結(jié)構(gòu)可包括一個(gè)或多個(gè)接地柱、跳線(xiàn)以及ESD二極管。所得的集成MEMS-CMOS裝置包括具有覆蓋(覆蓋基板的)CMOSIC層的MEMS層的集成裝置，其中保護(hù)結(jié)構(gòu)集成在MEMS層中，且耦合到MEMS層和CMOSIC層。在實(shí)施方式中，，在接地層完全被蝕刻之前，第一級(jí)的保護(hù)來(lái)自連接到接地的CMOS電極2409。CMOS的電氣接地2405是穿過(guò)CMOS基板連接到等離子體蝕刻系統(tǒng)的地(earth)的大導(dǎo)電板。這為等離子體提供了替代路徑，且將MEMS電極2408連接到CMOS電極2409。在實(shí)施方式中，第二級(jí)的保護(hù)來(lái)自用在CMOS電極2409的輸入處的ESD二極管2410，其將輸入節(jié)點(diǎn)處的大負(fù)電壓進(jìn)行鉗位至接地。在具體實(shí)施方式中，接地柱2401是電導(dǎo)電金屬結(jié)構(gòu)層(MEMS)的一部分，其是非移動(dòng)的，在機(jī)械層(MEMS)清晰化(蝕刻)的過(guò)程中充當(dāng)電氣接地。在具體實(shí)施方式中，跳線(xiàn)2402是電導(dǎo)電金屬結(jié)構(gòu)層的一部分，其是非移動(dòng)的，其僅在機(jī)械層(MEMS)被釋放(即，完成蝕刻)之后充當(dāng)機(jī)械層(MEMS)和CMOS之間的電連接。在具體實(shí)施方式中，通孔2403是電導(dǎo)電金通孔，提供去往機(jī)械層的連接。在具體實(shí)施方式中，連接2404是機(jī)械結(jié)構(gòu)(MEMS)與電接地2405之間的電連接。在具體實(shí)施方式中，接地2405是通過(guò)用于限定/蝕刻標(biāo)記機(jī)械結(jié)構(gòu)層(MEMS)的設(shè)備連接到地的電接地。在具體實(shí)施方式中，連接2406是跳線(xiàn)2和MEMS電極8之間的電連接，其用于精確化/感測(cè)機(jī)械運(yùn)動(dòng)。在具體實(shí)施方式中，連接2407是跳線(xiàn)2402與CMOS電極2409之間的電連接，其用于精確化/感測(cè)電領(lǐng)域中的機(jī)械運(yùn)動(dòng)。在具體實(shí)施方式中，ESD二極管2410是連接在電源供應(yīng)與接地之間的靜電放電保護(hù)二極管。圖25示出了用于形成根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-COMS裝置中的保護(hù)結(jié)構(gòu)的方法步驟的簡(jiǎn)化方框圖。此處示出的裝置2500示出了如下步驟，其中機(jī)械層(MEMS)被釋放，但沒(méi)有被完全釋放，即，在蝕刻過(guò)程中。裝置2500中發(fā)現(xiàn)的元件與圖24中的裝置2400的那些類(lèi)似。圖26示出了用于形成根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-COMS裝置中的保護(hù)結(jié)構(gòu)的方法步驟的簡(jiǎn)化方框圖。此處示出的裝置2600示出了在限定或蝕刻機(jī)械(MEMS)層之前的步驟。裝置2600中發(fā)現(xiàn)的元件與圖24中的裝置2400的那些類(lèi)似。圖27示出了用于制造根據(jù)本發(fā)明的實(shí)施方式的集成MEMS-COMS裝置的方法的簡(jiǎn)化流程圖。在實(shí)施方式中，本發(fā)明提供了為集成MEMS-CMOS裝置提供等離子體破壞保護(hù)的的方法。如圖所示，方法2700可包括如下步驟：2701.提供具有表面區(qū)域的基板部件；2702.形成上覆蓋表面區(qū)域的CMOSIC層，CMOSIC層具有至少一個(gè)CMOS裝置；2703.形成耦合到至少一個(gè)CMOS裝置的至少一個(gè)ESD保護(hù)二極管；2704.形成覆蓋至少一個(gè)CMOS裝置的電極接地環(huán)結(jié)構(gòu)，電極接地環(huán)結(jié)構(gòu)耦合到接地以及CMOS裝置；2705.形成覆蓋CMOSIC層的MEMS層，MEMS層具有MEMS接觸區(qū)域、CMOS接觸區(qū)域以及至少一個(gè)MEMS裝置；2706.在CMOS接觸區(qū)域的附近形成接地接觸區(qū)域；2707.經(jīng)由MEMS跳線(xiàn)結(jié)構(gòu)使MEMS接觸區(qū)域與CMOS接觸區(qū)域相耦合，MEMS跳線(xiàn)機(jī)構(gòu)使至少一個(gè)MEMS裝置與至少一個(gè)CMOS裝置電耦合；以及2708.執(zhí)行其它所需步驟。這些步驟僅是示例，且不應(yīng)不當(dāng)?shù)叵拗拼颂幍臋?quán)利要求的范圍。如圖所示，上述方法為根據(jù)本發(fā)明的實(shí)施方式的集成裝置提供了等離子體破壞保護(hù)方法。本領(lǐng)域技術(shù)人員能夠認(rèn)識(shí)到許多其它變型、改變、替換。例如，上面列出的各種步驟可以添加、去除、修改、重排列、重復(fù)、和/或重疊，如本發(fā)明的范圍內(nèi)所預(yù)期的那樣。還應(yīng)理解，這里描述的例子和實(shí)施方式僅用于闡明的目的，且暗示本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明做出的各種變型或改變包含在所附權(quán)利要求的范圍以及本申請(qǐng)的精神和范圍內(nèi)。