專利名稱：一種以空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS超大規(guī)模集成電路(ULSI)制造技術(shù)領(lǐng)域，具體涉及一種以空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法。
背景技術(shù)：
隨著CMOS器件特征尺寸逐步縮小，進入到深亞微米、納米領(lǐng)域，而寄生電容不能相應(yīng)縮小，特別是柵和源漏之間的邊緣(fringing)寄生電容(圖1)，在總電容中的比例越來越大，從而嚴重影響器件的瞬態(tài)相應(yīng)。另外一方面，隨著器件尺寸的持續(xù)縮小，到深亞微米量級時，短溝道效應(yīng)越來越明顯，導(dǎo)致閾值電壓漂移、亞閾值斜率增加、亞閾區(qū)泄漏電流增加、漏致勢壘降低效應(yīng)等等，為了抑制惡化的短溝道效應(yīng)，可以從新結(jié)構(gòu)方面來對傳統(tǒng)平面管進行改革。由于具有圍柵結(jié)構(gòu)和納米級的溝道直徑，圍柵硅納米線器件具有非常優(yōu)秀的短溝道效應(yīng)控制能力，是在極短溝道條件下有希望替代傳統(tǒng)平面器件的新器件結(jié)構(gòu)。但是由于圍柵硅納米線晶體管的溝道直徑僅為納米級，本征電容很小，而柵到源漏的邊緣電容較大(圖幻，使得寄生電容對器件瞬態(tài)響應(yīng)的影響較之平面管而言更加嚴重。采用較低介電常數(shù)的材料作為側(cè)墻，能夠減小柵和源漏之間的電容耦合效應(yīng)，從而減小邊緣寄生電容。空氣具有極低的介電常數(shù)，可以預(yù)見，采用空氣作為側(cè)墻的圍柵硅納米線器件將具有較小的寄生電容。圖3為采用傳統(tǒng)S^2側(cè)墻和空氣側(cè)墻的圍柵硅納米線器件的示意圖。圖4和圖5分別為器件沿著AA’和BB’的截面圖。圖6 (a)和6 (b)分別為在溝道長度為20歷，納米線直徑lOnm，側(cè)墻厚度為IOnm的圍柵硅納米線器件中，采用傳統(tǒng)的SiO2側(cè)墻和空氣側(cè)墻的示意圖。圖6(c)為其柵電容的對比圖，可見，采用空氣側(cè)墻能夠極大的減小寄生電容。目前為止，關(guān)于圍柵硅納米線器件的實驗研究主要集中在工藝集成、特性表征和以寄生電阻減小為主要目標的特性優(yōu)化上，對于寄生電容的優(yōu)化未有報道。使用空氣作為側(cè)墻能夠減小寄生電容這樣一種理念無論是在平面管還是多柵結(jié)構(gòu)中應(yīng)用都能夠有效的減小寄生電容，但是由于納米線獨特的三維結(jié)構(gòu)，如何形成空氣側(cè)墻需要特殊的工藝流程設(shè)計，這方面的研究目前未見報道。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種以空氣為側(cè)墻的硅納米線晶體管的制備方法，該晶體管在S0I(Silicon-0n-Insulator，絕緣襯底上的硅)襯底上制備。本發(fā)明提供的技術(shù)方案如下一種以空氣為側(cè)墻的硅納米線晶體管的制備方法，其特征在于，在SOI襯底上制備，包括如下步驟1)隔離工藝；2)淀積與Si有較高刻蝕選擇比的材料A (如SiN、SiO2等)；
3)光刻定義Fin條硬掩膜；4)刻蝕材料A，將光刻膠上的圖形轉(zhuǎn)移到材料A上，形成Fin條的硬掩膜；5)注入源漏；6)光刻定義溝道區(qū)和大源漏區(qū)；7)以光刻膠和材料A的Fin條硬掩膜為阻擋，刻蝕Si，形成Si Fin條和大源漏；8)去除材料A硬掩膜；9)氧化，形成納米線；10)各向同性濕法腐蝕SiO2，形成懸空納米線；11)形成柵氧化層；12)淀積多晶硅；13)注入多晶硅；14)雜質(zhì)激活退火；15)刻蝕多晶硅，在源漏上剩下厚度為30 50納米的多晶硅；16)淀積 SiN ；17)光刻定義柵線條；18)刻蝕SiN和多晶硅，將光刻膠上的圖形轉(zhuǎn)移到多晶硅上，形成柵線條；19)采用各向同性干法刻蝕或者各向同性濕法腐蝕多晶硅，將源漏與柵分離，之間區(qū)域為空氣填充；20)淀積SiO2,形成空氣側(cè)墻；21)退火致密SiO2層；22)采用常規(guī)CMOS后端工藝完成后續(xù)流程，完成器件制備。所述步驟1)采用硅島隔離或硅的局部氧化(LOCOS)隔離。所述步驟4)、7)、15)、18)采用各向異性干法刻蝕技術(shù)。所述步驟5)采用的是0度角注入。所述步驟8)采用的是170°C濃磷酸去除SiN。所述步驟9)采用的是干氧氧化，或者氫氧合成氧化。所述步驟10)采用的是氫氟酸去掉氧化硅。所述步驟11)采用的是干氧氧化形成S^2介質(zhì)層，或者采用其他高介電常數(shù)的介質(zhì)層。所述步驟2)、12)、16)、20)采用的是化學(xué)氣相淀積方法。所述步驟19)采用各向同性干法刻蝕，或者采用各向同性濕法腐蝕。本發(fā)明的有益效果本發(fā)明提供的以空氣為側(cè)墻的硅納米線晶體管的制備方法， 與CMOS工藝流程相兼容，空氣側(cè)墻的引入能有效減小器件的寄生電容，提高器件瞬態(tài)響應(yīng)特性，適用于高性能邏輯電路應(yīng)用。


圖1柵與源漏的邊緣(fringing)電容示意2圍柵硅納米線器件邊緣電容示意和空氣側(cè)墻的圍柵硅納米線器件
圖和空氣側(cè)墻的圍柵硅納米線器件沿著AA’的截面和空氣側(cè)墻的圍柵硅納米線器件沿著BB’的截面6 (a) SiA和㈦空氣側(cè)墻的納米線器件示意圖及其(C)柵電容圖7至圖16為實施實例的工藝流程圖，圖中各層材料的說明如下I-Si2-埋氧化層3-SiN 4-Si025-多晶硅6-空氣
具體實施例方式下面結(jié)合附圖和具體實施例對本發(fā)明作進一步闡述。實施例1:從SOI襯底(埋氧化層上的Si厚度為2500 A )出發(fā)，依次進行如下步驟1.采用硅島隔離方法2.低壓化學(xué)氣相淀積(LPCVD) SiNl500 A3.光刻定義Fin硬掩膜4.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕SiN1500 A，并去膠清洗，如圖7所示5. As注入，0度角，能量50keV，劑量4X IO15cnT2，如圖8所示6.光刻定義溝道區(qū)和大源漏區(qū)7.以光刻膠和SiN Fin條硬掩膜為阻擋，感應(yīng)耦合等離子(ICP)刻蝕Si2500A，形成SiFin條和大源漏，并去膠清洗，如圖9所示8. 170°C濃磷酸選擇腐蝕SiNJf SiN硬掩膜去除干凈9.干氧氧化，形成硅納米線10.采用緩沖氫氟酸(BHF)將干氧氧化的SiO2腐蝕掉，形成懸空納米線，如圖10 所示11.柵氧氧化，形成5納米柵氧化層12.低壓化學(xué)氣相淀積(LPCVD)多晶硅4000A，如圖11所示13. As 注入，能量 80KeV，劑量 8 X IO15CnT214.氮氣中1050°C快速熱退火(RTP) 10秒鐘，激活雜質(zhì)15.感應(yīng)耦合等離子(ICP)刻蝕多晶硅3700A 3500A，如圖12所示16.低壓化學(xué)氣相淀積(LPCVD) SiN500A17.光刻定義柵線條18.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕SiN500A，感應(yīng)耦合等離子(ICP)刻蝕多晶硅，直到源漏上方的多晶硅被刻蝕干凈，如圖14所示19.采用HNA溶液各向同性腐蝕多晶硅，將源漏與柵分離，之間區(qū)域為空氣填充20.低壓化學(xué)氣相淀積(LPCVD) Si024000A，形成空氣側(cè)墻21.氮氣中1050°C快速熱退火(RTP) 5秒鐘，致密氧化層22.光刻金屬接觸孔23.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕Si024000A，采用緩沖氫氟酸(BHF)將孔內(nèi)剩余的氧化硅腐蝕干凈，去膠清洗
24.濺射 Ti/Al，700Α/1μιη25.光刻金屬引線26. RIE 刻蝕 Al/Ti Ιμιη/700A，去膠清洗27. N2+H2中430°C下退火30分鐘，合金化，器件制備完成實施例2 如實施實例1，不同之處在于下列步驟1.采用LOCOS隔離方法2.低壓化學(xué)氣相淀積(LPCVD) Si021500A4.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕Si021500A，并去膠清洗7.以光刻膠和SW2 Fin條硬掩膜為阻擋，感應(yīng)耦合等離子(ICP)刻蝕Si2500A，形成Si Fin條和大源漏，并去膠清洗8.采用緩沖氫氟酸(BHF)腐蝕SiO2，將SW2硬掩膜去除干凈9.氫氧合成氧化，形成硅納米線10.采用緩沖氫氟酸(BHF)將氫氧合成氧化的SiO2腐蝕掉，形成懸空納米線。
權(quán)利要求
1.一種以空氣為側(cè)墻的硅納米線晶體管的制備方法，其特征在于，在SOI襯底上制備， 包括如下步驟1)隔離工藝；2)淀積與Si有較高刻蝕選擇比的材料A；3)光刻定義Fin條硬掩膜；4)刻蝕材料A，將光刻膠上的圖形轉(zhuǎn)移到材料A上，形成Fin條的硬掩膜；5)注入源漏；6)光刻定義溝道區(qū)和大源漏區(qū)；7)以光刻膠和材料A的Fin條硬掩膜為阻擋，刻蝕Si，形成SiFin條和大源漏；8)去除材料A硬掩膜；9)氧化，形成納米線；10)各向同性濕法腐蝕SiO2，形成懸空納米線；11)形成柵氧化層；12)淀積多晶硅；13)注入多晶硅；14)雜質(zhì)激活退火；15)刻蝕多晶硅，在源漏上剩下厚度為30 50納米的多晶硅；16)淀積SiN ；17)光刻定義柵線條；18)刻蝕SiN和多晶硅，將光刻膠上的圖形轉(zhuǎn)移到多晶硅上，形成柵線條；19)采用各向同性干法刻蝕或者各向同性濕法腐蝕多晶硅，將源漏與柵分離，之間區(qū)域為空氣填充；20)淀積SiO2，形成空氣側(cè)墻；21)退火致密SiO2層；22)采用常規(guī)CMOS后端工藝完成后續(xù)流程，完成器件制備。
2.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟1)采用硅島隔離或硅的局部氧化隔離。
3.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟4)、7)、15)、18)采用各向異性干法刻蝕技術(shù)。
4.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟5)采用的是0度角注入。
5.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟8)采用的是170°C濃磷酸去除 SiN0
6.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟9)采用的是干氧氧化，或者氫氧合成氧化。
7.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟10)采用的是氧氟酸去掉氧化娃。
8.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟11)采用的是干氧氧化形成 SiO2介質(zhì)層，或者采用其他高介電常數(shù)的介質(zhì)層。
9.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟2)、12)、16)、20)采用的是化學(xué)氣相淀積方法。
全文摘要
本發(fā)明公布了一種以空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法。方法包括隔離并淀積與Si有高刻蝕選擇比的材料A；光刻定義Fin條硬掩膜；刻蝕材料A，形成Fin條的硬掩膜；源漏注入；光刻定義溝道區(qū)和大源漏區(qū)；形成Si Fin條和大源漏；去除材料A硬掩膜；形成納米線；腐蝕SiO2，形成懸空納米線；形成柵氧化層；淀積多晶硅；多晶硅注入；雜質(zhì)激活退火；刻蝕多晶硅；淀積SiN；光刻定義柵線條；刻蝕SiN和多晶硅形成柵線條；將源漏與柵分離，之間區(qū)域為空氣填充；淀積SiO2，形成空氣側(cè)墻；退火致密SiO2層；后續(xù)流程完成器件制備。本方法與CMOS工藝流程相兼容，空氣側(cè)墻的引入能有效減小器件的寄生電容，提高器件瞬態(tài)響應(yīng)特性，適用于高性能邏輯電路應(yīng)用。
文檔編號B82B3/00GK102214596SQ20111013945
公開日2011年10月12日 申請日期2011年5月26日 優(yōu)先權(quán)日2011年5月26日
發(fā)明者樊捷聞, 王潤聲, 艾玉杰, 諸葛菁, 黃如, 黃欣 申請人:北京大學(xué)